KR100341372B1 - 고체촬상장치 - Google Patents

고체촬상장치 Download PDF

Info

Publication number
KR100341372B1
KR100341372B1 KR1019940001102A KR19940001102A KR100341372B1 KR 100341372 B1 KR100341372 B1 KR 100341372B1 KR 1019940001102 A KR1019940001102 A KR 1019940001102A KR 19940001102 A KR19940001102 A KR 19940001102A KR 100341372 B1 KR100341372 B1 KR 100341372B1
Authority
KR
South Korea
Prior art keywords
signal
charge transfer
ccd
phase
dummy
Prior art date
Application number
KR1019940001102A
Other languages
English (en)
Inventor
히라마마사히데
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5008561A external-priority patent/JPH06225076A/ja
Priority claimed from JP5008562A external-priority patent/JPH06225221A/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Application granted granted Critical
Publication of KR100341372B1 publication Critical patent/KR100341372B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

고체 촬상 장치로서의 CCD 선형 센서는 광센서와 광센서에 연결된 한 쌍의 CCD 레지스터를 가지고 있다. CCD 레지스터 중의 한 레지스터에는 광센서로부터 제 1 신호 컨버터로 전하를 전송하기 위한 제 1 의 2 상 전송 클록 신호가 공급되고, 다른 CCD 레지스터에는 광센서로부터 제 2 신호 컨버터로 전하를 전송하기 위한 제 2 의 2 상 전송 클록 신호가 공급된다. 제 2 의 2 상 전송 클록 신호는 제 1 의 2 상 전송 클록 신호로부터 1/2 클록 기간만큼 시프트된다. CCD 레지스터는 전송된 전하를 서로간에 동상인 출력 신호로 변환하는 제 1 및 제 2 신호 컨버터로 전하를 전송하기 위해 그 출력 단부상에 동일한 수의 더미 레지스터를 가진다. 제 1 및 제 2 신호 컨버터에 연결된 FET 의 게이트에 인가되는 리셋 펄스의 네거티브 진행 에지(즉, 전이)와 출력신호 기간은 서로간에 시간상으로 분리되어, 결합 유도 잡음이 신호기간에 포함되지 않게 한다. 이렇게 클록 신호가 고주파수와 고속으로 발생될 수 있게되어, 영상 신호가 고주파수와 고속으로 처리될 수 있다.

Description

고체 촬상 장치
발명의 배경
발명의 분야
본 발명은 선형 배열된 광전 변환 소자들을 구비하는 선형 센서 또는 3 차 행렬의 광전 변환 소자들을 구비하는 영역 센서로서 사용하기 위한 고체 촬상장치(solid-state imaging device)에 관한 것이다.
관련 기술 분야의 설명
지금까지, CCD (전하 결합 디바이스) 선형 센서인 고체 촬상 장치는 전하를 전송하기 위하여 주로 2 상 전송 클록을 채용하였는데, 이는 사용되는 구동기 회로의 배열이 간단하고, 2 상 전송 클록이 고속 전하 전송에 적합하기 때문이다.
첨부된 도면중 제 1A 도는 2 상 전송 클록을 채용하는 IC화된 CCD 선형 센서(1)의 일반적인 구조를 도시한다.
제 1A 도에 도시된 바와 같이, CCD 선형 센서(1)는 선형 배열된 약 5000개의광전 변환 소자로 구성된 광센서(2)를 포함한다. 광센서(2)의 홀수 번째의 광전 변환 소자 PO(P1, P3, …)는 판독 게이트 전극(4)을 통하여 CCD 레지스터 α(25)로 연결되고, 광센서(2)의 짝수 번째의 광전 변환 소자 PE(P2, P4,…)는 판독 게이트 전극(4)을 통하여 CCD 레지스터 β(26)에 연결된다. 판독 게이트 전극(4)은 판독 게이트 펄스 φTG 를 공급하는 입력 단자(17)에 연결된다.
CCD 레지스터 α(25)는 클록 신호 φ1 을 공급하는 입력 단자(18) 및 클록 신호 φ2 를 공급하는 입력 단자(19)에 번갈아 연결되는 레지스터들의 배열을 포함한다. CCD 레지스터 α(25)의 출력 단부상에 있는 최종 레지스터는 클록 신호 φ2L 을 공급하는 입력 단자(20)에 연결된다. 신호 전하는 CCD 레지스터 α(25)의 부동 확산 영역(floating diffusion region; 3)에 전송된다. 부동 확산 영역(3)은 버퍼(8)를 통하여 출력 단자(22)로 연결된 출력단을 갖는다. 출력 단자(22)에는 신호 V1 이 나타난다.
CCD 레지스터 β(26)는 클록 신호 φ1 을 공급하는 입력 단자(16) 및 클록 신호 φ2 를 공급하는 입력 단자(15)에 번갈아 연결되는 레지스터들의 배열을 포함한다. CCD 레지스터 β(26)의 출력 단부상에 있는 최종 레지스터는 클록 신호 φ1L 을 공급하는 입력 단자(14)에 연결된다. 신호 전하가 CCD 레지스터 β(26)의 부동 확산 영역(5)으로 전송된다. 부동 확산 영역(5)은 버퍼(9)를 통하여 출력 단자(12)에 연결된 출력단을 갖는다. 출력 단자(12)에는 신호 V2 가 나타난다.
부동 확산 영역(3, 5)은 또한 FET (전계 효과 트랜지스터 ; 6, 7)의 소스에각각 연결된다. FET (6, 7)는 리셋 게이트 펄스(또는, 리셋 게이트 클록 펄스 ;φR1, φR2)를 공급하는 입력 단자(21, 13)에 각각 연결된 게이트 즉, 리셋 게이트를 갖는다. FET (6, 7)는 전원 전압 VDD를 공급하는 공통 입력 단자(11)에 연결된 드레인을 각각 갖는다.
제 1A 도에 도시된 CCD 선형 센서(1)의 동작이 하기에 설명된다.
제 2A 내지 2H 도는 제 1A 도에 도시된 CCD 선형 센서 (1)가 동작하는 방식을 설명하는 타이밍도이다. 라인 클록 신호에 대응하는 제 2A 도에 도시된 판독 게이트 펄스 φTG 가 입력 단자(17)를 통하여 판독 게이트 전극(4)으로 공급될 때, 광센서(2)의 광전 변환 소자(PO, PE)에 기억된 전하가 동시에 CCD 레지스터 α25,β26 으로 각각 전송된다.
다음에, 제 2B 및 2C 도에 도시된 2 상 전송 클록 신호 φ1 (φ1L), φ2 (φ2L)가 입력 단자(18, 16, 14) 및 입력 단자 (19, 15, 20)를 통하여 CCD 레지스터 α25, β26 의 각 레지스터에 공급되며, 광센서(2)로부터 CCD 레지스터 α25, β26의 레지스터들로 전송된 전하는 CCD 레지스터 α25, β26의 출력 단부까지 연속하여 전송된다. 전하는 부동 확산 영역(3, 5)으로 전송되어, 전압 신호로 변환되며, 서로간에 역상인 출력 신호 Vl, V2 로서 (제 2F 및 2G 도) 버퍼(8, 9)를 통하여 각각 출력 단자(22, 12)로 공급된다.
전하가 부동 확산 영역(3, 5)에 의해 전압 신호로 변환된 후에, 부동 확산 영역(3, 5)내에 남아있는 전하는 입력 단자(21, 13)로부터 FET (6, 7)의 게이트로 인가되는 리셋 게이트 펄스 φR1, φR2 (제 2D 및 2E 도)에 응답하여 FET (6, 7)를 통해 공통 입력 단자(11)로 배출된다.
제 2H, 2F 및 2G 도로부터 알 수 있는 바와 같이, CCD 선형 센서(1)는 그 출력 단부상에, 블랙 레퍼런스용 8 비트 광전 변환 소자(Pl ∼ P8), 광 블랙 레퍼런스용 22 비트 광전 변환 소자(P9 ∼ P3O), 2 비트 비유효 광전 변환 소자(P3l, P32), 5000 비트 유효 광전 변환 소자(P33 ∼ P5032), 2 비트 비유효 광전 변환 소 자(P5033, P5034), 및 3 비트 더미 광전 변환 소자(P5035 ∼ P5037)를 갖는다.
CCD 선형 센서(1)에 의해 발생된 출력 신호 V1, V2 각각은 CCD 선형 센서(1)의 유효 광전 변환 소자(P33 ∼ P5032)에 각각 대응하는, 신호 5 로 언급되는, 저레벨을 포함한다. 신호 5 의 각 기간은 신호기간 T 로 언급된다.
도면 제 3 도는 CCD 선형 센서(31) 및 그에 연결된 신호 처리 회로(30)를 예시하며, 여기에서 CCD 선형 센서(31)는 제 1 도에 도시된 CCD 선형 센서(1)와 일치한다.
제 3 도에 있어서, CCD 선형 센서(31)의 출력 신호 V1, V2 에 포함된 상기 신호 5 는, CCD 선형 센서(31)의 출력 단자(32, 33)에 각각 연결된 샘플 홀드 회로(34, 35)에 의해, 서로 역상이며 각 단자(36, 37)로부터 샘플 홀드 회로(34, 35)로 공급되는 샘플 홀드 펄스 SH1, SH2 에 따라서 샘플 홀드된다. 이후, 샘플 홀드된 신호 5 는 샘플 홀드 회로(34, 35)에 공통 연결된 아날로그-디지털(A/D) 컨버터(38)에 의해 디지털 신호로 변환되어, 출력 단자(39)로 공급된다.
CCD 선형 센서와 같은 고체 촬상 장치를 사용하는 분야에 있어서, 실시간 신호 처리와 영상의 고품질화가 필수요건이 되는 경우가 많다.
실시간 신호 처리 요구를 충족시키기 위하여, 고체 촬상 장치에 사용되는 클록 신호의 주파수 및 속도를 증가시킬 필요가 있다. 또한 영상의 고품질화 요구를 충족시키기 위하여 신호 5 는 잡음을 적게 포함할 필요가 있다.
제 1A 도 및 제 2A 내지 2H 도에 도시된 바와 같이, 신호 V1 을 출력하기 위하여 필요한 클록 신호는 펄스 φTG, φ1, φ2 (φ2L), φR1 이고, 펄스 φ1L, φR2는 필요하지 않으며, 신호 V2 를 출력에는 펄스 φ2L, φR1 이 요구되지는 않는다.
리셋 게이트 펄스 φR1, φR2 는 고화질화에 관련하여 문제를 유발하는 타이 밍에서 발생된다.
좀더 상세하게는, 제 2E 및 2F 도에 도시된 바와 같이, 신호 V1 을 출력하는 데 요구되지 않는 리셋 게이트 펄스 φR2 각각은, 출력 신호 V1 에 포함된 신호 S의 신호기간 T 내에 네거티브 진행 에지(negative - going edge) (X 로 표시된 화살표 참조)를 가지며, 제 2D 및 2G 도에 도시된 바와 같이, 신호 V2 를 출력하는데 요구되지 않는 리셋 게이트 펄스 φR1 각각은, 출력 신호 V1 에 포함된 신호 S 의 신호기간 T 내에 네거티브 진행 에지(Y 로 표시된 화살표 참조)를 갖는다.
리셋 게이트 펄스 φR1, φR2 의 네거티브 진행 에지는 신호 S 내에 결합 유도 잡음 즉, 클록 오버랩에 따른 잡음 N 을 혼입시켜, 신호 S 가 비평탄 불규칙 파 형을 갖는다.
클록 주파수가 비교적 낮다면, 잡음 N 의 영향을 받는, 즉 혼입된 잡음 N 에 따라서 레벨이 변동하고 있는 신호 S 의 신호기간과, 상기 레벨 변동이 발생하지 않는 신호기간이 서로간에 시간상으로 이격된다. 샘플 홀드 회로(34, 35)의 샘플 링 타이밍(샘플 홀드 펄스 SH1, SH2)이 레벨 변동을 받고있지 않는 신호기간과 일치하면 샘플 홀드된 신호에는 잡음 N 이 포함되지 않는다.
하지만, 클록 신호가 보다 높은 주파수에서 보다 높은 속도로 공급된다면, 신호(S)의 파형은 잡음 N 때문에 전 신호기간 T 에서 변동하게 된다. 이때, 신호 파형이 변동하고 있는 신호기간 T 동안에 신호 S 가 샘플 홀드되어야만 함으로, 잡 음 N 이 샘플 홀드된 신호에 반드시 포함된다.
결과적으로, 이와 같이 샘플된 신호 S 로는 고화질을 달성하는 것이 불가능하다.
발명의 구성 및 작용
본 발명의 목적은 보다 높은 주파수와 보다 높은 속도의 클록 신호로 동작가 능하며, 그 신호기간에 최소한의 잡음만이 포함된 출력 신호를 발생하는 고체 촬상장치를 제공하는 것이다.
본 발명에 따른 고체 촬상 장치는, 다수의 광전 변환 소자를 가지는 광센서;제 1 신호 컨버터, 상기 광센서 및 상기 제 1 신호 컨버터간에 연결되며, 서로간에역상인 제 1 의 2 상 전송 클록 신호에 응답하여 상기 광센서의 홀수 번째 광전 변환 소자로부터 전하를 전송받는 제 1 전하 전송 장치, 제 2 신호 컨버터; 상기 광센서 및 상기 제 2 신호 컨버터간에 연결되며, 서로간에 역상인 제 2 의 2 상 전송클록 신호에 응답하여 상기 광센서의 짝수 번째 광전 변환 소자로부터 전하를 전송받는 제 2 전하 전송 장치, 및 상기 제 1 및 제 2 신호 컨버터가 서로간에 동상인출력 신호를 발생하도록, 상기 제 1 및 제 2 의 2 상 전송 클록 신호 중 한 신호를 다른 신호로부터 1/2 클록 기간만큼 시프트시키는 수단을 구비한다.
본 발명에 따른 고체 촬상 장치는, 다수의 광전 변환 소자를 가지는 광센서;그 출력 단부상에 제 1 더미 전하 전송 소자를 가지며, 상기 광센서의 홀수 번째 광전 변환 소자로부터 공급된 전하를 상기 제 1 더미 전하 전송 소자로 전송하는 제 1 전하 전송 장치; 그 출력 단부상에 상기 제 1 더미 전하 전송 소자의 수와 동일한 수의 제 2 더미 전하 전송 소자를 가지며, 상기 광센서의 짝수 번째 광전 변환 소자로부터 공급된 전하를 상기 제 2 더미 전하 전송 소자로 전송하는 제 2 전하 전송 장치; 상기 제 1 더미 전하 전송 소자로부터 공급된 전하를 제 1 출력 신호로 변환하는 제 1 신호 컨버터; 및 상기 제 2 더미 전하 전송 소자로부터 공급된전하를 상기 제 1 출력 신호와 동상인 제 2 출력 신호로 변환하는 제 2 신호 컨버터를 구비한다.
특히, 제 1 및 제 2 전하 전송 장치 각각은 세 개의 더미 전하 전송 소자를 가질 수 있다. 또한, 상기 제 1 및 제 2 더미 전하 전송 소자가 블랙 레퍼런스를 제공하기 위한 전하 전송 소자를 구비할 수 있다.
출력 신호가 서로간에 동상이므로, 제 1 및 제 2 신호 컨버터에 연결된 FET 의 게이트에 공급되는 리셋 펄스의 네거티브 진행 에지(즉, 전이(transition)) 및출력 신호기간이 서로간에 시간상으로 이격되어, 결합 유도 잡음이 신호기간에 포함되는 것을 방지한다. 따라서 클록 신호가 고주파수 및 고속으로 발생될 수 있어 , 영상 신호를 보다 고주파수 및 고속으로 처리할 수 있게 된다.
따라서, 신호기간 동안의 신호 파형이 평탄하게 되며, 평탄한 신호 파형이 샘플 홀드될 때, 샘플 홀드된 신호는 잡음과 무관하게 된다. 따라서, 잡음이 없는 신호를 처리함으로써 발생되는 영상은 고품질이 되며, 단지 한 형태의 샘플 홀드 펄스만이 채택될 수 있다.
본 발명의 상기 목적 및 다른 목적, 특징과 이점이 첨부된 도면을 참조하여본 발명의 실시예의 설명을 읽음으로써 더욱 명확해 질 것이며, 도면에 있어서, 동일 또는 유사한 대상에는 동일한 참조 부호를 사용하였다.
바람직한 실시예의 설명
본 발명의 제 1 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서가 제 4도 내지 6A ∼ 6K 도를 참조하여 하기에 설명된다.
제 4 도는 블록의 형태로서 본 발명의 제 1 실시예에 따른 고체 촬상 장치를도시하며, 참초 번호 51 로 나타난 CCD 선형 센서로 구체화된다.
제 4 도에 도시된 바와 같이, CCD 선형 센서(51)는 선형 배열된 약 5000개의광전 변환 소자 P (POa, PEa)를 구비한 광센서(73)를 가지고 있다. 광센서(73)의 홀수 번째 광전 변환 소자 POa (P1a, P3a,…)는 판독 게이트 전극을 통하여 제 1 전하 전송 장치로 작용하는 CCD 레지스터 α(77)에 연결된다. CCD 레지스터 α(77)는 레지스터 α1, α2, … 의 선형 배열을 구비한다.
광센서(73)의 짝수 번째 광전 변환 소자 PEa (P2a, P4a, …)는 판독 게이트전극을 통하여 제 2 전하 전송 장치로 작용하는 CCD 레지스터 β(78)에 연결된다. CCD 레지스터 β(78)는 레지스터 β1, β2, … 의 선형 배열을 구비한다.
판독 게이트 전극은 판독 게이트 펄스 φTG 를 공급하는 입력 단자(72)에 연결된다. 광센서(73)의 광전 변환 소자(P1a ∼ P3Oa)는 광 블랙 레퍼런스를 제공하기 위한 소자이고, 광전 변환 소자(P31a, P32a)는 비유효한 광전 변환 소자이며, 광전 변환 소자(P33a ∼ P5032a, 도시되지 않음)는 유효한 광전 변환 소자이다.
CCD 레지스터 α(77)의 출력 단부상에 있는 8 개의 레지스터 α1 ∼α8은 더미 레지스터(67)이다(더미 비트라 함). CCD 레지스터 β(78) 출력 단부상에 있는 8 개의 레지스터 β1 ∼ β8 역시 더미 레지스터(68)이다. 이러한 더미 레지스터(67, 68)는 판독 게이트 전극을 통해 광센서(73)의 어떠한 광전 변환 소자에도 연결되지 않으며, 블랙 레퍼런스를 제공하도록 기능한다.
CCD 레지스터 α(77)의 레지스터 α2,α3,… 는 클록 신호 φ1a 를 공급하는 입력 단자(70)와 클록 신호 φ2a 를 공급하는 입력 단자(71)에 번갈아 연결된다. 클록 신호 φ1a, φ2a 는 서로간에 역상인 제 1 의 2 상 클록 신호로 작용한다.CCD 레지스터 α(77)의 출력 단부상에 있는 최종 레지스터 α1 은 클록 신호 φ2La 를 공급하는 입력 단자 (63)에 연결되며, 또한 제 1 신호 컨버터로 작용하는 부동 확산 영역(FD; 64)에 연결된다. 부동 확산 영역(64)은 버퍼(55)를 통하여 출력 단자(56)에 연결된 출력단을 갖는다. 출력 단자(56)에서 신호 V11이 나타난다.
유사하게, CCD 레지스터 β(78)의 레지스터 β2, β3, … 는 클록 신호 φ2b를 공급하는 입력 단자(76)와 클록 신호 φ1b 를 공급하는 입력 단자(75)에 번갈아연결된다. 클록 신호 φ1b, φ2b 는 서로가 역상인 제 2 의 2 상 클록 신호로 작용한다. CCD 레지스터 β(78)의 출력 단부상에 있는 최종 레지스터 β1 은 클록 신호 φ1La 를 공급하는 입력 단자(66)에 연결되며, 또한 제 2 신호 컨버터로 작용하는 부동 확산 영역 (FD; 65)에 역시 연결된다. 부동 확산 영역(65)은 버퍼(59)를 통하여 출력 단자(60)에 연결된 출력단을 가진다. 출력 단자(60)에서 신호 Vl2가 나타난다.
부동 확산 영역(64, 65)의 출력 단자는 FET (54, 58)의 소스에 각각 연결된다. FET (54, 58)는 리셋 게이트 펄스 φR1a, φR2a (또는, 리셋 게이트 클록 펄스라 함)를 공급하는 입력 단자(53, 57)에 각각 연결된 게이트(리셋 게이트)를 각각 갖는다. 입력 단자(53, 57)를 통하여 공급되는 리셋 게이트 펄스 φR1a, φR2a가 서로간에 동일함으로써, 입력 단자(53, 57)는 공통으로 연결될 수 있다. FET(54, 58)는 전원 전압 VDD를 공급하는 입력 단자(52a, 52b) 각각에 연결된 드레인(리셋 트레인)을 갖는다. 입력 단자(52a, 52b)는 공통으로 연결된다.
제 4 도에 도시된 CCD 선형 센서(51)의 동작은 제 5 도 및 제 6A 내지 6K 도 를 참조하여 하기에 설명된다.
제 6A 도에 도시된 라인 클록 신호(line clock signal)와 일치하는 판독 게이트 펄스 φTGa 가 시점 t0 에서 시점 t1 까지의 판독 기간(R)에 입력 단자(72)를통해 판독 게이트 단자로 공급될 때, 광센서(73)의 광전 변환 소자 P(POa = P1a, P3a,…, PEa = P2a, P4a, …)에 기억된 전하 Q1, Q2, … 가 화살표로 표시된 바와같이 CCD 레지스터 α77, β78 의 상응하는 레지스터로 일시에 전송된다(제 5 도 참조).
좀더 상세하게는, 홀수 번째 광전 변환 소자 P1a, P3a, …, P29a, P3la, …에 기억된 전하 Q1, Q3, …, Q29, Q31, … 은 고 레벨인 클록 신호 φ1a 가 공급되는 레지스터 α9, α11, …, α37, α39, … 로 각각 전송된다. 짝수 번째 광전 변환 소자 P2a, P4a, …, P3Oa, P32a, … 에 기억된 전하 Q2, Q4, …, Q30, Q32, … 는 고 레벨인 클록 신호 φ1b 가 공급되는 레지스터 β10, β12, …, β38, β40,… 로 각각 전송된다.
기간 t1 ∼ t2에서, 클록 신호 φ1b 가 저 레벨이고 클록 신호 φ2b 가 고 레벨이면, CCD 레지스터 β78 의 각 레지스터에 기억된 전하 Q 가 각각 하측으로 일 레지스터씩 이동된다. 즉, 레지스터 β10, β12, …, β38, β40, … 에 기억된 각 전하 Q2, …, Q30, Q32, … 는 각각 레지스터 β9, …, β37, β39, … 로 전송된다. CCD 레지스터 α77 로 공급되는 클록 신호 φ1a, φ2a 는 기간 t1 ∼ t2 중에 레벨이 변하지 않은 채로 유지되므로, CCD 레지스터 α77 에서는 전하가 전송되지 않는다.
시점 t2 이후에, CCD 레지스터 α77 에 공급되는 상호 역상인 전송 클록 신 호 φ1a, φ2a 는 반복적 반전을 시작하여, 서로간에 동상인 전하(Q1, Q2), 전하(Q3, Q4), …, 전하(Q31, Q32), 전하(Q33, Q34), … 세트를 CCD 레지스터 α77, β78 로부터 부동 확산 영역(64, 65)으로 연속하여 전송한다.
전송된 전하는 부동 확산 영역(64, 65)에 의해 전압 신호로 변환되고, 버퍼 (55, 59)를 통하여 출력 단자 (56, 60)상에 서로간에 동상인 2 상 출력 신호 V11, V12 (제 6I 및 6J 도 참조)로서 각각 나타난다. 제 6I 및 6J 도에 있어서, 전하 Q29 ∼ Q34 와 일치하는 신호가 각각 S29 ∼ S30 으로 표시된다.
제 6H 도에 도시되는 바와 같이, 서로가 동일한 리셋 게이트 펄스 φR1a, φR2a 가 입력 단자(53, 57)로부터 각 FET (54, 58)의 게이트로 전송되면, 전송된 전하가 부동 확산 영역 (64, 65)에 의해 전압 신호로 변환된 후 부동 확산 영역(64, 65)에 남아있는 모든 전하는 FET (54, 58)의 드레인으로부터 입력 단자(52a, 52b)로 배출된다.
제 6A 내지 6K 도로부터 알 수 있듯이, 리셋 게이트 펄스 φR1a, φR2a 가 전하 전송간(즉, 신호기간 T 와 다음 신호기간 T 사이)에 생성될 수 있다(예를 들어, 제 6I 및 6J 도 참조). 따라서 전이(즉, 리셋 게이트 펄스 φR1a, φR2a 의 네거티브 진행 에지)가 신호기간 T 의 외부에 위치하게 된다. 리셋 게이트 펄스 φR1a, φR2a 의 전이로 인한 어떠한 노이즈도 신호기간 T 에 포함되지 않는다. 결과적으로, 클록 신호가 보다 짧은 기간을 갖더라도(즉, 고주파수 및 고속으로 발생되더라도), 출력 신호 V11, V12 의 신호기간 T 에는 잡음이 발생되지 않는다.
제 7 도는 본 발명의 제 2 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센 서(80) 및 그에 연결된 신호 처리 회로(90)를 블록 형태로 도시한 것이며, CCD 선 형 센서(80)는 제 4 도에 도시된 CCD 선형 센서와 동일하다.
제 7 도에서, 신호기간 T 를 가진 신호 S 를 포함하는 출력 신호 V11a, V12a 는 CCD 선형 센서(80)의 각 출력 단자 (81, 82)로부터 각 샘플 홀드 회로(83, 84)로 공급된다. 샘플 홀드 회로(83, 84)로 공급되는 출력 신호 V11a, V12a 는 단자 (85)로부터 공급되는 공통 샘플 홀드 펄스 SH 에 따라서 샘플 홀드된다. 다음에 샘플 홀드된 신호는 각 샘플 홀드 회로(83, 84)의 출력 단자에 연결된 각 A/D 컨버터(86, 87)에 의해 각각 디지털 신호 DS11, DS12 로 변환된다. 디지털 신호 DS11, DS12 는 각 출력 단자(88, 89)로 공급된다. 제 7 도에 도시된 회로의 장치는 종래 장치보다 고주파, 고속으로 신호를 병렬 처리할 수 있었다.
종래 기술에서는, 동일한 2 상 전송 클록 신호 φ1, φ2 가 CCD 레지스터 α(25), β(26)으로 공급되었다. 그러나 본 발명에 따른 제 1 및 제 2 실시예에서는, CCD 레지스터 β(78)에 공급되는 제 2 의 2 상 전송 클록 신호 φ1b, φ2b 는 CCD 레지스터 α(77)로 공급되는 제 1 의 2 상 전송 클륵 신호 φ1a, φ2a 로부터 1/2 클록만큼 시프트된다. 따라서 본 발명에 따라 부동 확산 영역(64, 65)은 서로간에 동상인 신호 V11, V12 를 출력할 수 있다.
출력 신호 V11, V12 가 서로간에 동상이므로, 신호기간과 클록 펄스의(리셋 게이트 펄스 φR1a, φR2a)의 네거티브 진행 에지(즉, 전이)가 서로간에 시간상으로 분리되어, 결합 유도 잡음이 신호기간에 포함되지 못하게 한다. 따라서, 클록 신호는 고주파수와 고속으로 발생될 수 있으며, 고주파수와 고속으로 영상 신호의 처리가 가능하게 된다.
결과적으로, 신호기간 T 중에 신호 파형은 평탄하게 되며, 평탄한 신호 파형이 샘플 홀드될 때 샘플 홀드된 신호는 잡음과 무관하게 된다. 따라서, 실례로 잡음이 없는 신호를 처리하여 발생된 영상은 높은 품질이 된다. 제 7 도에 도시된 바와 같이, 단지 한 형태의 샘플 홀드 펄스 SH 만이 채택될 수도 있으며, 신호를 샘플 홀딩하기 위한 타이밍은 쉽게 조절될 수 있다.
제 8 도는 본 발명의 제 3 실시예에 따른 고체 촬상 장치로서 CCD 선형 센서를 도시한다. 제 8 도에서 참조 번호 101 로 표시되는 CCD 선형 센서는 제 1A 도에 도시된 관련 기술의 CCD 선형 센서(1)와 배열에 있어 유사하다.
제 8 도에 도시된 바와 같이, CCD 선형 센서(101)는 선형 배열된 약 5000 개의 광전 변환 소자 P (POb, PEb)를 구비하는 광센서(123)를 갖는다. 광센서(123)의 홀수 번째 광전 변환 소자 POb (P1b, P3b, …)는 판독 게이트 전극을 통하여 제 1 전하 전송 장치로 작용하는 CCD 레지스터(120)에 연결된다. CCD 레지스터(120)는 선형 배열된 레지스터 120b, 120c, … 를 구비한다. 광센서(123)의 짝수 번째 광전 변환 소자 PEb (P2b, P4b, …)는 판독 게이트 전극을 통하여 제 2 전하 전송 장치로 작용하는 CCD 레지스터(125)에 연결된다. 판독 게이트 전극은 판독 게이트 펄스 φTG 를 공급하는 입력 단자(122)에 연결된다. CCD 레지스터(125)는 선형 배열된 레지스터 125a, 125b, … 를 구비한다.
CCD 레지스터(120)의 출력 단부상에 있는 3 개의 레지스터(3 개의 비트임) 120a, 120b, 120c 는 제 1 더미 전하 전송 장치로서의 더미 레지스터(더미 비트임) (114)이다. CCD 레지스터(125)의 출력 단부상에 있는 3 개의 레지스터 125a, 125b, 125c 역시 제 2 더미 전하 전송 장치로서의 더미 레지스터(115)이다. 이 실시예에 있어서, CCD 레지스터(120, 125)의 출력 단부상에 있는 더미 레지스터(114, 115)의 수는 서로간에 동일하다. 더미 레지스터(114, 115)는 판독 게이트 전극을 통하여 광센서(123)의 어떠한 광전 변환 소자 P 에도 연결되지 않으며, 블랙 레퍼런스를 제공하는데 기여한다.
CCD 레지스터(120)의 레지스터 120a, 120b, … 는 클록 신호 φ2c 를 공급하 는 입력 단자(119)와 클록 신호 φ1c를 공급하는 입력 단자(118)에 번갈아 연결된다. CCD 레지스터 (120)의 출력 단부상에 있는 최종 레지스터 120a 는 제 1 신호 컨버터로 작용하는 부동 확산 영역(FD ; 112)에 연결된다. 부동 확산 영역(112)은 버퍼(106)를 통하여 출력 단자(105)에 연결된 출력단을 갖는다. 출력 단자(105)에 는 신호 V11a 가 나타난다.
유사하게, CCD 레지스터(125)의 레지스터 125a, 125b, … 는 클록 신호 φ2c를 공급하는 입력 단자(126)와 클록 신호 φ1c 를 공급하는 입력 단자(127)에 번갈아 연결된다. CCD 레지스터(125)의 출력 단부상에 있는 최종 레지스터 125a 는 제 2 신호 컨버터로 작용하는 부동 확산 영역(FD ; 113)에 연결된다. 부동 확산 영역 (113)은 버퍼(111)를 통해 출력 단자(110)에 연결된 출력단을 갖는다. 출력 단자 (110)에는 신호 Vl2a 가 나타난다.
부동 확산 영역(112, 113)의 출력 단자는 FET (104, 109)의 소스에 각각 연결된다. FET (104, 109)는 리셋 게이트 펄스(리셋 게이트 클록 펄스) φR1b 를 공급하는 각 입력 단자(102, 107)에 연결된 게이트(리셋 게이트)를 각각 갖는다. 동일한 리셋 게이트 펄스 φR1b 가 입력 단자(102, 107)를 통하여 공급되므로, 입력 단자(102, 107)는 공통 연결될 수도 있다. FET (104, 109)는 전원 전압 VDD를 공급하는 각 입력 단자(103a, 103b)에 드레인(리셋 드레인)을 각각 갖는다. 입력 단자(103a, 103b)는 공통 연결된다.
제 1B 도는 제 8 도에 도시된 CCD 선형 센서(101)와 관련 종래 기술간의 차를 명확히 나타내도록 사용된 비교예로 예시되는 고체 촬상 장치의 CCD 선형 센서 (1)를 도시한다.
제 8 도에 도시된 CCD 선형 센서(101)와 제 1B 도에 도시된 CCD 선형 센서 (1)는 다음과 같은 점에서 서로간에 다르다: 제 8 도에 도시된 CCD 레지스터(125)는 3 개의 더미 레지스터(115)를 가지는데 반하여 제 1B 도에 도시된 CCD 레지스터 (26)는 4 개의 레지스터 26a, 26b, 26c, 26d 를 구비하는 더미 레지스터(28)를 가지며, 제 1B 도에 도시된 각 FET (6, 7)의 게이트에 연결된 입력 단자(21)에는 서로가 역상인 각 리셋 게이트 펄스 φR1, φR2 가 공급된다. 때문에, 제 1B 도에 도시된 CCD 선형 센서(1)의 더미 레지스터(27, 28)의 수는 서로간에 동일하지 않는다.
제 8 도에 도시된 CCD 선형 센서(101)의 동작은 제 9A 내지 9F 도 및 제 10도와 관련하여 하기에 설명된다.
제 9A 도에 도시된 라인 클록 신호와 일치하는 판독 게이트 펄스 φTGb 가 입력 단자(122)를 통해 판독 게이트 전극에 공급될 때, 광센서(123)의 광전 변환 소자 P (POb = P1b, P3b, …, PEb = P2b, P4b, …)에 기억된 전하 Q1a, Q2a, (제 10 도 참조)가 화살표로 표시된 바와 같이 CCD 레지스터 (120, 125)의 대응하는 레지스터로 일시에 전송된다.
특히, 홀수 번째 광전 변환 소자 P1b, P3b, … 에 기억된 전하 Q1a, Q2a, … 는 레지스터 120d, 120f, … 로 각각 전송되며, 짝수 번째 광전 변환 소자 P2b, P4b, … 에 기억된 전하 Q2a, Q4a, … 는 레지스터 125d, 125f, … 로 각각 전송된다.
제 9B 및 9C 도에 도시된 2 상 전송 클록 신호 φ1c, φ2c 가 입력 단자 (118, 127) 및 입력 단자(119, 126)를 통하여 CCD 레지스터(120, 125)의 레지스터 들에 공급될 때, CCD 레지스터 (120, 125)에 기억된 전하 Q1a, Q3a, … 및 전하 Q2a, Q4a, … 가 부동 확산 영역(112, 113)으로 연속하여 전송된다.
전송된 전하 Q1a, Q2a, … 는 부동 확산 영역(112, 113)에 의해 전압 신호로 변환되며, 서로간에 동상인 2 상 출력 신호 V11a, Vl2a (제 9E 및 9F 도 참조)로서 버퍼(106, 111)를 통하여 각 출력 단자(105, 110)로 보내진다. 제 9E 및 9F 도에 있어서, 전하 Q1a, Q13a, … 에 대응하는 신호는 각각 S51, S53, … 으로 표시되며 , 전하 Q2a, Q4a, … 에 대응하는 신호는 각각 S52, S54, … 로 표시된다.
CCD 레지스터(120, 125)는, 광센서(2)로부터 전송된 전하 Q1a, Q2a 가 공급되는 레지스터 120d, 125d 의 부동 확산 영역(112, 113)으로의 다운스트림을 조절하는 동일한 수의 레지스터 120a ∼ 120c, 125a ∼ 125c 를 갖기 때문에, 2 상 출력 신호 V11a, V12a 는 서로간에 동상이 된다.
하지만, 제 1B 도에 도시된 비교예에 따른 CCD 선형 센서(1)에서는 더미 레지스터(27, 28)가 다른 수의 레지스터를 가지므로, 출력 신호 V1, V2 가 서로간에 역상으로서 발생된다. 그러한 장치에서는 상기 설명된 바와 같이, 리셋 게이트 펄스 φR1, φR2 의 네거티브 진행 에지로 인해 결합 유도 잡음 N 이 신호기간 T 에 포함된다.
제 9D 도에 도시된 바와 같이 서로간에 동일한 리셋 게이트 펄스 φR1b 가 입력 단자(102, 107)로부터 각 FET (104, 109)의 게이트로 공급될 때, 전송된 전하 가 부동 확산 영역(112, 113)에 의해 전압 신호로 변환된 후 부동 확산 영역(112, 113)에 남아있는 모든 전하는 FET (104, 109)의 드레인으로부터 입력 단자(103a, 103b)로 배출된다.
제 9A 내지 9F 도에 알 수 있는 바와 같이, 리셋 게이트 펄스 φR1b 는 신호 기간 T 및 다음의 신호기간 T 사이인 전하 전송간(실례로, 제 9E 도 참조)에 발생 될 수 있다. 따라서, 리셋 게이트 펄스 φR1b 의 네거티브 진행 에지(즉, 전이)가 신호기간 T 의 외부에 위치된다. 이렇게 리셋 게이트 펄스 φR1b 의 전이에 기인 하여 발생되는 잡음이 신호기간 T 에 포함되지 않게 된다.
결과적으로, 클록 신호가 보다 짧은 기간을 갖더라도 즉, 고주파수와 고속으 로 발생되더라도 출력 신호 V11, V12 의 신호기간 T 에는 잡음이 발생되지 않는다.
제 11 도는 본 발명의 제 4 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서(131) 및 그에 연결된 신호 처리 회로 (130)를 블록 형태로 도시한다. CCD 선형 센서(131)는 제 8 도에 도시된 CCD 선형 센서(101)와 동일하다.
제 11 도에 있어서, 신호기간 T 를 갖는 신호 S 를 포함하는 출력 신호 V11a, Vl2a 가 CCD 선형 센서(131)의 각 출력 단자(132, 133)로부터 각 샘플 홀드회로(134, 135)로 공급된다. 샘플 홀드 회로로 공급되는 출력 신호 V11a, V12a 는그에 따라 샘플 홀드된다. 다음에, 샘플 홀드된 신호는 각 샘플 홀드 회로(134, 135)의 출력 단자에 연결된 A/D 컨버터(136, 137)에 의해 각 디지털 신호 DS11, DSl2 로 변환된다. 디지털 신호 DS11, DS12 는 각 출력 단자(138, 139)로 공급된다. 제 11 도에 도시된 회로 장치는 고주파수, 고속으로 신호를 병렬 처리할 수 있다.
상기 제 3 및 제 4 실시예에 있어서, CCD 레지스터 (120, 125)는 동일한 수의 더미 레지스터(114, 115)를 가져, 서로간에 동상인 출력 신호 V11a, V12a 가 부 동 확산 영역(112, 113)으로부터 발생될 수 있다.
출력 신호 V11, V12 가 서로간에 동상이므로, 신호기간 T 과 리셋 게이트 펄 스 φR1b 의 네거티브 진행 에지(즉, 전이)는 시간상 서로 분리되어, 결합 유도 노이즈가 신호기간 T 에 유입되는 것이 방지된다. 따라서, 클록 신호는 고주파수 및 고속으로 발생될 수 있어, 고주파수와 고속으로 영상 신호를 처리할 수 있다.
결과적으로, 신호기간 T 동안의 신호 파형은 평탄하게 되며, 평탄한 신호 파 형이 샘플 홀드될 때 샘플 홀드된 신호는 잡음과는 무관하게 된다. 따라서, 잡음이없는 신호를 처리함으로써 발생된 영상은 품질이 높다.
만일 제 8 도에 도시된 CCD 선형 센서(101)가 서로 역상인 2 상 출력 신호를 출력하기 위해 채택된다면, 제 12A 내지 12I 도의 타이밍도에 도시된 클록 신호가 제 13 도에 도시된 입력 단자로 공급될 것이다.
보다 상세하게는, 제 13 도에 도시된 바와 같이, CCD 레지스터(163)의 입력 단자(161, 162)에는 클록 신호, φ1d, φ2d (제 12B 및 12C 참조) 각각이 공급되 며, CCD 레지스터 (166)의 입력 단자(168, 167)에는, φ1d, φ2d 로부터 반주기 (0.5 비트) 시프트된 각 클록 신호 φ1e, φ2e (제 12D 및 12e 도 참조)가 공급된다. 각 FET (151, 154)의 게이트에 연결된 입력 단자(152, 155)에는 리셋 게이트 펄스 φR1d, φR2d (제 12F 및 12H 도 참조)가 공급된다. 입력 단자에 이러한 클록 펄스 및 리셋 게이트 펄스가 공급될 때, 출력 단자(153, 156)는 서로간에 역상인 2 상 출력 신호 V21, V22 를 발생한다.
본 발명이 상기 실시예의 CCD 선형 센서와 관련하여 설명되었지만, 본 발명의 원리는 CCD 영역 센서에도 역시 응용 가능하다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 통하여 설명되었지만,본 발명은 상기 실시예에 제한되는 것은 아니며, 첨부된 청구범위에 규정된 본 발명의 정신과 범위를 벗어나지 않고서 다양한 변경 및 수정이 가능할 것이다.
제 1A 및 1B 도는 관련 기술 분야의 CCD 선형 센서를 나타내는 블록도.
제 2A 내지 2H 도는 제 1A 도에 도시된 CCD 선형 센서가 동작하는 방식을 설명하는 타이밍도.
제 3 도는 제 1A 도에 도시된 CCD 선형 센서 및 그에 연결된 신호 처리 회로의 블록도.
제 4 도는 본 발명의 제 1 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서의 블록도.
제 5 도는 제 4 도에 도시된 CCD 선형 센서가 동작하는 방식을 설명하는 블록도.
제 6A 내지 6K 도는 제 4 도에 도시된 CCD 선형 센서가 동작하는 방식을 설명하는 타이밍도.
제 7 도는 본 발명의 제 2 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서 및 그에 연결된 신호 처리 회로의 블록도.
제 8 도는 본 발명의 제 3 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서를 나타내는 블록도.
제 9A 내지 9F 도는 제 8 도에 도시된 CCD 선형 센서가 동작하는 방식을 설명하는 타이밍도.
제 10 도는 제 8 도에 도시된 CCD 선형 센서가 동작하는 방식을 설명하는 블 록도.
제 11 도는 본 발명의 제 4 실시예에 따른 고체 촬상 장치로서의 CCD 선형 센서 및 그에 연결된 신호 처리 회로의 블록도.
제 12A 내지 12I 도는 제 13 도에 도시된 장치가 동작하는 방식을 설명하는 타이밍도.
제 13 도는 제 8 도에 도시된 CCD 선형 센서에서 서로가 역상인 두개의 출력신호를 발생하도록 클록 신호를 공급하는 장치의 블록도.
* 도면의 주요 부분에 대한 부호의 설명
1 : CCD 선형 센서 2 : 광센서
4 : 판독 게이트 전극 3, 5 : 부동 화산 영역
6, 7 : 전계 효과 트랜지스터

Claims (4)

  1. 고테 촬상 장치에 있어서,
    다수의 광전 변환 소자를 가지는 광센서;
    제 1 신호 컨버터;
    상기 광센서 및 상기 제 1 신호 컨버터간에 연결되며, 제 1 의 2 상 전송 클록 신호-여기서 2 상은 서록 역상임-에 응답하여 상기 광센서의 홀수 번째 광전변환 소자로부터 전하를 전송받는 제 1 전하 전송 장치;
    제 2 신호 컨버터;
    상기 광센서 및 상기 제 2 신호 컨버터간에 연결되며, 제 2 의 2 상 전송 클록 신호-여기서 2 상은 서로 역상임-에 응답하여 상기 광센서의 짝수 번째 광전변환 소자로부터 전하를 전송받는 제 2 전하 전송 장치; 및
    상기 제 1 및 제 2 신호 컨버터가 서로간에 동상인 출력 신호를 발생하도록,상기 제 1 및 제 2 의 2 상 전송 클록 신호 중 한 신호를 다른 신호로부터 1/2 클록 기간만큼 시프트시키는 수단을 구비하는 고체 촬상 장치.
  2. 고체 촬상 장치에 있어서,
    다수의 광전 변환 소자를 가지는 광센서;
    그 출력 단부상에 제 1 더미 전하 전송 소자를 가지며, 상기 광센서의 홀수번째 광전 변환 소자로부터 공급된 전하를 2 상 전송 클록 신호에 응답하여 상기제 1 더미 전하 전송 소자로 전송하는 제 1 전하 전송 장치;
    그 출력 단부상에 상기 제 1 더미 전하 전송 소자의 수와 동일한 수의 제 2더미 전하 전송 소자를 가지며, 상기 광센서의 짝수 번째 광전 변환 소자로부터 공급된 전하를 상기 2 상 전송 클록 신호에 응답하여 상기 제 2 더미 전하 전송 소자로 전송하는 제 2 전하 전송 장치;.
    상기 제 1 더미 전하 전송 소자로부터 공급된 전하를 제 1 출력 신호로 변환하는 제 1 신호 컨버터; 및
    상기 제 2 더미 전하 전송 소자로부터 공급된 전하를 상기 제 1 출력 신호와 동상인 제 2 출력 신호로 변환하는 제 2 신호 컨버터를 구비하는 고체 촬상 장치.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 전하 전송 장치 각각은 세 개의 더미전하 전송 소자를 가지는 고체 촬상 장치.
  4. 제 2 항에 있어서, 상기 제 1 및 제 2 더미 전하 전송 소자가 블랙 레퍼런스를 제공하기 위한 전하 전송 소자를 구비하는 고체 촬상 장치.
KR1019940001102A 1993-01-21 1994-01-21 고체촬상장치 KR100341372B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-8562 1993-01-21
JP93-8561 1993-01-21
JP5008561A JPH06225076A (ja) 1993-01-21 1993-01-21 固体撮像装置
JP5008562A JPH06225221A (ja) 1993-01-21 1993-01-21 固体撮像素子

Publications (1)

Publication Number Publication Date
KR100341372B1 true KR100341372B1 (ko) 2002-11-23

Family

ID=26343102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001102A KR100341372B1 (ko) 1993-01-21 1994-01-21 고체촬상장치

Country Status (4)

Country Link
US (1) US5528642A (ko)
EP (1) EP0608130B1 (ko)
KR (1) KR100341372B1 (ko)
DE (1) DE69409139T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881056B2 (ja) * 1995-05-19 2007-02-14 ゼロックス コーポレイション ビデオイメージデータ出力装置
JPH10173859A (ja) * 1996-12-09 1998-06-26 Canon Inc アナログ信号処理回路
JP3706817B2 (ja) * 2000-06-27 2005-10-19 キヤノン株式会社 画像処理装置及びその処理方法
JP4353459B2 (ja) * 2003-04-15 2009-10-28 富士フイルム株式会社 信号電荷転送路
US7443432B2 (en) * 2004-06-15 2008-10-28 Digital Imaging Systems Gmbh Suppression of noise in pixel VDD supply
US8316558B2 (en) * 2008-12-16 2012-11-27 Skechers U.S.A., Inc. Ii Shoe
US9786252B2 (en) * 2012-09-10 2017-10-10 Samsung Electronics Co., Ltd. Method and apparatus for suppressing background light in time of flight sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807037A (en) * 1987-03-06 1989-02-21 Kabushiki Kaisha Toshiba Low noise CCD image sensor having a plurality of horizontal CCD registers
WO1991015079A1 (en) * 1990-03-21 1991-10-03 Eastman Kodak Company Image sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1020656A (en) * 1973-03-22 1977-11-08 Choong-Ki Kim Buried-channel charge-coupled linear imaging device
JPS58190169A (ja) * 1982-04-30 1983-11-07 Toshiba Corp 固体撮像装置
JPS5999764A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 固体撮像装置
GB8606200D0 (en) * 1986-03-13 1986-04-16 Crosfield Electronics Ltd Operating radiation sensors
US4985760A (en) * 1987-10-09 1991-01-15 Canon Kabushiki Kaisha Color imager having varying filter aperture sizes to compensate for luminance differences between colors
JP2559510B2 (ja) * 1989-04-06 1996-12-04 オリンパス光学工業株式会社 電子内視鏡装置
SG81892A1 (en) * 1990-08-09 2001-07-24 Sony Corp Ccd having a pair of horizontal resisters
EP0553963A3 (en) * 1992-01-31 1993-11-10 Konishiroku Photo Ind Signal processing method for output from a solid image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807037A (en) * 1987-03-06 1989-02-21 Kabushiki Kaisha Toshiba Low noise CCD image sensor having a plurality of horizontal CCD registers
WO1991015079A1 (en) * 1990-03-21 1991-10-03 Eastman Kodak Company Image sensor

Also Published As

Publication number Publication date
US5528642A (en) 1996-06-18
DE69409139D1 (de) 1998-04-30
EP0608130A1 (en) 1994-07-27
DE69409139T2 (de) 1998-07-30
EP0608130B1 (en) 1998-03-25

Similar Documents

Publication Publication Date Title
US5339106A (en) Photoelectric conversion apparatus eliminating noise in an output signal
US8981983B2 (en) A/D conversion circuit, solid-state image sensor, and camera system
KR100989209B1 (ko) 고체 촬상 장치 및 그 신호 처리 방법
KR100913864B1 (ko) 고체 촬상 장치와 그 구동 방법
US5801850A (en) Linear sensor having a plurality of sensor rows
KR100341372B1 (ko) 고체촬상장치
EP0734026A2 (en) Switching circuit and charge transfer device using same
KR870005542A (ko) 비데오 카메라장치
EP0408025B1 (en) Charge transfer device and solid state image pickup device using charge transfer device
US5777671A (en) Solid state imager having high frequency transfer mode
JP3000782B2 (ja) 固体撮像装置
KR100213414B1 (ko) 전하 전달 장치용 소스-팔로워 회로
JP2687384B2 (ja) タイミングパルス発生回路
US6822212B2 (en) Photoelectric device having noise reduction circuitry
JPH07118760B2 (ja) イメージセンサ
US4857996A (en) Image pickup device with reduced fixed pattern noise
US5731833A (en) Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same
JPH08241981A (ja) 画像加算に非対称なタイミングを使用した画像装置
JP3583942B2 (ja) 信号処理装置
JPH06225221A (ja) 固体撮像素子
JP2534717B2 (ja) クランプ回路
JP3463301B2 (ja) 固体撮像装置及びその駆動方法
JPH06225076A (ja) 固体撮像装置
JPH0723298A (ja) 固体撮像装置
JPS626574A (ja) 画像読取り装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee