JPH08241981A - 画像加算に非対称なタイミングを使用した画像装置 - Google Patents

画像加算に非対称なタイミングを使用した画像装置

Info

Publication number
JPH08241981A
JPH08241981A JP8013516A JP1351696A JPH08241981A JP H08241981 A JPH08241981 A JP H08241981A JP 8013516 A JP8013516 A JP 8013516A JP 1351696 A JP1351696 A JP 1351696A JP H08241981 A JPH08241981 A JP H08241981A
Authority
JP
Japan
Prior art keywords
image
clock
output
transfer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8013516A
Other languages
English (en)
Inventor
Thomas J Manning
ジェイ マニング トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of JPH08241981A publication Critical patent/JPH08241981A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 読み出し転送クロックを非対称にすることに
より、画像装置の出力回路での画像加算時に、リセット
と画像のペデスタルの時間を長くできる画像装置を提供
する。 【解決手段】 画像装置は、撮像装置6で生成された画
像電荷と、出力回路2を介してクランプ回路40へ転送
する出力レジスタ10と、ここに転送信号を供給するP
LA30を含む。出力回路2の出力信号は、所定の参照
電位と画像電位の差の関数としての画像情報を含み、両
電位は、それぞれ比較的一定したペデスタル領域を形成
する。PLA30から転送信号が、出力レジスタ10に
加えられることにより、リセットクロック周波数の倍数
の周波数で画像電荷を移送する。この画像電荷の移送を
引き起こす転送信号波形の変移の対称性を変えることに
より、非対称の変移パターンが得られ、これにより出力
信号のペデスタル領域を広げることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電荷転送画像装置
(charge transfer imaging
device)から信号を出力するタイミング技術に関
し、特に電荷結合素子(CCD)撮像装置(image
r)からの画素の加算を行うタイミング技術に関する。
【0002】
【従来の技術】CCD撮像装置のような電荷転送装置
は、光を検知した画素の配列から出力回路へ電荷を移送
する電荷転送部を含む。出力回路は、リセット可能な浮
動拡散(floating diffusion)を使
用し、電荷から電圧への変換を行う。この変換で出力信
号が生成され、一般的には、サンプリング技術で処理さ
れ、各画素からの信号の大きさが測定される。例えば、
低雑音の性能を得るため、相関二重サンプリング(co
rrelated double sampling)
がよく使われる。相関二重サンプリングは、CCD撮像
装置からの出力画素の画像電位から、リセット参照電位
を差し引くことに相当する。
【0003】CCD出力回路2と、続くサンプリング回
路4が、図1に示されている。両者とも従来から公知で
ある。出力回路2は、CCD撮像装置6からの光電的に
生成された信号電荷を出力電圧信号に変換する。出力回
路2は、例えば、撮像装置6と共通の基板の上に形成さ
れた浮動拡散増幅器である。サンプリング回路4は、出
力信号から画像情報を引き出す。撮像装置の光電変換部
8の配列を含む光検知領域からの電荷パケットは、転送
ゲート9を通り、水平出力レジスタ10に入る。これら
電荷パケットは、水平転送クロックTRANSPORT
−1とTRANSPORT−2により、出力ゲート13
経由で、浮動拡散出力点12へ水平に移される。各水平
転送クロックは、画像電荷の移送を引き起こす変移パタ
ーンの波形を持つ。浮動拡散出力点12の電位は、電荷
パケット中の電子数に比例して直線的に変わるが、二段
のソースフォロア(source follower)
回路14の入力ゲートに加えられ、Voutに信号を出
力する。リセットトランジスタ16は、リセットクロッ
ク(RESET)により駆動され、水平出力レジスタ1
0からの各電荷パケットの新たな到着の前に、浮動拡散
出力点12を正電位Vrdに再荷電する。
【0004】図2は図1の回路で使用される信号波形を
示し、ソースフォロア14出力の信号波形Voutを含
む。この波形は、三つの要素、即ち、リセットクロック
供給電位(Vft)、リセット参照電位(Vrese
t)、画像電位(Vimage)を含む。リセットと画
像の電位は、それぞれ、波形の中の規定の時間領域を占
めるペデスタル(リセットペデスタルと画像ペデスタ
ル)で表される。供給Vftは、リセットトランジスタ
16と浮動拡散出力点12の静電結合の結果として現れ
る。浮動拡散出力点12がリセットされると、実リセッ
ト電圧は、熱雑音で影響され、この電位は、浮動拡散出
力点12の静電容量と温度に依存する。同一の不規則リ
セット雑音電圧が、リセット電位ペデスタルVrese
tと、画像電位ペデスタルVimageの、双方の電位
に影響を与える。
【0005】各画素について、VresetとVima
geのペデスタルのサンプルの間の差をとることによ
り、この熱雑音を減らすことが出来る。これは、また、
二段のソースフォロア増幅回路14からの低周波雑音も
減らす。ソースフォロア回路14からの信号Vout
は、クランプ回路18に加えられ、リセット電位ペデス
タルをクランプする。クランプ18の出力と信号Vou
tは、同時に、サンプル/ホールド回路20と22に加
えられ、それぞれ、リセット電位ペデスタルVrese
tをサンプルし(このようにしてリセット電位ペデスタ
ルの遅延を行う)、画像電位ペデスタルVimageを
サンプルする。図2は、サンプル用波形のCLAMPと
SAMPLEを示しており、それぞれ、クランプ回路1
8とサンプル/ホールド回路20と22を駆動する。雑
音の無い差信号は、画像信号として図2に示されている
が、これは、減算回路24により、サンプル/ホールド
回路20と22の間からとりだされる。クロック生成器
26は、転送クロックTRANSPORT−1とTRN
SPORT−2、および、リセットクロックRESET
に加え、信号のCLAMPとSAMPLEを提供する。
【0006】
【発明が解決しようとする課題】画素の加算は、1/2
の時間に、CCD撮像装置の1/2の解像度に対応する
電荷データを読み出すことによって行う。これは、撮像
装置6の出力回路2において、2またはそれ以上の近接
画素を加算することにより達成される。2個の近接画素
からの画素を加算する既知のタイミング技術では、図3
に示されているように、対称的で相補形の転送クロック
TRANSPORT−1とTRANSPORTー2のク
ロック速度を、浮動拡散をリセットするクロックRES
ETの2倍にする。この様に2倍にすることによる結果
の一つは、出力信号Voutの波形が変わり、リセット
電位ペデスタルと、画像電位ペデスタルの、双方のペデ
スタル長が減ることである(図3と図2のペデスタルを
比較する)。この波形の変化により、その他のシステム
信号処理クロックの変更が要求され、例えば、相関二重
サンプリングクロックCLAMPとSAMPLE(図2
参照)は、パルス幅と時間位置の双方を、狭くなったペ
デスタル領域に合わせる必要がある。クランプとサンプ
ルのクロックを、狭くなったペデスタルに正確に配置す
るのが難しいのに加え、この様な配置に要求されるクロ
ックの変更は、結局、全データ経路のタイミングに波及
し、画像信号に好ましくないアーティファクト(art
ifacts)を生じさせる。
【0007】狭くなったペデスタル領域は、相関二重サ
ンプリングクロックの時間調整を要求し、順次、下流の
信号処理クロックの調整を要求し、対称転送クロックに
より供給される電荷転送波形に戻って調整する必要があ
る。本発明は、転送クロックの対称性を調整することに
より、ペデスタル領域を長く出来ないかと考えたところ
から始まっている。結果的に、転送クロックの対称性
は、加算される画素の区間内で調整され、結果としての
出力波形が、画素加算を行わない出力波形と殆ど同一と
なることがわかった。この様にして、転送クロックを標
準の対称クロックモードから、非対称の画素加算モード
へ単に変えるだけで、システム中の他のクロックを変え
る必要が無く、前述の問題が除かれる。
【0008】本発明の目的は、読み出し転送クロックを
非対称にすることにより、撮像装置の出力回路での画像
加算時に、リセットと画像のペデスタルの時間が狭くな
る問題を克服することである。
【0009】
【課題を解決するための手段】本発明に従った電荷加算
に役立つ電荷転送撮像装置は、画像電荷を生成する光検
知領域と、画像電荷を電圧に変える浮動拡散点と、画像
電荷を浮動拡散点に転送する出力レジスタと、出力回路
を含む。この出力回路は、浮動拡散点を含み、出力信号
を生成し、この出力信号は、所定の参照電位と画像電位
の差の関数としての画像情報を含む。また、この両電位
は、それぞれ比較的一定したペデスタル領域であること
により特徴づけられる。撮像装置は、画像装置の一部で
あり、この画像装置は、クロック生成器を含み、このク
ロック生成器は、所定の周波数のリセット信号を生成
し、浮動拡散の電位をリセットする。クロック生成器
は、また転送信号を生成し、この転送信号は、出力レジ
スタに加えられ、リセットクロック周波数の倍数の周波
数で画像電荷を浮動拡散へ移送する。画像電荷の移送を
引き起こす転送信号波形の変移の対称性を変えることに
より、非対称の変移パターンが得られ、これは、結果的
に、電荷転送に作用し、出力信号のペデスタル領域を広
げる。
【0010】本発明の効果は、電荷加算中の広げられた
ペデスタル領域が、クランプとサンプルの配置に、より
適することである。特に、標準の電荷転送に使用される
のと同一のクランプとサンプルのパルスが、電荷加算に
使用出来ることで、これは、クランプとサンプルのパル
スが、それぞれのペデスタル領域の間の出力信号変移に
延びる危険無しに可能である。従って、電荷加算のため
にクランプとサンプルのパルスを再度位置決めする余分
の労力は不要である。
【0011】
【発明の実施の形態】図4を参照すると、電荷転送画像
システムが示されている。プログラム可能な論理配列
(PLA)30を用い、電荷転送撮像装置、好ましくは
CCD撮像装置6への駆動信号を供給する。撮像装置6
は、水平出力レジスタ10と、出力回路2を含む(図1
に示される)。PLA30は、(a)負と正に変移する
パターンの波形を持ち、画像電荷を出力レジスタ10か
ら出力回路2へ移送する転送信号と、(b)浮動拡散出
力点12(図1に示される)の電圧を所定の参照電位に
リセットするリセット信号と、を生成する。特に、PL
A30は、タイミング生成器34を起点とする同期マス
タークロック信号を使用し、相補水平転送クロック信号
波形(TRANSPORT−1とTRANSPORT−
2)を含む転送信号を生成し、これらは、リセット信号
波形(RESET)と同様に生成され、水平出力レジス
タ10から電荷を転送するタイミングに使われる。
【0012】PLA30は、二つの型の転送波形を生成
する。一つは、リセット信号と同一周波数の対称変移パ
ターンを持ち、出力回路2を通し、各画素8から電荷を
転送する波形であり、あと一つは、リセット信号の倍数
の周波数と、非対称変移パターンを持ち、これが、結果
的に、電荷転送加算に作用し、以下に示すように、出力
信号のペデスタル領域を広げる波形である。(対称性
は、ここで理解されるように、特定の、単一波形の負と
正への変移の規則性、または、それの無いことを指す。
例えば、図4に示される対称TRANSPORT−1波
形は、等しい間隔の変移を持ち、一方、図4に示される
非対称TRANSPORT−1は、不等間隔の変移を持
つ。) PLA30に対するオペレータ起動モード選択38(N
ORM/PIXELSUM)は、生成する転送クロック
パターンを決める。即ち、標準(NORM)解像度転送
に対する対称パターン、または、電荷加算(PIXEL
SUM)転送に対する非対称パターンである。CCD
撮像装置6の出力信号は、リセットクランプ40に加え
られ、出力信号のリセットペデスタル電位にクランプさ
れ、また画像サンプル/ホールド回路42に加えられ、
出力信号の画像ペデスタル電位がサンプルされる。(こ
れらクランプとサンプル/保持の動作は、図1に関連し
示されているように概略行なわれる)。サンプル/ホー
ルド回路42の出力は、アナログ/デジタル(A/D)
変換器44に加えられ、リセットペデスタルと画像ペデ
スタルがデジタル化される。これらデジタル化された値
は、デジタル信号処理(DSP)回路46に加えられ、
二つのペデスタル電位の差から、画像信号が得られる。
【0013】非対称転送クロックの効果が、電荷転送に
ついて、図5に例示されている。それでは、非対称相補
転送クロックがリセットクロックの2倍の速度で動作
し、画像加算がCCD撮像装置6において行なわれるこ
とが示されている。特に、転送クロック波形TRANS
PORT−1とTRNSPORT−2の波形変移の対称
性が、適度に変形され、出力信号Voutのリセット電
位ペデスタルと画像電位ペデスタルとの双方の継続時間
が広げられている。この効果が、対称画素加算と標準ク
ロッキングに比較し、図6に示されている。特に、標準
クロッキングに比べると、対称クロッキングで画素加算
を行うものに対しては、クランプとサンプルのクロック
が、出力信号のペデスタル変移にかかり、即ち、各クロ
ックの一つの変移は、リセット電位ペデスタルと画像電
位ペデスタルの間の、ビデオ信号の端が変移している点
Aで起きている。このことは、クランプされ、サンプル
される信号が、それぞれの参照電位に完全には拘束され
ていないことを意味し、従って、続く減算は画像に基づ
く電荷パケットを正確には反映しないことになる。この
問題に関する従来の方法は、クランプとサンプルのクロ
ック位置を時間的に調整することであった。対照的に、
非対称クロッキングで画素加算を行うものに対しては、
出力信号のペデスタル領域は、標準と加算モードの双方
において実質的に同一に保たれている。結局、各モード
における各クロックの双方の変移は、リセット電位ペデ
スタルと画像電位ペデスタルの双方の平らなペデスタル
領域の上で起きる。このことは、画素加算中にクランプ
とサンプルのクロックを再調整し、処理の誤りを防ぐ必
要性を無くする。
【0014】PLA30は、また、CLAMP,SAM
PLE、CONVERTクロックを生成し、リセットク
ランプ40、画像サンプル/ホールド回路42、A/D
コンバータ44に、それぞれ供給する。クランプとサン
プルのクロックパルスは、常にそれぞれのペデスタル領
域に置かれるので、これらクロックパルス位置は、水平
転送クロック(TRANSPORT−1とTRANSP
ORT−2)と機能的に独立である。従って、標準の画
像化と画素加算の水平転送クロックを変えても(例え
ば、それぞれ、対称クロックパターンと非対称クロック
パターンに)、クランプ、サンプル、コンバートクロッ
クの時間的調整は不要である。同様に、A/Dコンバー
タ44から結果的に得られるデジタル化されたデータ出
力は、転送クロックの変化にもかかわらず、(タイミン
グ生成器34から提供される)マスタークロックに関し
一定である。この様にして、DSP46に対するタイミ
ングは変えられないままである。
【0015】図7は、画像周波数を変えないために対称
と非対称の間に維持される周期的な関係を示している。
対称クロックについては、波形変移は等間隔であり、 T1=T2=T3=T4 また、対応する出力画像周波数は Fimage=1/(T1+T2+T3+T4)。
【0016】非対称クロックについては、波形変移は不
等間隔であり、 T1′=T4′、T2′=T3′、 ここでT2′min=T3′min=1/2〔1/Fi
mage max〕(image maxは製造業者が
指定した最大CCD転送クロック速度として定義され
る。)非対称の条件に対応する出力ビデオ周波数は Fimage=1/(T1′+T2′+T3′+T4′) 図7に見られる様に、非対称モードにおいて、T1′と
T4′が拡大され、そのぶんだけ、T2′とT3′が縮
小されると、非対称モードに対する画像周波数は、標準
の、対称モードに対するものと同一に保たれる。
【0017】本発明では、好ましい実施例が参照され説
明された。しかし、本発明の要旨から逸脱しない範囲で
の、この技術領域での通常の技能を有する人により加え
られる変形や修正も含まれるものである。例えば、これ
までの記述は、2X画素加算システムを対象としている
が、同一の方法は、複数の画素加算操作(3X、4X
等)に拡張できる。さらに、電荷転送撮像装置は、図1
に線形撮像装置として示されているが、本発明の成果は
領域形の撮像装置にも適用できる。
【0018】
【発明の効果】画素加算のための読み出し転送クロック
を非対称にすることにより、ペデスタル領域が広がり、
出力信号のペデスタル領域は、標準と加算モードの双方
において実質的に同一に保たれ、各モードにおけるクラ
ンプとサンプルの各クロックの双方の変移は、リセット
電位ペデスタルと画像電位ペデスタルの双方の平らなペ
デスタル領域の上で起き、画素加算中にクランプとサン
プルのクロックを再調整し、処理の誤りを防ぐ必要が無
くなる。また、転送クロックを標準の対称クロックモー
ドから、非対称の画素加算モードへ単に変えるだけで、
システム中の他のクロックを変える必要が無い。
【図面の簡単な説明】
【図1】 電荷転送装置の既知の出力回路を示す図であ
る。
【図2】 図1の出力回路の出力信号波形と、相関二重
サンプリング回路のサンプル出力波形と、これら回路の
駆動に使用されるクロック信号を示す波形図である。
【図3】 対称相補転送クロックと、これを使用した場
合の出力波形を示す波形図である。
【図4】 本発明に係る画像システムのブロック図であ
る。
【図5】 図4に示される画像システムで使用される非
対称相補転送クロックと、これを使用した場合の出力波
形とを示す波形図である。
【図6】 図4に示された画像システムの出力信号を示
す波形図である。
【図7】 標準モードと画素加算モードにおける対称及
び非対称のクロックによる転送クロック間の関連を示す
波形図である。
【符号の説明】
2 CCD出力回路、4 サンプリング回路、6 CC
D撮像装置、8 光電変換部、9 転送ゲート、10
水平出力レジスタ、12 浮動拡散出力、14ソースフ
ォロア回路、16 リセットトランジスタ、18 クラ
ンプ回路、20,22,42 サンプル/ホールド回
路、24 減算回路、26 クロック生成器、30 P
LA、34 タイミング生成器、38 モード入力、4
0 リセットクランプ、44 A/Dコンバータ、46
デジタル信号処理(DSP)回路。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 近接画素からの画像電荷に電荷加算を行
    い、前記画像電荷が、変移パターンの波形を持ち画像電
    荷の移送を引き起こす転送信号により装置から転送され
    る、電荷転送画像装置において、 光電変換部を持ち、画像電荷を生成する電荷転送撮像装
    置と、画像電荷を電圧に変換する浮動拡散点と、画像電
    荷を浮動拡散点に転送する出力レジスタと、出力回路を
    含み、この出力回路は、浮動拡散点を含み、出力信号を
    生成し、この出力信号は、所定の参照電位と画像電位の
    差の関数としての画像情報を含み、双方の電位がそれぞ
    れ比較的一定のペデスタル領域であることにより特徴付
    けられ、さらに、 クロック生成器を含み、このクロック生成器が、 浮動拡散の電位を所定の参照電位にリセットする所定周
    波数のリセット信号と、 出力レジスタに加えられ、リセットクロック周波数の倍
    数の周波数で画像電荷を浮動拡散点に移送し、出力回路
    において電荷加算を行わせる転送信号と、を生成し、 これらにおいて、転送信号波形の変移が、非対称パター
    ンで特徴付けられ、これが、電荷転送に作用し、出力信
    号のペデスタル領域を広げることを特徴とする画像装
    置。
  2. 【請求項2】 請求項1に記載の画像装置において、さ
    らに、相関サンプリング回路を含み、この相関サンプリ
    ング回路が、それぞれのペデスタル領域において、所定
    の参照電位にクランプするクランプ回路と、それぞれの
    ペデスタル領域において、画像電位をサンプルするサン
    プル/ホールド回路と、を含み、さらに、クロック生成
    器が、クランプクロック波形とサンプルクロック波形を
    生成して、クランプ回路とサンプル回路をそれぞれ駆動
    し、さらに、クランプ回路とサンプル回路のクロックパ
    ルスが、完全にそれぞれのペデスタル領域において発生
    することを特徴とする画像装置。
  3. 【請求項3】 請求項1に記載の画像装置において、ク
    ロック生成器により生成される転送信号が、相補転送ク
    ロックを含み、この相補転送クロックが、リセットクロ
    ック周波数の2倍の周波数を持ち、これにより、2個の
    近接画素の電荷加算が出力回路において行われることを
    特徴とする画像装置。
JP8013516A 1995-01-30 1996-01-30 画像加算に非対称なタイミングを使用した画像装置 Pending JPH08241981A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/380,486 US5625414A (en) 1995-01-30 1995-01-30 Imaging device using asymmetrical timing for pixel summing
US380486 1995-01-30

Publications (1)

Publication Number Publication Date
JPH08241981A true JPH08241981A (ja) 1996-09-17

Family

ID=23501351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8013516A Pending JPH08241981A (ja) 1995-01-30 1996-01-30 画像加算に非対称なタイミングを使用した画像装置

Country Status (3)

Country Link
US (1) US5625414A (ja)
EP (1) EP0724357A3 (ja)
JP (1) JPH08241981A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946033A (en) * 1996-05-28 1999-08-31 Gatan, Inc. Method and apparatus for multiple read-out speeds for a CTD
US5796361A (en) * 1996-09-25 1998-08-18 Exar Corporation CCD signal digitizing integrated circuit
TW364265B (en) * 1997-01-31 1999-07-11 Sanyo Electric Co Solid image sensor device
JP2000134546A (ja) * 1998-10-27 2000-05-12 Sanyo Electric Co Ltd 固体撮像素子の駆動方法
US7929035B2 (en) * 2007-03-08 2011-04-19 Imagerlabs, Inc. Ultra low noise CMOS imager
US8481072B2 (en) 2009-07-23 2013-07-09 U.S. Nutraceuticals, LLC Composition and method to alleviate joint pain

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509181A (en) * 1982-05-28 1985-04-02 Rca Corporation CCD charge substraction arrangement
JP2735223B2 (ja) * 1988-06-08 1998-04-02 日本放送協会 固体撮像装置
US5272535A (en) * 1991-06-13 1993-12-21 Loral Fairchild Corporation Image sensor with exposure control, selectable interlaced, pseudo interlaced or non-interlaced readout and video compression
CA2060556A1 (en) * 1992-02-03 1993-08-04 Savvas G. Chamberlain Dual mode on-chip high frequency output structure with pixel video differencing for ccd image sensors
JP3036250B2 (ja) * 1992-08-27 2000-04-24 ソニー株式会社 Ccd素子
KR0130042B1 (ko) * 1992-10-21 1998-04-11 쓰지 하루오 고체촬상장치와 그 구동방법

Also Published As

Publication number Publication date
EP0724357A3 (en) 1999-11-17
US5625414A (en) 1997-04-29
EP0724357A2 (en) 1996-07-31

Similar Documents

Publication Publication Date Title
US5998779A (en) Photoelectric conversion apparatus
JPS59200586A (ja) 映像信号発生装置
JP2000287130A (ja) 増幅型固体撮像装置
US6534757B2 (en) Image sensor noise reduction
JPH08241981A (ja) 画像加算に非対称なタイミングを使用した画像装置
JPS6086981A (ja) 固体撮像装置
JPH1023337A (ja) サンプル及びホールドクロック合成
JPH01114174A (ja) 固体撮像装置の出力回路
US6903847B2 (en) Image reading apparatus
US5528642A (en) Solid-state imaging device with fast clock speed for improved image quality
JP2891880B2 (ja) 固体撮像装置
JPH05103274A (ja) 電荷転送装置の出力回路
JP3792441B2 (ja) 信号処理装置
JP3968805B2 (ja) Ccdイメージセンサの出力信号処理回路
JP2976320B2 (ja) イメージセンサ
JP3432002B2 (ja) 撮像装置
JP2000078598A (ja) 固体撮像装置
JPH09200621A (ja) 固体撮像装置
JPH11187296A (ja) ビデオカメラ及びその制御方法
JPH04213976A (ja) 撮像装置
KR20000068949A (ko) 전자 절반 픽셀 오프셋 장치
JPH06292065A (ja) アナログ−ディジタル変換用クロック信号発生装置
JP2000324407A (ja) 撮像装置
JPS59194576A (ja) 電荷結合装置
JPH08336073A (ja) 固体撮像装置及びその駆動方法