JP3036250B2 - Ccd素子 - Google Patents
Ccd素子Info
- Publication number
- JP3036250B2 JP3036250B2 JP4228812A JP22881292A JP3036250B2 JP 3036250 B2 JP3036250 B2 JP 3036250B2 JP 4228812 A JP4228812 A JP 4228812A JP 22881292 A JP22881292 A JP 22881292A JP 3036250 B2 JP3036250 B2 JP 3036250B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- clock pulse
- section
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Description
CD素子に関する。
サでは、間欠モードという使用方法がある。この間欠モ
ードは、リセットパルスφRSを通常モードの使用方法に
比べて2個に1個間引くことによって、電荷電圧変換領
域であるフローティング・ディフージョン領域で2画素
分の信号電荷を混合して読み出すというものである。
ドの使用方法を示す。図6は一次元CCDセンサの終段
部分及びその出力部の構成を示す。同図において、1は
水平転送レジスタである。水平転送レジスタ1は、第1
導電形例えばP形の半導体基板2に形成した第2導電形
即ちN形のウエル領域3の主面上に絶縁膜を介して転送
電極即ち、ストレージ電極4S及びトランスファ電極4
Tを有してなる転送部5が複数配列され、2相のクロッ
クパルスφH1及びφH2(図7B,C参照)により信号電
荷を水平方向に転送するように形成される。なお、図示
の例では最終段の転送部5Lに他と独立に印加端子が設
けられ、これにクロックパルスφH2と同相のクロックパ
ルスφHL(図7A参照)が印加され、それ以外の転送部
5にクロックパルスφH1及びφH2が印加されるように構
成される。
(DC電圧)V0Gが印加される出力ゲート部6を介して
電荷電圧変換領域であるフローティング・ディフージョ
ン領域7に接続される。水平転送レジスタ1よりの信号
電荷は、フローティング・ディフージョン領域に転送さ
れ、電荷−電圧変換され出力アンプ8を通じて出力をさ
れるようになされる。出力部9においては、フローティ
ング・ディフージョン領域7に転送された信号電荷を所
定電圧VRDが与えられたリセットドレイン領域10に掃
出すために、両領域7及び10間にリセットパルスφRS
(図7D参照)が印加されるリセットゲート部11が形
成される。
ように、リセットパルスφRSがクロックパルスφHLの1
周期毎にその高レベルに同期して印加され、1画素毎
(X画素、X+1画素、X+2画素‥‥)の信号電荷に
応じたCCD出力(図7E参照)が順次読み出される。
に、リセットパルスφRSが通常モードに比べて1個置き
に間引かれた状態で印加され、フローティング・ディフ
ージョン領域7において2画素分(例えばX画素とX+
1画素)の信号電荷が混合され、図7Gに示すCCD出
力が読み出される。
と通常モードのクロックパルスφHL,φH1,φH2のスピ
ードが変わらなければ何ら問題はないが、セット仕様上
の要求には解像度の低い方(いわゆる間欠モード)では
読み取りスピードを上げたいという要求がある。このた
めにはクロックパルスφHL,φH1,φH2及びリセットパ
ルスφRSの周波数を上げねばならない。具体的に2倍の
スピードで駆動するとなると(いわゆる1枚の紙の情報
の読み取りスピードが2倍になる)、間欠モードでの信
号期間、即ち2画素分(例えばX画素とX+1画素)の
信号電荷が混合された信号期間T1は通常モードの1/
2になってしまう。そうすると回路系の負担が大きくな
り、信号部分をサンプルホールできなくなる可能性が生
ずる。
よる読み出し時において、その信号期間をのばすことが
できるCCD素子を提供するものである。
パルスが印加されるCCD構造の電荷転送レジスタの終
段に出力ゲート部を介して電荷電圧変換領域が接続さ
れ、この電荷電圧変換領域とリセットドレイン領域間に
リセットゲート部が設けられてなるCCD素子におい
て、間欠モードによる読み出し時、出力ゲート部にクロ
ックパルスを印加し、出力ゲート部の電位を低レベルと
して1の信号電荷を電荷転送レジスタの終段の転送部に
蓄積し、転送クロックパルスで他の信号電荷を終段の転
送部に転送し、終段の転送部で信号電荷を混合するよう
に成す。
の転送部で混合した信号電荷を電荷電圧変換領域に転送
し、出力するようになす。
ジスタの終段に出力ゲート部を介して電荷電圧変換領域
が接続され、電荷電圧変換領域とリセットドレイン領域
間にリセットゲート部が設けられてなるCCD素子にお
いて、電荷転送レジスタの前段の転送部と後段の転送部
に夫々独立に転送クロックパルスを印加するようにな
し、間欠モードによる読み出し時、後段の転送部に前段
の転送部に与える転送クロックパルスのn倍(nは整
数)の周期の転送クロックパルスを印加して後段の転送
部で信号電荷を混合するように成す。
ート部には固定電圧を印加する。
出し時、出力ゲート部にクロックパルスを印加し、出力
ゲート部の電位が低レベルの状態で電荷転送レジスタの
終段において1の信号電荷と他の信号電荷の混合を行う
ので、出力部から得られる出力信号の信号期間が従来の
電荷電圧変換領域で混合する場合の信号期間に比べて長
くなる。
前段の転送部と後段の転送部に夫々独立に転送クロック
パルスを印加するようになし、間欠モードによる読み出
し時、後段の転送部に前段の転送部に与える転送クロッ
クパルスのn倍(nは整数)の周期の転送クロックパル
スを印加して後段の転送部で信号電荷の混合を行うの
で、出力部から得られる出力信号の信号期間が従来の電
荷電圧変換領域で混合する場合の信号期間に比して長く
なる。
子の実施例を説明する。
D一次元センサに適用した場合の水平転送レジスタの終
段部分及びその出力部の構成図で、前述の図6と対応す
る部分には同一符号を付して示す。本例においても、図
6と同様に半導体基板2に形成されたウエル領域3の主
面に絶縁膜を介してストレージ電極4S及びトランスフ
ァ電極4Tを有する転送部が複数配列され、2相のクロ
ックパルスφH1及びφH2(図2A,B参照)にて信号電
荷を水平方向に順次転送するCCD構造の水平転送レジ
スタ1と、水平転送レジスタ1の終段の転送部5Lに接
続された出力ゲート部6及び電荷電圧変換領域であるフ
ローティング・ディフージョン領域7と、フローティン
グ・ディフージョン領域7に接続された出力アンプ8
と、リセットドレイン領域10と、フローティング・デ
ィフージョン領域7に転送された信号電荷をリセットド
レイン領域10に掃出すためのリセットゲート部11と
を有してなる。なお、最終段の転送部5Lには他の転送
部5と独立に印加端子が設けられ、これにクロックパル
スφH2と同相のクロックパルスφHL(図2A参照)が印
加され、その他の転送部5にクロックパルスφH1,φH2
が印加される。リセットドレイン領域10には所定電圧
VRDが、リセットゲート部11にはリセットパルスφRG
が夫々印加される。
う場合は、前述の従来例と同様に行われる。即ち出力ゲ
ート部6に固定電圧VOGを印加し、リセットパルスφRS
をクロックパルスφHLの1周期毎にその高レベルに同期
して印加し(図7D参照)、1画素毎(X画素、X+1
画素、X+2画素‥‥)の信号電荷に応じた信号を順次
出力するようになされる(図7E参照)。
み出す場合の間欠モードによる読み出し時には、リセッ
トゲート部11に与えるリセットパルスφRGを通常モー
ドに比べて1個置きに間引くと共に、位相をずらして、
即ち例えばクロックパルスφ HLの低レベルに同期するよ
うに印加し、また、出力ゲート部6に通常モード時の固
定電圧VOGに代えて例えば間引かれたリセットパルスφ
RSに同期するクロックパルスφOGを印加するようにな
し、電荷転送レジスタの最終段の転送部5Lにおいて2
画素分(例えばX画素とX+1画素、X+2画素とX+
3画素‥‥)の信号電荷(eX とeX+1),(eX+2 とe
X+3)‥‥を混合する。そして、この混合された信号電荷
をフローティング・ブィフージョン領域7に転送し、之
より出力アンプ8を通して出力するようになす。次に、
図2の印加パルス波形と図3のポテンシャル図を用いて
上記実施例の間欠モードにおける信号電荷の転送を説明
する。
1の転送部5に2相クロックパルスφH1,φH2及び最終
段の転送部5LにクロックパルスφHLが、出力ゲート部
6に出力ゲートパルス即ち、クロックパルスφOGが、リ
セットゲート部11にリセットパルスφRSが、夫々印加
される。
Aに示す状態となり、クロックパルスφH1が印加された
転送部5からクロックパルスφHLが印加された最終段の
転送部5LにX画素目の信号電荷eX が転送される。こ
のときのCCD出力としては前画素(X−2,X−1)
の混合され信号電荷(eX-2 +eX-1)に対応する信号が
出力されている。
が低レベルになる前に出力ゲート部6のクロックパルス
φOGを低レベルにし、図3Bに示すポテンシャル状態と
なす。
クロックパルスφHLが低レベルとなる。出力ゲート部6
のクロックパルスφOGは既に低レベル(いわゆるグラン
ド電位)になっているため、図3Cのポテンシャル状態
となって信号電荷eX は最終段の転送部5Lのストレー
ジ電極4S下にとどまり、フローティング・ディフージ
ョン領域7へは転送されない。一方、クロックパルスφ
H1は高レベルとなるため、最終段の転送部5Lの1つ手
前の転送部のストレージ電極4S下に次のX+1画素目
の信号電荷eX+1 が転送される。
ンされ、図3Dのポテンシャル状態となって、前画素X
−2,X−1の混合された信号電荷(eX-2,eX-1)がリ
セットドレイン領域7に掃出される。
の時点t5 でリセットパルスφRSがオフされ、図2Eの
ポテンシャル状態となる。この時点でも、出力ゲート部
6のクロックパルスφOGが低レベルであるので、X画素
目の信号電荷eX は最終段転送部5Lのストレージ電極
4S下にとどまっている。
高レベルで、クロックパルスφH1が低レベルとなり、し
かも、クロックパルスφOGは未だ低レベルであるため、
図3Fに示すポテンシャル状態となり、X+1画素目の
信号電荷eX+1 が最終段の転送部5Lのストレージ電極
4S下に転送され、この最終段の転送部5LにおいてX
画素と(X+1)画素目の両信号電荷eX 及びeX+1 が
混合される。
ング・ディフージョン領域7へ混合された信号電荷を転
送する前の時点t7 では、クロックパルスφOGが高レベ
ルにされる。このときのポテンシャル状態は図3Gの如
くなる。
レベルとなり、図3Hのポテンシャル状態となり、出力
ゲート部6を通して混合された信号電荷(eX +eX+1)
がフローティング・ディフージョン領域7に転送され、
出力アンプ8を通して信号が出力される。
出し時、2画素分の信号電荷(eX)及び(eX+1 )を
水平転送レジスタ1の最終段の転送部5Lで混合し、混
合された状態でフローティング・ディフージョン領域7
へ転送し、出力アンプ8を通して出力することにより、
従来のフローティング・ディフージョン領域7で混合し
た場合に比して信号期間T2 をのばすことができる(T
2 >T1 )。従って、従来に比して回路系の負担を軽減
することができ、間欠モードでの読み取りスピードを上
げることができる。
場合に適用したが、その他、3画素以上の信号電荷を混
合する場合にも適用可能である。
る時点を時点t4 と時点t5 との間で行ったが、時点t
7 との時点t8 のクロックパルスφHLが低レベルになる
前までにリセットパルスφRSをオフしてもなんら問題は
ない。即ち信号期間T2 は短くならない。
プロファイルとしているが、これに限らない。要は図3
に示すようなポテンシャルプロファイルが実現できさえ
すればよく、例えばゲートに印加する電圧をφOG,
φHL,φH1,φH2等で変化させるようにしても実現可能
である。
る。本例は水平転送レジスタ1の最終段の転送部5Lに
限らず、いわゆる後段の転送部5で信号電荷の混合を行
うようにした場合である。
は、特に2相のクロックパルスで駆動する水平転送レジ
スタに対して、その最終段を含む後段の転送部、本例で
は転送部51 と52 へのクロックパルスの印加端子と、
それ以前の転送部53 ,54,55 ,56 ‥‥へのクロ
ックパルスの印加端子とを別にして設ける。その他の構
成は図1と同様であるので同一符号を付して詳細説明は
省略する。
全転送部(51 〜56 ‥‥)に2相のクロックパルスφ
H1及びφH2を与えて前述と同様の通常モード読み出しを
行う。
時、例えば2画素分の信号を混合して読み出すときに
は、水平転送レジスタ1の後段の転送部51 及び52 に
それ以前の前段の転送部53 ,54 ,55 ,56 ‥‥に
印加されるクロックパルスφH1,φH2(周期TC1)の2
倍の周期TC2(>TC1)のクロックパルスφH3,φ
H4(図5C,D参照)を印加する。出力ゲート部6には
固定電圧VOG(図5E参照)を印加する。
で示すように、時点t1 ではクロックパルスφH1が低レ
ベルで、クロックパルスφH3が高レベルとなり、転送部
53のX画素目の信号電荷eX が転送部52 のストレー
ジ電極4Sに転送される。
が低レベルでクロックパルスφH3が高レベルのままであ
るので、転送部53 のX+1画素目の信号電荷e
X+1 が、転送部52 のストレージ電極4S下に転送さ
れ、この転送部52 においてX画素とX+1画素の両信
号電荷eX 及びeX+1 が混合される。
H4が高レベルになり、混合された信号電荷(eX +e
X+1)が最終段の転送部51 に転送され、さらに時点t4
でフローティング・ディフージョン領域7に転送されて
出力アンプ8より出力される。
後段の転送部52 で2画素分の信号電荷を混合し、混合
した状態でフローティング・ディフージョン領域7へ転
送するので、前述の従来の場合に比して信号期間T3 を
のばすことができる(T3 >T1 )。
転送部52 ,51 を設けるようにしたがクロックパルス
φH4の転送部51 を省略することもできる。このときに
は、クロックパルスφH3の転送部が最終段となり、従っ
て、最終段で信号電荷の混合が行われることになる。
画素分の信号電荷を混合するようにしたが、クロックパ
ルスφH3,φH4をクロックパルスφH1,φH2のn倍(n
は整数)の周期のクロックパルスとすることにより、3
画素分以上の信号電荷を混合する場合にも適用できる。
出し時、電荷転送レジスタの転送部において信号電荷の
混合を行うことにより、出力信号の信号期間を従来に比
してのばすことができる。従って、回路系の負担を軽減
して、間欠モードでの読み出しスピードを上げることが
可能になる。
る。
加パルス波形及びCCD出力波形を示す波形図である。
ャル図である。
る。
加パルス波形及びCCD出力波形を示す波形図である。
パルス波形とCCD出力波形を示す波形図である。
Claims (4)
- 【請求項1】 転送クロックパルスが印加されるCCD
構造の電荷転送レジスタの終段に出力ゲート部を介して
電荷電圧変換領域が接続され、該電荷電圧変換領域とリ
セットドレイン領域間にリセットゲート部が設けられて
なるCCD素子において、間欠モードによる読み出し
時、上記出力ゲートにクロックパルスを印加し、出力ゲ
ート部の電位を低レベルとして1の信号電荷を上記電荷
転送レジスタの終段の転送部に蓄積し、上記転送クロッ
クパルスで他の信号電荷を上記終段の転送部に転送し、
上記終段の転送部で信号電荷を混合することを特徴とす
るCCD素子。 - 【請求項2】 電荷転送レジスタの終段の転送部で混合
した信号電荷を電荷電圧変換領域に転送して出力するこ
とを特徴とする請求項1記載のCCD素子。 - 【請求項3】 CCD構造の電荷転送レジスタの終段に
出力ゲート部を介して電荷電圧変換領域が接続され、電
荷電圧変換領域とリセットドレイン領域間にリセットゲ
ート部が設けられてなるCCD素子において、上記電荷
転送レジスタの前段の転送部と後段の転送部に夫々独立
に転送クロックパルスを印加するようになし、間欠モー
ドによる読み出し時、上記後段の転送部に上記前段の転
送部に与える転送クロックパルスのn倍(nは整数)の
周期の転送クロックパルスを印加して上記後段の転送部
で信号電荷を混合することを特徴とするCCD素子。 - 【請求項4】 間欠モードによる読み出し時、出力ゲー
ト部には固定電圧が印加されることを特徴とする請求項
3記載のCCD素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4228812A JP3036250B2 (ja) | 1992-08-27 | 1992-08-27 | Ccd素子 |
EP93306474A EP0588493B1 (en) | 1992-08-27 | 1993-08-17 | Charge-coupled devices |
DE69329638T DE69329638T2 (de) | 1992-08-27 | 1993-08-17 | Ladungsgekoppelte Vorrichtungen |
KR1019930016387A KR100265449B1 (ko) | 1992-08-27 | 1993-08-24 | 전하 결합 장치 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4228812A JP3036250B2 (ja) | 1992-08-27 | 1992-08-27 | Ccd素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0678101A JPH0678101A (ja) | 1994-03-18 |
JP3036250B2 true JP3036250B2 (ja) | 2000-04-24 |
Family
ID=16882251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4228812A Expired - Fee Related JP3036250B2 (ja) | 1992-08-27 | 1992-08-27 | Ccd素子 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0588493B1 (ja) |
JP (1) | JP3036250B2 (ja) |
KR (1) | KR100265449B1 (ja) |
DE (1) | DE69329638T2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625414A (en) * | 1995-01-30 | 1997-04-29 | Eastman Kodak Company | Imaging device using asymmetrical timing for pixel summing |
JP3940530B2 (ja) * | 1999-08-12 | 2007-07-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
JP2008244738A (ja) | 2007-03-27 | 2008-10-09 | Fujifilm Corp | 撮像装置および撮像素子の駆動制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57148478A (en) * | 1981-03-09 | 1982-09-13 | Canon Inc | Solid image pickup device |
JPH04256364A (ja) * | 1991-02-08 | 1992-09-11 | Sharp Corp | 固体撮像装置の信号読み出し方法 |
EP0522552B1 (en) * | 1991-07-12 | 1998-01-07 | Sony Corporation | Charge transfer device |
-
1992
- 1992-08-27 JP JP4228812A patent/JP3036250B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-17 DE DE69329638T patent/DE69329638T2/de not_active Expired - Lifetime
- 1993-08-17 EP EP93306474A patent/EP0588493B1/en not_active Expired - Lifetime
- 1993-08-24 KR KR1019930016387A patent/KR100265449B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69329638T2 (de) | 2001-05-03 |
JPH0678101A (ja) | 1994-03-18 |
KR100265449B1 (ko) | 2000-10-02 |
KR940004861A (ko) | 1994-03-16 |
EP0588493A2 (en) | 1994-03-23 |
DE69329638D1 (de) | 2000-12-14 |
EP0588493B1 (en) | 2000-11-08 |
EP0588493A3 (en) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766455B1 (en) | Method of driving a charge transfer device | |
JP3102557B2 (ja) | 固体撮像素子およびその駆動方法 | |
US5796432A (en) | Method of and apparatus for solid state imaging device | |
JP3036250B2 (ja) | Ccd素子 | |
US20080174686A1 (en) | Solid-state imaging device | |
US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
JP2504845B2 (ja) | 固体撮像装置 | |
JPH0654259A (ja) | Fit型固体撮像装置 | |
JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
JP3509184B2 (ja) | 固体撮像装置の駆動方法 | |
JP3208791B2 (ja) | Ccd撮像素子及びその駆動方法 | |
JP3158324B2 (ja) | 固体撮像素子の駆動方法 | |
US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
JP2703944B2 (ja) | 固体撮像素子の駆動方法 | |
JPS6046594B2 (ja) | 電荷転送撮像素子の駆動方法 | |
JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
JPH08125158A (ja) | 固体撮像素子 | |
JP2000150865A (ja) | 電荷転送装置及びその駆動方法 | |
JP2578989B2 (ja) | 固体撮像装置の駆動方法 | |
JP2004229058A (ja) | 固体撮像装置の駆動方法 | |
JPH10215414A (ja) | 固体撮像装置、および固体撮像素子の駆動方法 | |
JPH0520892A (ja) | Ccd素子 | |
US20040206885A1 (en) | Signal charge transfer line | |
JP2000050170A (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |