KR100265449B1 - 전하 결합 장치 소자 - Google Patents

전하 결합 장치 소자 Download PDF

Info

Publication number
KR100265449B1
KR100265449B1 KR1019930016387A KR930016387A KR100265449B1 KR 100265449 B1 KR100265449 B1 KR 100265449B1 KR 1019930016387 A KR1019930016387 A KR 1019930016387A KR 930016387 A KR930016387 A KR 930016387A KR 100265449 B1 KR100265449 B1 KR 100265449B1
Authority
KR
South Korea
Prior art keywords
transfer
clock pulse
floating diffusion
diffusion region
ccd
Prior art date
Application number
KR1019930016387A
Other languages
English (en)
Other versions
KR940004861A (ko
Inventor
마사히데 히라마
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR940004861A publication Critical patent/KR940004861A/ko
Application granted granted Critical
Publication of KR100265449B1 publication Critical patent/KR100265449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

[목적]
1차원 CCD 감지기 등의 CCD 소자에서 간헐 모드 판독시의 신호 기간을 연장한다.
[구성]
전송 클럭 펄스가 인가되는 CCD 구조의 수평 전송 레지스터의 종단에 출력 게이트부를 거쳐서 플로우팅 확산 영역이 접속되고 플로우팅 확산 영역과 리세트 드레인 영역간에 리세트 게이트부가 설치되는 CCD 소자에서 간헐 모드의 판독시, 출력 게이트부에 클럭 펄스(øOG)를 인가하고 출력 게이트부의 전위를 저 레벨로 하고 1 화소째의 신호 전하를 종단의 전송부에 축적하고, 전송 클럭 펄스 øH1, øH2, øHL에서 2화소째의 신호를 혼합한다.

Description

전하 결합 장치 소자
제1도는 본 발명의 CCD 소자의 한 예를 도시하는 구성도.
제2(a)도 내지 제2(f)도는 제1도의 CCD 소자에 관계하는 간헐 모드에서의 인가 펄스 파형 및 CCD 출력 파형을 도시하는 파형도.
제3(a)도 내지 제3(h)도는 제1도의 CCD 소자의 동작 설명에 제공하는 포텐셜 도면.
제4도는 본 발명의 CCD 소자의 다른 예를 도시하는 구성도.
제5(a)도 내지 제5(g)도는 제4도의 CCD 소자에 관계하는 간헐 모드에서의 인가 펄스 파형 및 CCD 출력 파형을 도시하는 파형도.
제6도는 종래예의 CCD 소자의 구성도.
제7(a)도 내지 제7(g)도는 통상 모드 및 종래의 간헐 모드에서의 인가 펄스 파형과 CCD 출력 파형을 도시하는 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평 전송 레지스터 2 : P형 반도체 기판
3 : N형 웰 영역 4S : 저장 전극
4T : 트랜스퍼 전극 5 : 전송부
5L : 최종단의 전송부 6 : 출력 게이트부
7 : 플로우팅 확산 영역 8 : 출력 앰프
9 : 출력부 10 : 리세트 드레인 영역
11 : 리세트 게이트부 øH1, øH2: 2상 클록 펄스
øHL: 클록 펄스 øOG: 출력 게이트부의 클럭 펄스
VOG: 클럭 게이트부의 고정 전압 øRS: 리세트 펄스
VRD: 리세트 드레인 영역의 전압
[산업상의 이용분야]
본 발명은 CCD 촬상 소자 등의 CCD 소자에 관한 것이다.
[종래의 기술]
CCD 촬상 소자, 특히 1차원 CCD 센서에선 간헐 모드라는 사용방법이 있다. 이 간헐 모드는 리세트 펄스 øRS를 통상 모드의 사용방법에 비해서 1개씩 건너뜀으로서 플로우팅 확산 영역에서 2회소분의 전하를 혼합해서 판독하는 것이다.
제6도 및 제7도에 통상 모드와 종래의 간헐 모드의 사용 방법을 도시한다.
제6도는 1차원 CCD 센서의 종단부분 및 그 출력부의 구성을 도시한다. 동 도면에서 (1)은 수평 전송 레지스터이다. 수평 전송 레지스터(1)는 제1도전형 예컨대 P형 반도체 기판(2)에 형성한 제2도전형 즉 N형 웰 영역(3)의 주면상에 절연막을 거쳐서 전송전극 즉, 저장 전극(4S) 및 트랜스퍼 전극(4T)을 갖는 전송부(5)가 여러개 배열되고, 2상의 클럭펄스(øH1) 및 (øH2)(제7(b),(c)도 참조)에 의해 신호 전하를 수평 방향으로 전송하도록 형성한다. 또한, 도시한 예에서 최종단의 전송부(5L)에 별개의 인가 단자가 설치되며 이것에 클럭 펄스(øH2)와 위상이 같은 클럭 펄스(øH1)(제7(a)도 참조)가 인가되고 그 이외의 전송부(5)에 클럭 펄스(øH1) 및 (øH2)가 인가되게 구성된다.
최종단의 전송부(5L)는 고정된 게이트 전압(DC 전압) (VOG)가 인가되는 출력 게이트부(6)를 거쳐서 플로우팅 확산 영역(7)에 접속된다. 수평 전송 레지스터(1)에서의 신호 전하는 플로우팅 확산 영역에 전송되며 전하-전압 변환된후 출력앰프(8)를 통해서 출력되게 이뤄진다. 출력부(9)에선 플로우팅 확산 영역(7)에 전송된 신호 전하를 소정 전압(VRD)이 부여된 리세트 드레인 영역(10)으로 쏟아내기 위해서 두 영역(7)과 (10)사이에 리세트 펄스(øRS)(제7(d)도 참조)가 인가되는 리세트 게이트부(11)가 형성된다.
그리고, 통상 모드에서 제7(d)도 및 제7(c)도에 도시하듯이 리세트 펄스(øRS)가 클럭 펄스(øHL)의 1주기마다 클럭의 고 레벨에 동기해서 인가되며 1화소 마다 (X 화소, X+1 화소, X+2 화소…)의 신호전하에 따른 CCD 출력 (제7(e)도 참조)이 차례로 판독된다.
한편, 간헐 모드에선 제7(f)도에 도시하듯이 리세트 펄스 (øRS)가 통상 모드에 비해서 1개씩 건너뛴 상태에서 인가되며 플로우팅 확산 영역(7)에서 2개 화소분 (예컨대 X 화소와 X+1 화소)의 신호 전하가 혼합되어 제7(g)도에 도시하는 CCD 출력이 판독된다.
[발명이 해결하려는 과제]
그런데 간헐 모드와 통상 모드의 클럭 펄스(øHL), (øH1), (øH2)의 속도가 바뀌지 않으면 아무 문제가 없으나 세트 사양상의 요구에는 해상도가 낮은쪽(소위 간헐 모드)에선 판독 속도를 높히려는 요구가 있다. 이러기 위해선 클럭 펄스(øHL), (øH1), (øH2) 및 리세트 펄스 (øRS)의 주파수를 높여야 한다. 구체적으로 2배의 속도로 구동하게 되면(소위 1매 종이의 정보의 판독 속도가 2배로 된다), 간헐 모드에서의 신호기간, 즉 2화소분(예컨대 X 화소의 X+1 화소)의 신호 전하가 혼합된 신호기간(T1)은 통상 모드의 1/2로 된다.
그러면, 회로계의 부담이 커지고 신호부분을 샘플 홀드할 수 없게 될 가능성이 발생한다.
본 발명은 상술한 점을 감안하여 간헐 모드에 의한 판독시 그 신호 기간을 연장할 수 있는 CCD 소자를 제공하는 것이다.
[과제를 해결하기 위한 수단]
본 발명은 전송 클럭 펄스가 인가되는 CCD 구조의 전하 전송 레지스터(1)의 종단에 출력 게이트부(6)를 거쳐서 플로우팅 확산 영역(7)이 접속되고 이 플로우팅 확산 영역(7)과 리세트 드레인 영역(10) 간에 리세트 게이트부(11)가 설치되는 CCD 소자에서 간헐 모드에 의한 판독시, 출력 게이트부(6)에 클럭 펄스(øOG)를 인가하여 출력 게이트부(6)의 전위를 낮은 레벨로 한 뒤 (1)의 신호 전하 ex를 전하 전송 레지스터(1)의 종단의 전송부(5L)에 축적하고 전송 클럭 펄스(øHL), (øH1), (øH2)로 다른 신호전하(ex+1)를 종단의 전송부(5L)에 전송하고 종단의 전송부(5L)에서 신호 전하(ex)와 (ex+1)을 혼합하도록 구성한다.
또, 이같이 전하 전송 레지스터(1)의 종단의 전송부(5L)에서 혼합한 신호전하(ex +ex+1)을 플로우팅 확산영역(7)에 전송하고 출력하게 한다. 또 본 발명은 CCD 구조의 전하 전송 레지스터(10 종단의 출력 게이트부(6)를 거쳐서 플로우팅 확산영역(7)을 접속하고, 플로우팅 확산영역(7)과 리세트 드레인 영역(10) 사이에 리세트 게이트부(11)를 설치한 CCD 소자에 있어서, 전하 전송 레지스터(1)의 전단의 전송부(53), (54), (55), (56)…과 후단의 전송부(51), (52)에 각각 독립적으로 전송 클럭 펄스를 인가토록 이루고 간헐 모드에 의한 판독시, 후단의 전송부 (51), (52)에는 전단의 전송부 (53), (54), (55), (56)…에 부여하는 전송 클럭 펄스(øH1), (øH2)의 n배(n는 정수)의 주기를 갖는 전송 클럭 펄스(øH4), (øH3)을 인가해서 후단의 전송부(52)에서 신호 전하(ex)와(ex+1)을 혼합하도록 한다.
이 간헐 모드에 의한 판독시, 출력 게이트부(6)에는 고정전압(VOG)을 인가한다.
[작용]
제1의 발명에선 간헐 모드에 의한 판독시, 출력 게이트부(6)에 클럭 펄스(øOG)를 인가하고 출력 게이트부(6)의 전위가 저 레벨 상태에서 전하 전송 레지스터(1)의 종단(5L)에서 (1)의 신호 전하(ex)와 다른 신호 전하(ex+1)를 혼합하므로 출력부(9)로부터 얻어지는 출력 신호의 신호 기간(T2)이 종래의 플로우팅 확산 영역(7)에서 혼합하는 경우의 신호기간(T1)에 비해서 길어진다(T2＞T1).
또, 제2의 발명은 전하 전송 레지스터(1)의 전단의 전송부 (53), (54), (55), (56)…와 후단의 전송부 (51), (52)에 각각 독립적으로 전송 클럭 펄스를 인가하게 이루고, 간헐 모드에 의한 판독시, 후단의 전송부 (51), (52)에 전단의 전송부 (53), (54), (55), (56)…에 부여하는 전송 클럭 펄스(øH1), (øH2)의 n배(n는 정수)의 주기를 갖는 전송 클럭 펄스(øH4), (øH3)을 인가하고 후단의 전송부 (52)에서 신호 전하(ex)와(ex+1)의 혼합을 행하므로 출력부(9)로부터 얻어지는 출력 신호의 신호 기간(T3)이 종래의 플로우팅 확산영역(7)에서 혼합하는 경우의 신호 기간(T1)에 비해서 길어진다.
[실시예]
이하, 도면을 참조해서 본 발명에 의한 CCD 소자의 실시예를 설명한다.
제1도는 본 발명에 관계하는 CCD 소자, 즉, CCD 1차원 센서에 적용한 경우의 수평 전송 레지스터의 종단부분 및 그 출력부의 구성도이며, 상술한 제6도와 대응하는 부분에는 동일 부호를 붙이고 나타낸다.
본 예에서도 제6도와 마찬가지로 반도체 기판(2)에 형성된 웰 영역(3)의 주면에 절연막을 거쳐서 저장 전극(4s) 및 전달 전극(4T)을 갖는 전송부가 여러개 배열되고 2상의 클럭 펄스(øH1) 및 (øH2)(제2(a)도, 제2(b)도 참조)로 신호 전하를 수평 방향으로 차례로 전송하는 CCD 구조의 수평 전송 레지스터(1)와 수평 전송 레지스터(1)의 종단의 전송부(5L)에 접속된 출력 게이트부(6) 및 플로우팅 확산영역(7)과 리세트 드레인 영역(10)과 플로우팅 확산영역(7)과 플로우팅 확산영역(7)에 접속된 출력 앰프(8)와 리세트 드레인 영역(10)과 플로우팅 확산영역(7)에 전송된 신호 전하를 리세트 드레인 영역(10)에 쏟아내기 위한 리세트 게이트부(11)를 가진다.
또한, 최종단의 전송부(5L)에는 다른 전송부(5)와 독립적으로 인가 단자가 설치되며 이것에 클럭 펄스(øH2)와 같은 위상의 클럭 펄스(øHL)(제2(a)도 참조)가 인가되고 기타의 전송부(5)에 클럭 펄스(øH1), (øH2)가 인가된다. 리세트 드레인 영역(10)에는 소정전압(VRD)가, 리세트 게이트부(11)에는 리세트 펄스(øRG)가 각각 인가된다.
본 예에서 통상 모드로 판독을 행할 경우는 상술의 종래예와 마찬가지로 행해진다. 즉, 출력 게이트부(6)에 고정전압(VOG)를 인가하고 리세트 펄스(øRS)를 클럭 펄스(øHL)의 1주기마다 클럭의 고레벨에 동기하여 인가하고 (제7(d)도 참조), 1화소마다 (X 화소, X+1 화소, X+2 화소…)의 신호 전하에 따른 신호를 차례로 출력하게 되어 있다(제7(e)도 참조).
다음에, 예컨대 2 화소분의 신호를 혼합하고 판독하는 경우의 간헐 모드에 의한 판독시에는 리세트 게이트부(11)에 부여하는 리세트 펄스(øRG)를 통상 모드에 비해서 1개씩 건너뛰는 동시에 우상을 어긋나게 해서, 즉, 예컨대 클럭 펄스(øHL)의 저 레벨에 동기하게 인가하고, 또, 출력 게이트부(6)에 통상 모드시의 고정전압(VOG)을 대신해서 예컨대 건너뛴 리세트 펄스(øRS)에 동기하는 클럭 펄스(øOG)를 인가토록 하고 전하 전송 레지스터의 최종단의 전송부(5L)에서 2 화소분(예컨대 X 화소와 X+1 화소, X+2 화소와 X+3 화소…)의 신호전하(ex와 ex+1), (ex+2와 ex+3)…을 혼합한다.
그리고, 이 혼합된 신호 전하를 플로우팅 확산 영역(7)에 전송하고 여기로부터 출력 앰프(8)를 통해서 출력하게 이룬다.
다음에 제2도의 인가 펄스 파형과 제3도의 포텐셜 도면을 써서 상기 실시예의 간헐 모드에서 신호 전하의 전송을 설명한다.
제2도에 도시하는 타이밍으로 수평 전송 레지스터(1)의 전송부(5)에는 2상 클럭 펄스(øHL)를 출력 게이트부(6)에는 출력 게이트 펄스 즉 클럭 펄스(øOG)를, 리세트 게이트부(11)에는 리세트 펄스(øRS)를 각각 인가한다.
시점(t1)에서 각부의 포텐셜을 제3(a)도에 도시하는 상태로 되며 클럭 펄스(øH1)가 인가된 전송부(5)로부터 클럭 펄스(øHL)가 인가된 최후단의 전송부(5L)에 X 화소째의 신호 전하(ex)가 전송된다. 이때에는 (c1) 출력으로 전화소(X-2,X-1)를 혼합한 신호 전하(ex-2와 ex-1)에 대응하는 신호가 출력되어 있다.
다음에 시점(t2)에선 클럭 펄스(øHL)가 저 레벨로 되기 전에 출력 게이트부(6)의 클럭 펄스(øOG)를 저 레벨로하고 제3(b)도에 도시하는 포텐셜 상태로 한다.
다음에 시점(t3)에선 최종단의 전송부(5L)의 클럭 펄스(øHL)가 저 레벨로 된다. 출력 게이트부(6)의 클럭 펄스(øOG)는 이미 저 레벨(소위 그라운드 전위)로 되어 있으므로 제3(c)도의 포텐셜 상태로 되어서 신호 전하(ex)은 최종단의 전송부(5L)의 저장 전극(4s)하에 머물며 플로우팅 확산영역(7)으로는 전송되지 않는다. 한편, 클럭 펄스(øH1)는 고 레벨로 되므로 최종단의 전송부(5L)의 하나 앞의 전송부의 저장 전극(4S)하에 다음 X+1 화소째의 신호 전하(ex+1)가 전송된다.
다음에 시점(t4)에서 리세트 펄스(øRS)가 온(on)되고 제3도의 포텐셜 상태로 되어서 전 화소(x-1),(x-2)의 혼합된 (ex-2와 ex-1)가 리세트 드레인 영역(10)에 쏟아내어진다.
다음에 클럭 펄스(øHL)가 저 레벨 상태의 시점(ts)에서 리세트 펄스(øRS)가 오프되고 제2(e)도의 포텐셜 상태로 된다. 이 시점에서도 출력 게이트부(6)의 클럭 펄스(øOG)가 저 레벨이므로 x 화소째의 신호 전하(ex)는 최종단 전송부(5L)의 저장 전극(4S)하에 머물고 있다.
다음에 시점(t6)에선 클럭 펄스(øHL)가 고 레벨이고 클럭 펄스(øH1)가 저 레벨로 되고 게다가 클럭 펄스(øOG)는 아직 저 레벨이므로 제3(f)도에 도시하는 포텐셜 상태로 되며(X+1) 화소째의 신호 전하(ex+1)가 최종단 전송부(5L)의 저장 전극(4S)하에 전송되고 이 최종단의 전송부(5L)에서 X 화소와 (x+1) 화소째의 양 신호 전하 (ex) 및 (ex+1)이 혼합된다.
다음에 최종단의 전송부(5L)부터 플로우팅 확산영역(7)로 혼합된 신호 전하를 전송하기 전의 시점(t7)에선 클럭 펄스(øOG)가 고 레벨로 된다. 이때의 포텐셜 상태는 제3(g)도와 같이 된다.
다음에 시점(t8)에서 클럭 펄스(øHL)가 저 레벨로되고 제3(h)도의 포텐셜 상태로 되고 출력 게이트부(6)를 통해서 혼합된 신호 전하(ex +ex+1)가 플로우팅 확산영역(7)에 전송되고 출력 앰프(8)를 통해서 신호가 출력된다.
상술의 실시예에 의하면 간헐 모드의 판독시, 2 화소분의 신호 전하(ex) 및 (ex+1)을 수평 전송 레지스터(1)의 최종단의 전송부(5L)에서 혼합하고 혼합된 상태에서 플로우팅 확산영역(7)로 전송하고 출력 앰프(8)을 통해서 출력하므로서 종래의 플로우팅 확산영역(7)에서 혼합한 경우에 비해서 신호 기간(T2)을 연장할 수 있다(T2＞ T1).
따라서, 종래에 비해서 회로계의 부담을 경감할 수 있으며 간헐 모드에서의 판독 속도를 높일 수 있다.
상기 예는 2 화소분의 신호 전하를 혼합하는 경우에 적용했는데 기타, 3화소 이상의 신호 전하를 혼합하는 경우에도 적용가능하다.
또한, 상기 예는 리세트 펄스(øRS)를 오프(OFF)하는 시점을 시점(t4)와 (t5)와 사이에서 행했는데 시점(t7)과의 시점(t8)의 클럭 펄스(øHL)가 저 레벨로 되기 전까지에 리세트 펄스(øRS)를 오프해도 아무 문제가 없다. 즉, 신호기간(T2)은 짧아지지 않는다.
또, 상기 예는 제1도에 도시하는 불순물 프로파일로 하고 있으나 이것에 한하지 않는다. 요는 제3도에 도시하는 포텐셜 프로파일이 실현되기만 하면 되며 예컨대 게이트에 인가하는 전압을 (øOG), (øHL), (øH1), (øH2)등으로 변화시키도록 해도 실현 가능하다.
제4도 및 제5도는 본 발명의 다른 실시예이다.
본 예는 수평 전송 레지스터(1)의 최후단의 전송부(5L)에 한하지 않으며 소위 후단의 전송부(5)에서 신호 전하의 혼합을 행하게한 경우이다.
제4도는 본예의 구성을 도시하는 것이다. 본예는 특히 2상의 클럭 펄스로 구동하는 수평 전송 레지스터에 대해서 그 최종단을 포함하는 후단의 전송부, 본예에선 전송부(51)과 (52)…에 클럭 펄스를 인가하는 인가 단자와 그 이전의 전송부(53), (54), (55), (56)…에 클럭 펄스를 인가하는 인가 단자를 따로이 해서 설치한다. 기타의 구성은 제1도와 마찬가지이므로 동일 부호를 병가하고 상세한 설명을 생략한다.
본 예에서 통상 모드의 사용시에는 전체 전송부(51∼56…)에 2상의 클럭 펄스(øH1) 및 (øH2)를 부여해서 상술과 같은 통상 모드 판독을 행한다.
그리고, 간헐 모드에서의 판독시, 예컨대 2화소분의 신호를 혼합하고 판독할 때는수평 전송 레지스터(1)의 후단의 전송부 (51), (52)에 그 이전의 전단의 전송부 (53), (54), (55), (56)…에 인가되는 클럭 펄스(øH1), (øH2)(주기 Tc1)의 2배의 주기(TC2) (＞TC1)의 클럭 펄스(øH3), (øH4)를 (제5(e)도, D참조)를 인가한다.
출력 게이트부(6)에는 고정 전압 VOG(제5(e)도 참조)를 인가한다.
이 구성에 의하면 제5도의 클럭 파형도로 도시하듯이 시점(t1)에선 클럭 펄스(øH1)가 저 레벨이고 클럭 펄스(øH3)이 고 레벨로 되며 전송부(53)의 x 화소째의 신호 전하(ex)가 전송부(52)의 저장 전극(4S)에 전송된다.
다음에 시점(t2)에선 클럭 펄스(øH1)가 저 레벨이고 클럭 펄스(øH3)가 고 레벨인 채이므로 전송부(53)의 x+1 화소째의 신호 전하(ex+1)가 전송부(52)의 저장 전극(4S)하에 전송되며 이 전송부(52)에서 x화소와 x+1 화소의 양 신호 전하(ex) 및 (ex+1)이 혼합된다.
그리고, 시점(t3)에서 (øH3)이 저 레벨로 (øH4)가 고 레벨로 되고 혼합된 신호 전하(ex+ ex+1)가 최종 단위 전송부(51)에 전송되고 또한 시점(t4)에서 플로우팅 확산영역(7)에 전송되어서 출력 앰프(8)에서 출력된다.
이 구성에 의하면 수평 전송 레지스터(1)의 후단의 전송부(52)에서 2 화소분의 신호 전하를 혼합하고 혼합한 상태에서 플로우팅 확산영역(7)로 전송하므로 상술의 종래의 경우에 비해서 신호기간(T3)을 연장할 수 있다(T3＞ T1).
또한, 상기 예에선 클럭 펄스(øH3), (øH4)의 전송부(52), (51)을 설치토록 했으나 클럭 펄스(øH4)의 전송부(51)를 생략할 수도 있다. 이때엔 클럭 펄스(øH3)의 전송부가 최종단으로 되며 따라서 최종단에서 신호 전하의 혼합이 행해지게 된다.
또, 제5도에선 간헐 모드의 판독으로 2 화소분의 신호 전하를 혼합하게 했는데 클럭 펄스(øH3), (øH4)를 클럭 펄스(øH1, øH2)의 n 배(n 는 정수) 주기를 갖는 클럭 펄스로 하므로서 3 화소분 이상의 신호 전하를 혼합하는 경우에도 적용된다.
[발명의 효과]
본 발명에 의하면 간헐 모드에 의한 판독시, 전하 전송 레지스터의 전송부에서 신호 전하의 혼합을 행하므로 출력 신호의 신호 기간을 종래에 비해서 연장할 수 있다. 따라서, 회로계의 부담을 경감하고 간헐 모드에서의 판독 속도를 높이는 것이 가능해진다.

Claims (4)

  1. 전송 클럭 펄스가 인가되는 CCD 구조의 전하 전송 레지스터의 종단에 출력 게이트부를 거쳐서 플로우팅 확산 영역이 접속되고, 상기 플로우팅 확산 영역과 리세트 드레인 영역 간에 리세트 게이트부가 설치되어 이루어지는 CCD 소자에 있어서, 간헐 모드에 의한 판독시, 상기 출력 게이트에 클럭 펄스를 인가하고, 출력게이트부의 전위를 저 레벨로하여 1개의 신호 전하를 상기 전하 전속 레지스터의 종단의 전송부에 축적하고, 상기 전송 클럭 펄스로 다른 신호 전하를 상기 종단의 전송부에 전송하고, 상기 종단의 전송부에서 신호 전하를 혼합하는 것을 특징으로 하는 CCD 소자.
  2. 제1항에 있어서, 상기 전하 전송 레지스터의 종단의 전송부에서 혼합한 신호 전하를 플로우팅 확산 영역에 전송해서 출력하는 것을 특징으로 하는 CCD 소자.
  3. CCD 구조의 전하 전송 레지스터의 종단에 출력 게이트부를 거쳐서 플로우팅 확산 영역이 접속되고, 상기 플로우팅 확산 영역과 리세트 드레인 영역 간에 리세트 게이트부가 설치되어 이루어지는 CCD 소자에 있어서, 상기 전하 전송 레지스터의 전단의 전송부와 후단의 전송부에 각각 독립적으로 전송 클럭 펄스를 인가하도록 하고, 간헐 모드에 의한 판독시 상기 후단의 전송부에 상기 전단의 전송부에 부여하는 전송 클럭 펄스의 n 배(n는 정수)의 주기의 전송 클럭 펄스를 인가하여 상기 후단의 전송부에서 신호 전하를 혼합하는 것을 특징으로 하는 CCD 소자.
  4. 제3항에 있어서, 간헐 모드에 의한 판독시, 출력 게이트부에는 고정 전압이 인가되는 것을 특징으로 하는 CCD 소자.
KR1019930016387A 1992-08-27 1993-08-24 전하 결합 장치 소자 KR100265449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-228812 1992-08-27
JP4228812A JP3036250B2 (ja) 1992-08-27 1992-08-27 Ｃｃｄ素子

Publications (2)

Publication Number Publication Date
KR940004861A KR940004861A (ko) 1994-03-16
KR100265449B1 true KR100265449B1 (ko) 2000-10-02

Family

ID=16882251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016387A KR100265449B1 (ko) 1992-08-27 1993-08-24 전하 결합 장치 소자

Country Status (4)

Country Link
EP (1) EP0588493B1 (ko)
JP (1) JP3036250B2 (ko)
KR (1) KR100265449B1 (ko)
DE (1) DE69329638T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625414A (en) * 1995-01-30 1997-04-29 Eastman Kodak Company Imaging device using asymmetrical timing for pixel summing
JP3940530B2 (ja) * 1999-08-12 2007-07-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP2008244738A (ja) 2007-03-27 2008-10-09 Fujifilm Corp 撮像装置および撮像素子の駆動制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148478A (en) * 1981-03-09 1982-09-13 Canon Inc Solid image pickup device
JPH04256364A (ja) * 1991-02-08 1992-09-11 Sharp Corp 固体撮像装置の信号読み出し方法
DE69228838T2 (de) * 1991-07-12 1999-10-21 Sony Corp., Tokio/Tokyo Verfahren zur Steuerung einer Ladungstransferschaltung

Also Published As

Publication number Publication date
DE69329638D1 (de) 2000-12-14
JPH0678101A (ja) 1994-03-18
EP0588493A2 (en) 1994-03-23
JP3036250B2 (ja) 2000-04-24
EP0588493B1 (en) 2000-11-08
KR940004861A (ko) 1994-03-16
DE69329638T2 (de) 2001-05-03
EP0588493A3 (en) 1995-01-04

Similar Documents

Publication Publication Date Title
KR100301886B1 (ko) 고체촬상장치및그구동방법
US4809073A (en) Solid state image pickup which has detecting elements and overflow drains and gates for the overflow drains as well as a number of first vertical shift registers and gates and a second plurality of vertical shift registers
US5539536A (en) Linear imaging sensor having improved charged transfer circuitry
US6576938B1 (en) Image sensing array with sweep means for sweeping charges in non selected registers in the array
EP0766455B1 (en) Method of driving a charge transfer device
US4575763A (en) CCD with number of clocking signal phases increasing in later charge transfer stages
KR100279388B1 (ko) 고체촬상소자 및 그의 구동방법
US5796432A (en) Method of and apparatus for solid state imaging device
KR100265449B1 (ko) 전하 결합 장치 소자
EP0876053B1 (en) Method for driving a solid state image sensor
US4603343A (en) Solid state image sensor applied with differing read-out gate voltages
EP0848546A1 (en) Solid-state imaging device and method for driving the same
US4853786A (en) CSD image sensor and method of decreasing smear by the user thereof
EP0418918B1 (en) CCD imager
JPS63226177A (ja) Ｃｓｄ型固体撮像素子
KR20080069119A (ko) 고체 촬상 장치
US5387934A (en) Image pickup apparatus
JPH03123278A (ja) 固体撮像装置
US6355949B1 (en) Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster
EP0520605A2 (en) A solid-state imaging device and a method for driving same
US4612579A (en) Time-division-multiplex clocking of multiple-charge-tunnel CCD structures, such as line-transfer CCD imagers
JP2000134540A (ja) 固体撮像装置及びその駆動方法
US5166799A (en) Solid-state imaging device with divided pixel signal generation
JPH03171771A (ja) 固体撮像装置及びその駆動方法
JP2703944B2 (ja) 固体撮像素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee