KR100279388B1 - 고체촬상소자 및 그의 구동방법 - Google Patents
고체촬상소자 및 그의 구동방법 Download PDFInfo
- Publication number
- KR100279388B1 KR100279388B1 KR1019980032001A KR19980032001A KR100279388B1 KR 100279388 B1 KR100279388 B1 KR 100279388B1 KR 1019980032001 A KR1019980032001 A KR 1019980032001A KR 19980032001 A KR19980032001 A KR 19980032001A KR 100279388 B1 KR100279388 B1 KR 100279388B1
- Authority
- KR
- South Korea
- Prior art keywords
- transfer
- transfer register
- layer
- register
- electrode
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 16
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000005389 magnetism Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
수평전송레지스터에 대한 수직전송레지스터의 접속부에는, 클럭 φV1, φV2A, φV3A, φV2B, φV3B 및 φV1A 가 인가되는 전송전극들이 인용된 순서대로 배열된다. 수평전송레지스터(6)에서는, 3-상 클럭 φH1A, φH1B, 및 φH2 에 의해 전송이 수행된다. 클럭을 활성화시킴으로서, A-A' 으로 나타낸 채널 및 그것에 동등한 채널의 신호전하가 먼저 수평전송레지스터의 φH1A 의 전극의 하측으로 전송된다. 신호전하는 φH1B 의 전극의 하측까지 우측방향으로 전송된다. 이어서, B-B' 으로 나타낸 채널 및 그것에 동등한 채널의 신호전하가 수평전송레지스터의 φH1B 의 전극의 하측으로 전송되고, 미리 전송된 신호전하와 혼합된다. 그 결과, 고속으로 구동시킴없이 화소를 줄이고 해상도를 저하시킬 수 있게 된다.
Description
본 발명은 단위 화소의 신호전하들이 일제히 그리고 독립적으로 수직전송레지스터 내부로 판독되는 전(全)화소 일제 판독형 고체촬상소자에 관한 것이고, 또한 그러한 고체촬상소자를 구동시키는 방법에 관한 것이다. 특히, 본 발명은 수평방향으로 배열된 신호전하들이 줄어들 수 있도록 형성된 고체촬상소자에 관한 것이고, 또한 그러한 고체촬상소자를 구동시키는 방법에 관한 것이다.
최근에, 퍼스널 컴퓨터의 모니터상에 동화상을 표시할 수 있도록 하는 것이 요구되고 있다. 그러나, 현재의 처리능력으로는, 텔레비전의 해상도에 가까운 해상도로 퍼스널 컴퓨터에 동화상을 표시하는 것은 어렵다. 예를 들어, CCD 카메라로 찍은 화상 데이터를 표시하기 위하여, 프레임을 줄이고 프레임 속도를 저하시키고, 또는 프레임 속도를 유지하며 화상 데이터를 줄이는 것이 필요하다. 그러나, 프레임 속도가 저하된 경우에는, 유연한 움직임을 표현할 수 없다. 그러므로, 통상적으로는, 화소를 줄인다, 즉 해상도를 저하시킨다. 종래의 화상전환 방법에서는, 모든 포토다이오드의 신호전하를 일제히 판독한 다음 고체촬상소자내에서 줄이는 방법 및 퍼스널 컴퓨터상에서 소프트웨어 처리에 의해 그것에 대처하는 방법이 있었다. 종래의 화상전환 방법을 설명하기 전에, 먼저 종래의 고체촬상소자를 설명한다.
도 1 은 종래의 전화소 판독형 고체촬상소자의 전체적인 구성을 나타내는 평면도이다. 도 1 에 도시된 바와 같이, 종래의 고체촬상소자는, 빛을 신호전하로 바꾸는 매트릭스 형태로 배열된 포토다이오드(1), 화상신호의 기준레벨을 형성하기 위한 광학적 블랙레벨 영역(2), 잉여전하를 제거하기 위한 수직 잉여전하 제거드레인(3) 및 수평 잉여전하 제거드레인(4), 포토다이오드(1)내에 축적된 신호전하를 판독하여 전송시키는 수직전송레지스터(5), 및 수직전송레지스터(5)를 통해 전송된 신호전하를 받아 이 신호전하를 출력증폭기(7)로 전송시키는 수평전송레지스터(6)로 형성되어 있다. 포토다이오드(1)상에는, RGB 필터들이 예를 들어, 베이어(Bayer)법을 사용하여 배열되어 있다.
도 2 와 3 은 도 1에 도시된 수직전송레지스터(5)와 수평전송레지스터(6) 사이의 접속부의 전극 구성을 나타내는 다이어그램이다. 도 2 는 평면도이고 도 3 은 도 2 의 A-A' 라인을 따른 단면도이다. 수직전송레지스터(5)는 4-상 클럭 φV1, φV2, φV3 및 φV4 에 의해 구동된다. 클럭 φV1 이 인가되는 전송전극은 제 1 폴리실리콘층으로 형성되어 있다. 클럭 φV2, φV4 가 인가되는 전송전극은 제 2 폴리실리콘층으로 형성되어 있다. φV3 이 인가되는 전송전극은 제 3 폴리실리콘층으로 형성되어 있다. φV1 이 인가되는 최종단(stage)의 전송전극은 수평전송레지스터(6)의 게이트를 형성한다.
수평전송레지스터(6)는 2-상 클럭 φH1 과 φH2 에 의해 구동된다. 수평전송레지스터(6)의 모든 전송전극은 각각 제 2 폴리실리콘층과 제 3 폴리실리콘층으로 형성되어 있다. 제 2 폴리실리콘층의 전극부분은 축적부를 형성하고, 제 3 폴리실리콘층의 전극부분은 배리어부를 형성한다. 수직전송레지스터의 신호전하는 수평전송레지스터의 클럭 φH1 이 하이레벨로 유지되는 상태에서 수평전송레지스터로 전송된다. 달리 말하자면, 만일 φH1 이 하이레벨로 유지되는 상태에서 φV1 이 하이레벨로 바뀌면, φH1 이 인가된 전송전극의 하측으로 신호전하의 전송이 시작되고, φV1 이 로우레벨로 되면, 전송이 완료된다.
수직전송레지스터(5)와 수평전송레지스터(6) 사이의 접속부에서 종래의 고체촬상소자의 동작을 도 4 내지 6 을 참조하여 설명한다. 도 4 는 수직전송레지스터(5)의 전송전극에 인가된 4-상 클럭 φV1, φV2, φV3 및 φV4, 및 수평전송레지스터(6)의 전송전극에 인가된 2-상 클럭 φH1 과 φH2 의 펄스 타이밍을 나타낸다. 도 5 는 수직전송레지스터(5)내의 신호전하가 수평전송레지스터(6)로 전송되는 방법을 나타낸다. 도 6 은 수평전송레지스터(6)내의 신호전하가 전송되는 방법을 나타낸다. t0 동안 φV3 과 φV4 가 인가된 전송전극 아래에 축적된 신호전하는, t1 동안 φV1 이 하이레벨로 되면, φH1 이 인가되는 전송전극의 하측으로 전송되기 시작한다. 만일 φV3, φV4 및 φV1 이 인용된 순서대로 로우레벨로 변경되면, 신호전하는 φH1 의 전송전극의 하측으로 전송된다. φH1 의 전송전극 아래에 축적된 신호전하는 φH1 과 φH2 이 교대로 하이/로우 레벨을 반복하는 것에 의해 수평전송레지스터로 순차적으로 전송된다.
이 때, RGB 베이어 배열에 따른 신호 R1, G1, R2, G2, R3, G3, R4 및 G4 는 도 6 에 도시된 순서를 깨뜨리지 않고 전송된다. 출력증폭기(7)의 출력파형이 도 7 에 도시되어 있다.
퍼스널 컴퓨터 모니터상에 유연한 동작의 동화상을 구현하기 위해, 상술된 바와 같이 화소를 줄이고 화상의 해상도를 저하시킬 필요가 있다. 해상도를 저하시키는 방법으로, 화상데이터를 외부 메모리에 일시적으로 기록한 후, 동일색의 필터화소들이 서로 인접하게 화상데이터를 재배열하여, 동일색의 인접한 화상데이터를 하나의 화소로서 처리하는 방법, 및 동일색의 인접한 화상데이터 중의 한 쪽을 줄이는 방법이 있다.
소자 자체에서 해상도를 저하시키는 방법을 설명한다. 예를 들어, 수평해상도가 1/2 로 줄여야 하는 경우에, 예를 들어, 도 8 에 도시한 바와 같이 화상의 중앙을 남기고 좌우측에 위치된 화상의 절반을 제거하는 방법이 사용된다. 이 방법에서는, 모든 수평라인마다 처음 1/4 부분이 제거영역(9)으로서 정상속도의 2 배의 속도로 전송되고, 데이터가 출력증폭기를 통과된 다음 제거된다. 다음의 중앙의 1/2 부분은 유효영역(8)으로서 정상속도로 전송되어, 화상데이터가 얻어진다. 최종 1/4 부분은 처음 1/4 부분과 동일하게 고속으로 전송된 후 제거된다.
소프트웨어 수단에 의해 수평방향의 해상도를 저하시키는 상술된 종래의 방법에서는, 화상데이터를 일시적으로 외부 메모리에 기록한 다음 고속으로 재배열해야 한다. 그러므로, 장치의 처리속도가 이에 대처할 수 없는 경우에는 프레임 속도를 유지할 수 없고, 결과적으로 결점이 생긴다.
게다가, 해상도가 소자 자체에서 저하되는 경우에는, 제거해야 할 1/2 화상데이터를 고속으로 구동하여 전송해야 한다. 그러므로, 소자에 과도한 성능이 요구되어, 수율을 낮춘다. 또한, 구동회로의 전력소비도 커진다. 장치의 관점에서 이것은 성능을 저하시키는 결점이다.
본 발명의 목적은 고속구동의 필요없이 소자 내부에서 해상도를 저하시킬 수 있는 고체촬상소자를 제공하는 것이다.
상술된 문제점을 해결하기 위하여, 본 발명은, 매트릭스 형태로 배열된 복수의 포토다이오드; 복수의 포토다이오드에 인접하게 교대로 배치된 제 1 종류의 수직전송레지스터 및 제 2 종류의 수직전송레지스터; 및 수직전송레지스터로부터 전송된 신호전하를 출력증폭기로 전송시키는 수평전송레지스터를 구비하며, 수평전송레지스터에 대한 수직전송레지스터의 접속부에서, 수평전송레지스터에 대면하여, 제 1 층의 제 1 전송전극, 제 2 층의 제 1 전송전극, 제 3 층의 제 1 전송전극, 제 2 층의 제 2 전송전극, 제 3 층의 제 2 전송전극, 및 제 1 층의 제 2 전송전극이 인용된 순서로 가깝게 배치되며, 제 2 층의 제 1 전송전극 및 제 3 층의 제 1 전송전극이, 제 1 종류의 수직전송레지스터에서, 자기보다 낮은 층들의 전송전극상에 배치되고, 제 2 층의 제 2 전송전극 및 제 3 층의 제 2 전송전극이, 제 2 종류의 수직전송레지스터에서, 자기보다 낮은 층들의 전송전극상에 배치되는 고체촬상소자를 제공한다.
게다가, 본 발명은 매트릭스 형태로 배열된 복수의 포토다이오드; 복수의 포토다이오드에 인접하게 교대로 배치된 제 1 종류의 수직전송레지스터 및 제 2 종류의 수직전송레지스터; 및 수직전송레지스터로부터 전송된 신호전하를 출력증폭기로 전송시키는 수평전송레지스터를 구비하는 고체촬상소자를 구동시키는 방법을 제공한다. 이 방법은 수직전송레지스터의 신호전하를 수평전송레지스터로 전송하는 단계를 포함한다. 전송전하를 전송하는 단계는, 제 1 종류의 수직전송레지스터의 신호전하를 제 2 종류의 수직전송레지스터의 신호전하를 핀(pin)한 상태에서 수평전송레지스터로 전송하고; 그 후 제 2 종류의 수직전송레지스터의 신호전하만을 수평전송레지스터로 전송하는 단계를 구비한다.
도 1 은 종래의 고체촬상소자의 평면도;
도 2 는 종래의 고체촬상소자의 전극 구성을 나타내는 평면도;
도 3 은 도 2 의 A-A' 라인을 따른 단면도;
도 4 는 종래의 고체촬상소자에서 구동펄스의 타이밍 다이어그램;
도 5 는 종래의 고체촬상소자에서 수직전송레지스터로부터 수평전송레지스터까지의 신호전하의 전송상태를 나타내는 개략도;
도 6 은 종래의 고체촬상소자에 있어서 수평전송레지스터에서 신호전하의 전송상태를 나타내는 개략도;
도 7 은 종래의 고체촬상소자에서 출력신호의 파형도;
도 8 은 종래의 고체촬상소자에서 해상도 전환을 나타내는 개략도;
도 9 는 본 발명의 제 1 실시예에서 전극 구성을 나타내는 평면도;
도 10a 는 도 9 의 A-A' 라인을 따른 단면도;
도 10b 는 도 9 의 B-B' 라인을 따른 단면도;
도 11 은 본 발명의 제 1 실시예에서 구동펄스의 타이밍 다이어그램;
도 12 는 본 발명의 제 1 실시예에서 수직전송레지스터로부터 수평전송레지스터까지의 신호전하의 전송상태를 나타내는 개략도;
도 13 은 본 발명의 제 1 실시예에 있어서 수평전송레지스터에서 신호전하의 전송상태를 나타내는 개략도;
도 14 는 본 발명의 제 1 실시예에서 출력신호의 파형도;
도 15 는 본 발명의 제 2 실시예에서 고체촬상소자의 전극 구성을 나타내는 평면도;
도 16a 는 도 15 의 A-A' 라인을 따른 단면도;
도 16b 는 도 15 의 B-B' 라인을 따른 단면도;
도 17 은 본 발명의 제 2 실시예에서 구동 펄스의 타이밍 다이어그램;
도 18 은 본 발명의 제 2 실시예에서 수직전송레지스터로부터 수평전송레지스터까지의 신호전하의 전송상태를 나타내는 개략도;
도 19 는 본 발명의 제 2 실시예에 있어서 수평전송레지스터에서 신호전하의 전송상태를 나타내는 개략도; 및
도 20 은 본 발명의 제 2 실시예에서 출력신호의 파형도.
*도면의 주요부분에 대한 부호의 설명*
1 : 포토다이오드 2 : 광학적 블랙레벨 영역
3 : 수직 잉여전하 제거드레인 4 : 수평 잉여전하 제거드레인
5 : 수직전송레지스터 6 : 수평전송레지스터
본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
도 9 는 본 발명의 제 1 실시예에 따른 고체촬상소자에서 수직전송레지스터와 수평전송레지스터 사이의 접속부의 전극 구성을 나타내는 평면도이다. 도 10a 와 10b 는 도 9 의 A-A' 라인과 B-B' 라인을 따른 단면도이다. 수평전송레지스터에 대한 수직전송레지스터(5)의 접속부에는, 클럭 φV1, φV2A, φV3A, φV2B, φV3B 및 φV1A 가 인가되는 전송전극들이 인용된 순서대로 배열되어 있다. φV1A 가 인가되는 최종 전송전극은 수평전송레지스터(6)의 게이트를 형성한다. 도 9 에 도시된 수직전송레지스터(5)의 일부분의 상류측상에, 클럭 φV1, φV2, φV3, 및 φV4 가 인가되는 전송전극들이 도 2 에 도시된 종래의 소자에서와 동일하게 인용된 순서대로 반복적으로 배열되어 있다.
수평전송레지스터(6)에서는, 3-상 클럭, 즉, φH1A, φH1B, 및 φH2 에 의해 전송이 수행된다. 수직전송레지스터로부터 수평전송레지스터로 전하가 전송되는 전반부분(former half portion)을 제외하고, φH1A 와 φH1B 는 동일 위상의 펄스를 갖는다. φV1A 와 φH1A 가 하이이고 φH1B 와 φH2 가 로우일 때, 수평전송레지스터(6)는 φH1A 가 인가되는 전송전극의 하측에서 신호전하를 받는다. φV1A 와 φH1B 가 하이이고 φH2 가 로우일 때, 수평전송레지스터(6)는 φH1B 가 인가되는 전송전극의 하측에서 신호전하를 받는다. 이 때, φH1A 는 하이 또는 로우여도 좋다.
도 10a 와 10b 에 도시한 바와 같이, φV1 과 φV1A 가 인가되는 전송전극들은 제 1 폴리실리콘층으로 형성되어 있다. φV2A 와 φV2B 가 인가되는 전송전극들은 제 2 폴리실리콘층으로 형성되어 있다. φV3A 와 φV3B 가 인가되는 전송전극들은 제 3 폴리실리콘층으로 형성되어 있다.
수평전송레지스터(6) 의 모든 전송전극은 각각 제 2 및 제 3 층의 폴리실리콘으로 형성되어 있다. 제 2 폴리실리콘층의 전극부분은 축적부를 형성하고, 제 3 폴리실리콘층의 전극부분은 배리어부를 형성한다. 수평전송레지스터(6)에서 전송전극의 구성 자체는 종래의 장치에서와 다르지 않다.
수직전송레지스터(5)와 수평전송레지스터(6) 사이의 접속부에서 본 발명에 따른 고체촬상소자의 동작을 도 11 내지 13 을 참조하여 설명한다. 이하, 도 9 의 A-A' 라인을 따라 연장하는 측상에 위치된 2 개의 채널은 A 채널로 지칭되고, B-B' 라인을 따라 연장하는 측상에 위치된 2 개의 채널은 B 채널로 지칭된다. 도 11 은 수직전송레지스터(5)의 전송전극에 인가된 클럭 φV1, φV2A, φV3A, φV2B, φV3B 및 φV1A 의 펄스 타이밍, 및 수평전송레지스터(6)의 전송전극에 인가된 클럭 φH1A, φH1B 및 φH2 의 펄스 타이밍을 나타낸다. 도 12 는 수직전송레지스터(5)내의 신호전하가 수평전송레지스터(6)로 전송되는 방법을 나타낸다. 도 13 은 수평전송레지스터(6)내의 신호전하가 전송되는 방법을 나타낸다.
t0 가 종료하기 직전에, 수직전송레지스터(5)를 통해 전송된 신호전하들이 φV1, φV2A, φV3A, φV2B, 및 φV3B 의 전송전극 아래에 축적되어 있다. t1 동안, φV1 이 로우로 바뀌면, φV1 의 전송전극 아래에 축적된 신호전하들이 φV2A, φV3A, φV2B, 및 φV3B 의 전송전극의 하측으로 전송된다. A 채널에서는, 이 때 신호전하들이 φV2B 와 φV3B 의 전송전극 아래에 축적되어 있다. B 채널에서는, 이 때 신호전하들이 φV2A 와 φV3A 의 전송전극 아래에 축적되어 있다. 여기서, 2 개의 A 채널에서 φV2B 와 φV3B 의 전송전극 아래에 축적된 신호전하들은 R1 과 G1 으로 지칭된다. 2 개의 B 채널에서 φV2A 와 φV3A 의 전송전극 아래에 축적된 신호전하들은 R2 와 G2 으로 지칭된다(도 13 참조). t2 동안, 클럭 φV1A 는 하이로 바뀐다. 이어서, φV2B 가 로우로 바뀐다. φH1A 가 하이레벨이고 φH2 가 로우레벨이기 때문에, A 채널에서 φV2B 와 φV3B 의 전송전극 아래에 축적된 신호전하 R1 과 G1 이 φH1A 의 전송전극의 하측으로 전송되기 시작한다. t3 동안, φV3B 가 로우로 바뀐다. 이어서, t4 동안, φV1A 가 로우로 바뀐다. 그 결과, A 채널에서 신호전하 R1 과 G1 이 φH1A 의 전송전극의 하측으로 완전히 전송된다. φH1A 의 전송전극의 아래에 이런 식으로 축적된 신호전하 R1 과 G1 이 t5, t6, 및 t7 동안 수평전송레지스터내에서 전송된다. t8 동안, 각각의 신호전하들이 φH1B 의 전송전극의 하측에 도달한다(도 13 참조).
다른 한편으로, φV3A 와 φV3B 는 t1 내지 t8 의 간격동안 B 채널에서 하이레벨로 유지된다. 그 결과, 신호전하 R2 와 G2 가 클럭 φV3A 와 φV3B 의 전송전극 아래에 계속 유지된다. t9 동안, φV1A 가 다시 하이로 바뀐다. φV2A 가 로우로 바뀌면, φH1B 는 하이레벨로 φH2 는 로우레벨로 된다. 그 결과, φV2A 와 φV3A 의 전송전극 아래에 축적된 신호전하 R2 와 G2 가 φH1B 의 전송전극의 하측으로 전송되기 시작한다. 클럭 φV3A 는 t10 동안 로우로 바뀌고 φV1A 는 t11 동안 로우로 바뀐다. 그 결과, 신호전하들이 φH1B 의 전송전극의 하측으로 완전히 전송된다. 이 때, φH1B 의 전송전극 아래에는 이미 축적된 신호전하 R1 과 G1 이 있다. 그러므로, 이러한 동작에 의해 이들 전송전극 아래에 부가된 신호 R1 + R2 및 G1 + G2 가 형성된다. 이 경우에, 도 14 에 도시된 신호 파형이 출력증폭기로부터 출력된다. 그러므로, 수평방향의 화소의 수가 1/2 로 전환된다. 그 결과, 수평 해상도가 1/2 로 낮아진다.
상술된 제 1 실시예에서는, 클럭 φV1A 의 펄스진폭이 다른 클럭의 진폭과 동일하다. 선택적으로는, φV1A 의 진폭은 다른 클럭 진폭의 1/2 이어도 좋고, 신호전하들이, φV3B 또는 φV3A 가 로우로 바뀐 경우에만, φV1A 의 전송전극의 하측을 통해 수평전송레지스터로 전송되어도 좋다.
이러한 경우에, 클럭 φH1A 와 φH1B 는 동일 위상의 펄스로 만들어질 수 있고, 수평전송레지스터는 완전한 2-상 클럭 전송형으로 만들어질 수 있다. 게다가, 클럭 φV1A 를 인가하는 대신에, 중간전위의 전압이 클럭 φV1A 가 인가된 수직전송레지스터의 최종 전송전극에 항상 인가될 수도 있다,
도 15 는 본 발명에 따른 제 2 실시예의 고체촬상소자에서 수직전송레지스터와 수평전송레지스터 사이의 접속부의 전극 구성을 나타내는 평면도이다. 도 16a 와 16b 는 도 15 의 A-A' 과 B-B'을 따른 각각의 단면도이다. 본 실시예에서, 접속부에서의 수직전송레지스터와 수평전송레지스터 자체는 도 9, 10a 및 10b 에 도시된 이전의 실시예와 유사한 구성을 갖는다. 본 실시예는 오버플로우 드레인 게이트(이하, HOFD)가 도 15 에서 도면의 하부에 나타낸 수평전송레지스터(6)의 일부분에 설치되어 있다는 점에서 이전의 실시예와 다르다. 오버플로우 드레인 게이트를 활성화시킴으로써, 수평전송레지스터내의 신호전하들이 수평전송레지스터(6)에 인접하게 설치된 수평 잉여전하 제거드레인(4)까지 전송될 수 있다.
제 2 실시예의 고체촬상소자의 동작을 도 17 내지 19 를 참조하여 설명한다.
t0 내지 t4의 동작은 제 1 실시예와 동일하다. t5 와 t6 에서, HOFD 게이트는 온 상태이다. 그 결과, φH1A 의 전송전극 아래에 축적된 신호전하 R1 과 G1 이 제거되어 수평 잉여전하 제거드레인(4)으로 보내진다. t8 동안, φH1B 는 하이로 바뀐다. t9 동안, φV1A 는 하이로 바뀐다. 이어서, φV2A 는 로우로 바뀐다. φH2 는 로우레벨이기 때문에, φV2A 와 φV3A 의 전송전극 아래에 축적된 신호전하 R2 와 G2 가 φH1B 의 전송전극의 하측으로 전송되기 시작한다. t10 동안, φV3A 는 로우로 바뀐다. 이어서, t11 동안, φV1A 는 로우로 바뀐다. 그 결과, 신호전하들이 φH1B 의 전송전극의 하측으로 완전히 전송된다. 이런 식으로, 연속적인 4 개의 화소신호 R1, G1, R2 및 G2 중의 R1 과 G1 가 제거되어 버린다. φH1B 의 전송전극 아래에는, R2 와 G2 만 축적된다.
이 경우, 도 20 에 도시된 바와 같은 신호 파형이 출력증폭기로부터 출력된다. 달리 말하자면, 수평방향의 화소의 수가 1/2 로 전환된다. 그러므로, 고속으로 수평전송레지스터를 구동하지 않고, 수평해상도가 1/2 로 낮아질 수 있다.
칼라필터가 베이어 형태로 배열되어 있다고 가정하고 실시예들을 설명하였다. 그러나, 본 발명은 이러한 배열로 제한되지 않으며, 임의로 배열된 칼라필터도 채택될 수 있다. 게다가, 여기에 설명된 실시예에서는, 수평방향으로 연속적인 4 개의 화소 중 2 개의 화소가 사전에 수평전송레지스터로 전송된다. 그러나, 본 발명에서는, 이들 화소의 수가 상술된 값으로 제한되지 않으며, 칼라필터의 존재여부, 칼라필터의 구성, 및 해상도의 저하 정도에 따라서 적절하게 선택된다.
지금까지 설명된 대로 본 발명에서는, 수평전송레지스터에 대한 수직전송레지스터의 접속부에서는, 신호전하들의 일부가 핀된 상태에서 다른 신호전하들이 사전에 수평전송레지스터로 전송되고, 그 후 나머지 신호전하들이 수평전송레지스터로 전송된다. 그러므로, 수평전송레지스터에서는, 신호전하들의 일부를 다른 신호전하에 부가하여 제거할 수도 있다. 그러므로, 본 발명에서는, 수평방향의 화소수를 감소시킬 수 있다. 고속구동의 필요없이, 고체촬상소자내에서 해상도를 저하시킬 수 있게 된다.
신호전하들이 수평전송레지스터에 부가되는 실시예에서는, 해상도 전환이 수행된 후 신호전하가 2 배 이상으로 증가된다. 그러므로, 감도 및 포화출력이 비약적으로 향상될 수 있다. 그렇지만, 만일 전자셔터가 병용되면, 감도 및 동적범위(dynamic range)의 변경없이 해상도 전환이 수행될 수 있다. 또한, 수평 오버플로우 드레인 게이트를 사용하는 실시예에서는, 감도의 변경없이 해상도 전환이 수행될 수 있다.
Claims (8)
- 매트릭스 형태로 배열된 복수의 포토다이오드;상기 복수의 포토다이오드에 인접하게 교대로 배치된 제 1 종류의 수직전송레지스터 및 제 2 종류의 수직전송레지스터;상기 수직전송레지스터로부터 전송된 신호전하를 출력증폭기로 전송시키는 수평전송레지스터; 및상기 수평전송레지스터에 대해 상기 수직전송레지스터들의 접속부에 배치된 제 1 층의 제 1 전송전극, 제 2 층의 제 1 전송전극, 제 3 층의 제 1 전송전극, 제 1 층의 제 2 전송전극, 제 2 층의 제 2 전송전극, 및 제 3 층의 제 2 전송전극을 구비하며,상기 전송전극은, 제 1 층의 상기 제 1 전송전극, 제 2 층의 상기 제 1 전송전극, 제 3 층의 상기 제 1 전송전극, 제 2 층의 상기 제 2 전송전극, 제 3 층의 상기 제 2 전송전극, 및 제 1 층의 제 2 전송전극의 순서로, 상기 수평전송레지스터를 대면하며, 배치되고, 또한제 2 층의 상기 제 1 전송전극 및 제 3 층의 상기 제 1 전송전극은, 상기 제 1 종류의 수직전송레지스터에서, 자기보다 낮은 층들의 전송전극상에 배치되고, 제 2 층의 상기 제 2 전송전극 및 제 3 층의 상기 제 2 전송전극은, 상기 제 2 종류의 수직전송레지스터에서, 자기보다 낮은 층들의 전송전극상에 배치되는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 연속적으로 배치된 2n 개의 수직전송레지스터 중에서(여기서, n 은 양의 정수), 상기 출력증폭기측상에 위치된 n 개의 연속적인 수직전송레지스터가 상기 제 2 종류의 수직전송레지스터로서 사용되고, 나머지 수직전송레지스터가 상기 제 1 종류의 수직전송레지스터로서 사용되는 것을 특징으로 하는 고체촬상소자.
- 제 1 또는 2 항에 있어서, 상기 수평전송레지스터는, 각각의 전송단에, 축적부 및 배리어부를 가지며, 기본적으로 2-상 클럭 전송형의 레지스터인 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 위상이 다른 클럭펄스들이 제 1 층의 상기 제 1 전송전극, 제 2 층의 상기 제 1 전송전극, 제 3 층의 상기 제 1 전송전극, 제 2 층의 상기 제 2 전송전극, 제 3 층의 상기 제 2 전송전극, 및 제 1 층의 상기 제 2 전송전극에 인가되는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 수직전송레지스터에 접속된 측에 대향하는 상기 수평전송레지스터의 측상에, 잉여전하 제거드레인이 오버플로우 드레인 게이트를 통해 설치되어 있는 것을 특징으로 하는 고체촬상소자.
- 매트릭스 형태로 배열된 복수의 포토다이오드;상기 복수의 포토다이오드에 인접하게 배치된 제 1 종류의 수직전송레지스터 및 제 2 종류의 수직전송레지스터; 및상기 수직전송레지스터로부터 전송된 신호전하를 출력증폭기로 전송시키는 수평전송레지스터를 구비하는 고체촬상소자를 구동시키는 방법으로서,상기 수직전송레지스터의 상기 신호전하를 상기 수평전송레지스터로 전송하는 단계를 구비하며,상기 신호전하를 전송하는 상기 단계는,상기 제 2 종류의 수직전송레지스터의 상기 신호전하를 핀(pin)한 상태로 상기 제 1 종류의 수직전송레지스터의 상기 신호전하를 상기 수평전송레지스터로 전송하는 단계; 및 그 후상기 제 2 종류의 수직전송레지스터의 상기 신호전하만을 상기 수평전송레지스터로 전송하는 단계를 구비하는 것을 특징으로 하는 구동방법.
- 제 6 항에 있어서,상기 제 1 종류의 수직전송레지스터의 상기 신호전하만을 상기 수평전송레지스터로 전송하는 단계;그 다음에 상기 신호전하를 상기 제 2 종류의 수직전송레지스터의 상기 신호전하를 받는 전송전극의 하측으로 전송하는 단계; 및그 다음에 상기 제 2 종류의 수직전송레지스터의 상기 신호전하를 상기 수평전송레지스터로 전송하여 양쪽 신호전하를 혼합하는 단계를 구비하는 것을 특징으로 하는 구동방법.
- 제 6 항에 있어서, 상기 수평전송레지스터는 기본적으로 2-상 클럭으로 구동되지만, 상기 제 1 종류의 수직전송레지스터의 상기 신호전하를 상기 수평전송레지스터로 전송할 때 상기 제 2 종류의 수직전송레지스터의 상기 신호전하의 전송을 받는 상기 수평전송레지스터의 전송단이 로우레벨로 유지되는 것을 특징으로 하는 구동방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09212783A JP3102557B2 (ja) | 1997-08-07 | 1997-08-07 | 固体撮像素子およびその駆動方法 |
| JP97-212783 | 1997-08-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990023416A KR19990023416A (ko) | 1999-03-25 |
| KR100279388B1 true KR100279388B1 (ko) | 2001-02-01 |
Family
ID=16628320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980032001A KR100279388B1 (ko) | 1997-08-07 | 1998-08-06 | 고체촬상소자 및 그의 구동방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6185270B1 (ko) |
| EP (1) | EP0896468A3 (ko) |
| JP (1) | JP3102557B2 (ko) |
| KR (1) | KR100279388B1 (ko) |
| CN (1) | CN1133317C (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11234569A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 固体撮像装置の駆動方法及び固体撮像素子、並びにカメラ |
| JP2000106678A (ja) * | 1998-09-28 | 2000-04-11 | Victor Co Of Japan Ltd | 撮像装置 |
| JP4171137B2 (ja) * | 1999-06-08 | 2008-10-22 | 富士フイルム株式会社 | 固体撮像装置及びその制御方法 |
| US6765699B1 (en) | 2000-10-31 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Photosensor array with decreased scan time for decreased optical sampling rates |
| JP3963443B2 (ja) * | 2002-07-23 | 2007-08-22 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP3641260B2 (ja) * | 2002-09-26 | 2005-04-20 | 株式会社東芝 | 固体撮像装置 |
| JP4212095B2 (ja) * | 2003-07-15 | 2009-01-21 | シャープ株式会社 | 固体撮像装置およびその駆動方法 |
| JP2005166825A (ja) * | 2003-12-01 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 電荷転送装置 |
| JP2008289172A (ja) * | 2008-06-13 | 2008-11-27 | Fujifilm Corp | 固体電子撮像装置およびその制御方法 |
| WO2010092644A1 (ja) | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 固体撮像装置及びカメラ |
| JP2011077939A (ja) * | 2009-09-30 | 2011-04-14 | Panasonic Corp | 固体撮像装置及びそれを備えるカメラ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4211936A (en) * | 1978-06-16 | 1980-07-08 | Rca Corporation | CCD Gate electrode structures and systems employing the same |
| JPS5984575A (ja) | 1982-11-08 | 1984-05-16 | Hitachi Ltd | 固体撮像素子 |
| US4803710A (en) * | 1986-01-09 | 1989-02-07 | General Electric Company | Storage registers with charge packet accumulation capability, as for solid-state imagers |
| US4972254A (en) | 1987-02-24 | 1990-11-20 | Kabushiki Kaisha Toshiba | Solid state image sensors for reproducing high definition images |
| JPS6449382A (en) | 1987-08-19 | 1989-02-23 | Nec Corp | Solid-state image pickup element |
| JP2735223B2 (ja) | 1988-06-08 | 1998-04-02 | 日本放送協会 | 固体撮像装置 |
| KR100261128B1 (ko) * | 1992-02-21 | 2000-07-01 | 이데이 노부유끼 | 고체촬상소자 |
| EP0712238B1 (en) | 1994-11-11 | 1999-10-20 | SANYO ELECTRIC Co., Ltd. | Solid-state image pickup device and method of driving the same |
| JP2865019B2 (ja) | 1995-05-31 | 1999-03-08 | 日本電気株式会社 | 電荷転送固体撮像装置の駆動方法 |
| JP2877047B2 (ja) | 1995-10-25 | 1999-03-31 | 日本電気株式会社 | 固体撮像装置 |
-
1997
- 1997-08-07 JP JP09212783A patent/JP3102557B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-06 US US09/129,893 patent/US6185270B1/en not_active Expired - Fee Related
- 1998-08-06 EP EP98114842A patent/EP0896468A3/en not_active Withdrawn
- 1998-08-06 KR KR1019980032001A patent/KR100279388B1/ko not_active IP Right Cessation
- 1998-08-07 CN CN98116264A patent/CN1133317C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6185270B1 (en) | 2001-02-06 |
| CN1208256A (zh) | 1999-02-17 |
| KR19990023416A (ko) | 1999-03-25 |
| EP0896468A3 (en) | 2000-05-17 |
| CN1133317C (zh) | 2003-12-31 |
| JP3102557B2 (ja) | 2000-10-23 |
| JPH1154741A (ja) | 1999-02-26 |
| EP0896468A2 (en) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452634B1 (en) | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same | |
| JP3854826B2 (ja) | 撮像装置 | |
| KR100301886B1 (ko) | 고체촬상장치및그구동방법 | |
| JP5719733B2 (ja) | スチルまたはビデオ写真用のイメージセンサ | |
| US7002630B1 (en) | Method of driving solid-state imaging device, solid-state imaging device and camera | |
| JP4320835B2 (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
| JPH1051696A (ja) | 固体撮像装置およびその駆動方法 | |
| KR100279388B1 (ko) | 고체촬상소자 및 그의 구동방법 | |
| KR100448302B1 (ko) | 선간 시스템의 고체 영상 픽업 장치 | |
| US4551758A (en) | Image pick-up device and system | |
| EP0621726A1 (en) | Method of and apparatus for solid state imaging device | |
| JP4178621B2 (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JPH08242410A (ja) | 電子カメラの順次走査センサからインタレースされた画像を作成する電子カメラ | |
| KR100417215B1 (ko) | Ｃｃｄ 고체촬상소자의 구동방법 | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JPH10191168A (ja) | Ｃｃｄ撮像素子 | |
| US20080094495A1 (en) | Solid-state image capturing device, method for driving the solid-state image capturing device, and electronic information device | |
| JPH0514816A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2000134540A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2002118247A (ja) | 固体撮像素子及びその駆動方法 | |
| JP4701490B2 (ja) | 固体撮像装置及び固体撮像素子の駆動方法 | |
| JPH09312849A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |