JPH11177766A - 撮像装置、撮像方法及び記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ回路部分の回路の簡素化およびロー
コスト化を達成できるようにする。 【解決手段】 第１の出力端子より出力される奇数番目
画素の電荷をサンプルホールドする第１のサンプルホー
ルド手段（１、２）と、第２の出力端子より出力される
偶数番目画素の電荷をサンプルホールドする第２のサン
プルホールド手段（３）と、前記第１のサンプルホール
ド手段から出力される電荷と、前記第２のサンプルホー
ルド手段から出力される電荷との間の差分を求める差分
検出手段４と、前記差分検出手段４の出力信号に対して
相関二重サンプリングを行う相関二重サンプリング回路
（５、６、７、８）とを設け、別々の出力として分離出
力された２つの画素信号を、同一のＣＤＳ処理回路で同
時に処理し、かつ１つの増幅バッファ回路およびＡＤ変
換器でデジタル信号に変換できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像装置、撮像方
法及び記憶媒体に関し、特に、奇数番目の画素と偶数番
目の画素とを分離して出力するＣＣＤセンサ等の撮像素
子を有する撮像装置に用いて好適なものである。

【０００２】

【従来の技術】一般に、ファクシミリ、デジタル複写機
及びイメージスキャナ等のような画像を処理する装置の
画像入力部分には、図６に示すようなＢＩＬＩＮＥＡＲ
構造のＣＣＤラインセンサが広く利用されている。

【０００３】そして、このようなラインセンサには、偶
数画素と奇数画素の信号電荷を別々に読み出して転送
し、奇数画素信号（以下ＯＤＤ信号と略す）及び偶数画
素信号（以下ＥＶＥＮ信号と略す）として撮像信号を分
離出力するものが実用化されている。そして、前述のよ
うなラインセンサの後段にはＣＣＤ転送時に生じたリセ
ットノイズ成分を除去するためのＣＤＳ（相関二重サン
プリング）回路５４、５５を有している。

【０００４】前記ラインセンサを構成するＣＣＤ（電荷
結合素子）は、１ライン上の受光素子の電荷を、奇数番
目、偶数番目のシフトゲートをそれぞれ開いてＯＤＤ信
号用、ＥＶＥＮ信号用のＣＣＤシフトレジスタ５０、５
１に１画素ごとに交互に振り分けて、転送パルスに応じ
て電荷を出力部のフローティングキャパシタにそれぞれ
転送するようにしている。

【０００５】そして、１画素の信号がフローティングキ
ャパシタから出力バッファ５２、５３に与えられて、前
記出力バッファ５２、５３によって所定の電圧レベルに
変換されて１画素単位の映像信号がそれぞれ出力される
ようになされている。前記フローティングキャパシタ
は、１画素の信号を出力するごとにリセットパルスによ
りクリアされる。

【０００６】したがって、ＣＣＤ出力信号は、１画素ご
とに、フローティングキャパシタのリセット動作により
発生するリセット成分とリセットパルスの相関ノイズが
重畳するフィールドスルー部分と映像信号部分とから成
る。前記ＣＤＳ回路５４、５５は、ＣＣＤ出力信号のう
ちフィールドスルー部分のリセットレベルと映像信号部
分の画素レベルとの差分を求め、これによって相関ノイ
ズ成分を映像信号から排除するノイズ除去回路である。

【０００７】図７に、ＣＤＳの基本回路の構成を示し、
図８に入力するラインセンサと前記リセットレベルと画
素レベルのそれぞれを抽出するためのＳ／Ｈ回路の制御
タイミングを示す。

【０００８】ＣＤＳ回路５４、５５を介して出力された
撮像信号は、増幅器５６、５７を介して後段のＡＤ変換
器５８、５９の入力レンジに合わせて所望の信号レベル
にそれぞれ増幅された後に、ＡＤ変換器５８、５９によ
ってデジタル信号に変換されて、後段のデジタル画像処
理回路（不図示）ヘとそれぞれ伝送される。

【０００９】

【発明が解決しようとする課題】前述のように、前記ラ
インセンサの出力は、ＯＤＤ信号とＥＶＥＮ信号とに分
離して出力されるために、従来はＯＤＤ信号とＥＶＥＮ
信号とでほぼ同様の信号処理を行っている。このため、
同じような構成の処理回路が２重に必要となり、その分
だけ回路の部品点数も多くなり、とりわけ、ＡＤ変換器
を含めたアナログ回路部分でのコストが割高になる問題
があった。

【００１０】ところで、アナログ回路部分でのコストが
割高になる一方で、近年、ゲートアレイなどのＡＳＩＣ
をはじめとするデジタルＩＣの高速化・集積化技術の向
上が目覚しく、またこれに合わせてデジタル信号処理の
ローコスト化が急速に進んでいる。

【００１１】本発明は前述の問題点に鑑みてなされたも
のであり、ＡＤ変換器を含めたアナログ回路部分の回路
の簡素化およびローコスト化を達成できるようにするこ
とを目的とする。

【００１２】

【課題を解決するための手段】本発明の撮像装置は、撮
像ライン上の奇数番目画素の電荷を出力する第１の出力
端子と、偶数番目画素の電荷を出力する第２の出力端子
とを有する撮像装置において、前記第１の出力端子より
出力される電荷をサンプルホールドする第１のサンプル
ホールド手段と、前記第２の出力端子より出力される電
荷をサンプルホールドする第２のサンプルホールド手段
と、前記第１のサンプルホールド手段から出力される奇
数番目画素の電荷と、前記第２のサンプルホールド手段
から出力される偶数番目画素の電荷との間の差分を求め
る差分検出手段と、前記差分検出手段の出力信号に対し
て相関二重サンプリングを行う相関二重サンプリング回
路とを具備することを特徴としている。

【００１３】また、本発明の撮像装置の他の特徴とする
ところは、撮像ライン上の奇数番目画素の信号電荷を出
力する第１の出力端子と、偶数番目画素の信号電荷を出
力する第２の出力端子と有し、各出力端子から出力され
る画素信号におけるリセットレベルと画素信号レベルと
が交互に出力されるように構成された固体撮像素子を有
する撮像装置において、前記第１の出力端子より出力さ
れる画素信号をサンプルホールドする第１のサンプルホ
ールド手段と、前記第２の出力端子より出力される画素
信号をサンプルホールドする第２のサンプルホールド手
段と、前記第１のサンプルホールド手段から出力される
画素信号と、前記第２のサンプルホールド手段から出力
される画素信号との間の差分を求める差分検出手段と、
前記差分検出手段の出力信号に対して、相関二重サンプ
リングを行う相関二重サンプリング回路とを具備するこ
とを特徴としている。

【００１４】また、本発明の撮像装置のその他の特徴と
するところは、撮像ライン上の奇数番目画素の信号電荷
を出力する第１の出力端子と、偶数番目画素の信号電荷
を出力する第２の出力端子と有し、各出力端子から出力
される画素信号におけるリセットレベルと画素信号レベ
ルとが交互に出力されるように構成された固体撮像素子
を有する撮像装置において、前記第１の出力端子より出
力される画素信号をサンプルホールドする第１のサンプ
ルホールド手段と、前記第２の出力端子より出力される
画素信号をサンプルホールドする第２のサンプルホール
ド手段と、前記第１のサンプルホールド手段から出力さ
れる画素信号と、前記第２のサンプルホールド手段から
出力される画素信号との間の差分を求める第１の差分検
出手段と、前記第１の差分検出手段の出力信号に対し
て、前記リセットレベルを抽出する第３のサンプルホー
ルド手段と、前記第１の差分検出手段の出力信号に対し
て、前記画素信号レベルを抽出する第４のサンプルホー
ルド手段と、前記第３のサンプルホールド手段および第
４のサンプルホールド手段によって抽出された信号の差
分を求める第２の差分検出手段とを具備することを特徴
としている。

【００１５】また、本発明の撮像装置のその他の特徴と
するところは、前記第１のサンプルホールド手段および
第２のサンプルホールド手段は、前記奇数番目画素の信
号と偶数番目画素の信号との間で、１画素あたりのリセ
ットレベル出力期間もしくは画素信号レベル出力期間の
およそ半分の時間だけ時間差を設けるように制御される
ことを特徴としている。

【００１６】また、本発明の撮像装置のその他の特徴と
するところは、前記第３のサンプルホールド手段および
第４のサンプルホールド手段は、前記差分検出手段の出
力信号に対して、１画素あたりのリセットレベル出力期
間もしくは画素信号レベル出力期間のおよそ半分の時間
だけ時間差を設けるように制御されることを特徴として
いる。

【００１７】また、本発明の撮像装置のその他の特徴と
するところは、前記相関二重サンプリング回路により生
成されたＣＤＳ信号出力をデジタル信号に変換するＡＤ
変換手段と、前記ＡＤ変換手段により変換されたデジタ
ル信号から前記奇数番目画素および偶数番目画素の信号
成分を分離して抽出する画素信号抽出手段とを具備する
ことを特徴としている。

【００１８】また、本発明の撮像装置のその他の特徴と
するところは、前記第３のサンプルホールド手段および
第４のサンプルホールド手段により生成されたＣＤＳ信
号出力をデジタル信号に変換するＡＤ変換手段と、前記
ＡＤ変換手段により変換されたデジタル信号から前記奇
数番目画素および偶数番目画素の信号成分を分離して抽
出する画素信号抽出手段とを具備することを特徴として
いる。

【００１９】また、本発明の撮像装置のその他の特徴と
するところは、前記画素信号抽出手段は、前記ＡＤ変換
手段により変換されたデジタル信号から、前記奇数番目
画素と偶数番目画素の信号成分のそれぞれに対して、画
素信号レベルとその画素信号の直前のリセット信号レベ
ルによるＣＤＳ成分、および注目画素の画素信号レベル
とその画素信号の直後のリセット信号レベルによるＣＤ
Ｓ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣ
ＤＳ信号を加算して平均処理を施す信号演算手段を含む
ことを特徴としている。

【００２０】本発明の撮像方法は、撮像ライン上の奇数
番目画素の電荷を出力する第１の出力端子と、偶数番目
画素の電荷を出力する第２の出力端子とを有する撮像装
置を使用した撮像方法において、前記第１の出力端子よ
り出力される電荷をサンプルホールドする第１のサンプ
ルホールド処理と、前記第２の出力端子より出力される
電荷をサンプルホールドする第２のサンプルホールド処
理と、前記第１のサンプルホールド処理により生成され
る電荷と、前記第２のサンプルホールド処理により生成
される電荷との間の差分を求める差分検出処理と、前記
差分検出処理により得られた信号に対して、相関二重サ
ンプリングを行う相関二重サンプリング処理とを行うこ
とを特徴としている。

【００２１】本発明の撮像方法の他の特徴とするところ
は、撮像ライン上の奇数番目画素の信号電荷を出力する
第１の出力端子と、偶数番目画素の信号電荷を出力する
第２の出力端子と有し、各出力端子から出力される画素
信号におけるリセットレベルと画素信号レベルとが交互
に出力されるように構成された固体撮像素子を使用する
撮像方法において、前記第１の出力端子より出力される
画素信号をサンプルホールドする第１のサンプルホール
ド処理と、前記第２の出力端子より出力される画素信号
をサンプルホールドする第２のサンプルホールド処理
と、前記第１のサンプルホールド処理により生成される
画素信号と、前記第２のサンプルホールド処理により生
成される画素信号との間の差分を求める差分検出処理
と、前記差分検出処理により得られる信号に対して、相
関二重サンプリングを行う相関二重サンプリング処理と
を行うことを特徴としている。

【００２２】本発明の撮像方法のその他の特徴とすると
ころは、撮像ライン上の奇数番目画素の信号電荷を出力
する第１の出力端子と、偶数番目画素の信号電荷を出力
する第２の出力端子と有し、各出力端子から出力される
画素信号におけるリセットレベルと画素信号レベルとが
交互に出力されるように構成された固体撮像素子を有す
る撮像方法において、前記第１の出力端子より出力され
る画素信号をサンプルホールドする第１のサンプルホー
ルド処理と、前記第２の出力端子より出力される画素信
号をサンプルホールドする第２のサンプルホールド処理
と、前記第１のサンプルホールド処理により生成される
画素信号と、前記第２のサンプルホールド処理により生
成される画素信号との間の差分を求める第１の差分検出
処理と、前記第１の差分検出処理の出力信号に対して、
前記リセットレベルを抽出する第３のサンプルホールド
処理と、前記第１の差分検出処理により得られた信号に
対して、前記画素信号レベルを抽出する第４のサンプル
ホールド処理と、前記第３のサンプルホールド処理およ
び第４のサンプルホールド処理によって抽出された信号
の差分を求める第２の差分検出処理とを行うことを特徴
としている。

【００２３】本発明の撮像方法のその他の特徴とすると
ころは、前記第１のサンプルホールド処理および第２の
サンプルホールド処理は、前記奇数番目画素の信号と偶
数番目画素の信号との間で、１画素あたりのリセットレ
ベル出力期間もしくは画素信号レベル出力期間のおよそ
半分の時間だけ時間差を設けるように制御されることを
特徴としている。

【００２４】本発明の撮像方法のその他の特徴とすると
ころは、前記第３のサンプルホールド処理および第４の
サンプルホールド処理は、前記差分検出処理の出力信号
に対して、１画素あたりのリセットレベル出力期間もし
くは画素信号レベル出力期間のおよそ半分の時間だけ時
間差を設けるように制御されることを特徴としている。

【００２５】本発明の撮像方法のその他の特徴とすると
ころは、前記相関二重サンプリング回路により生成され
たＣＤＳ信号出力をデジタル信号に変換するＡＤ変換処
理と、前記ＡＤ変換処理により変換されたデジタル信号
から前記奇数番目画素および偶数番目画素の信号成分を
分離して抽出する画素信号抽出処理とを行うことを特徴
としている。

【００２６】本発明の撮像方法のその他の特徴とすると
ころは、前記第３のサンプルホールド処理および第４の
サンプルホールド処理により生成されたＣＤＳ信号出力
をデジタル信号に変換するＡＤ変換処理と、前記ＡＤ変
換処理により変換されたデジタル信号から前記奇数番目
画素および偶数番目画素の信号成分を分離して抽出する
画素信号抽出処理とを具備することを特徴としている。

【００２７】本発明の撮像方法のその他の特徴とすると
ころは、前記画素信号抽出処理は、前記ＡＤ変換処理に
より変換されたデジタル信号から、前記奇数番目画素と
偶数番目画素の信号成分のそれぞれに対して、画素信号
レベルとその画素信号の直前のリセット信号レベルによ
るＣＤＳ成分、および注目画素の画素信号レベルとその
画素信号の直後のリセット信号レベルによるＣＤＳ成分
の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信
号を加算して平均処理を施す信号演算処理を含むことを
特徴としている。

【００２８】本発明の記憶媒体は、前記撮像装置を構成
する各手段としてコンピュータを機能させるためのプロ
グラムを格納したことを特徴としている。

【００２９】また、本発明の記憶媒体の他の特徴とする
ところは、前記撮像方法を構成するステップがコンピュ
ータから読み出し可能に格納されていることを特徴とし
ている。

【００３０】本発明は前記技術手段よりなるので、ライ
ン上の奇数番目画素と偶数番目画素とが、それぞれ別々
の出力として分離出力されたＯＤＤ信号とＥＶＥＮ信号
を、同一のＣＤＳ処理回路で同時に行うことができ、し
かも、マルチプレクスすることもなく、そのまま１つの
増幅バッファ回路およびＡＤ変換器でデジタル信号に変
換することが可能となる。

【００３１】また、本発明の他の特徴によれば、注目画
素の画素信号レベルとその画素信号の直前のリセット信
号レベルによるＣＤＳ成分と、注目画素の画素信号レベ
ルとその画素信号の直後のリセット信号レベルによるＣ
ＤＳ成分の２種類のＣＤＳ信号を抽出し、加算平均処理
を施すようにしたので、画像信号のＳＮを改善すること
ができ、画質を著しく向上させることができる。

【００３２】

【発明の実施の形態】《第１の実施の形態》図１は、本
発明の撮像装置における第１の実施の形態の特徴を表す
ブロック図であり、図２は第１の実施の形態の撮像装置
の動作を説明するための各信号のタイミングチャートで
ある。図１に示したように、本実施の形態の撮像装置
は、前段のアナログ部１３と後段のデジタル部１４とに
大別される。

【００３３】まず、前記ラインセンサの出力信号である
ＯＤＤ信号とＥＶＥＮ信号とがアナログ部１３にそれぞ
れ供給される。アナログ部１３においては、ＯＤＤ信号
がサンプルホールド回路１に入力され、ＥＶＥＮ信号が
サンプルホールド回路３に入力される。

【００３４】サンプルホールド回路１のサンプルホール
ド出力Ｓ１は、サンプルホールド回路２に入力されてサ
ンプルホールドされる。そして、前記サンプルホールド
回路２のサンプルホールド出力Ｓ２が差動増幅器４の正
極に入力される。一方、サンプルホールド回路３のサン
プルホールド出力Ｓ３は、前記差動増幅器４の負極に入
力される。サンプルホールド回路１にはサンプルホール
ドパルスＳＨ１が供給され、サンプルホールド回路２、
３にはサンプルホールドパルスＳＨ２が供給されてい
る。

【００３５】前記差動増幅器４の出力Ｓ４は、サンプル
ホールド回路５、６に順次供給され、前記サンプルホー
ルド回路６の出力Ｓ５が差動増幅器８の正極に入力され
る。また、差動増幅器４の出力Ｓ４は、サンプルホール
ド回路７にも供給され、前記サンプルホールド回路７の
出力Ｓ６が差動増幅器８の負極に入力される。前記サン
プルホールド回路５にはサンプルホールドパルスＳＨ３
が供給され、サンプルホールド回路６、７にはサンプル
ホールドパルスＳＨ４が供給される。

【００３６】前記差動増幅器８の出力Ｓ７は増幅バッフ
ァ回路９に与えられ、前記増幅バッファ回路９において
所定の信号レベルに増幅された後、アナログ部１３の出
力信号としてデジタル部１４に供給される。

【００３７】デジタル部１４に入力されたアナログ部１
３の出力信号は、まず、ＡＤ変換器１０に入力されてデ
ィジタル信号に変換される。そして、このＡＤ変換され
たデジタル信号Ｄ１は、Ｄフリップフロップ回路１２の
データ入力端子Ｄに入力されるとともに、符号反転回路
１１を介してＤフリップフロップ回路１３のデータ入力
端子Ｄにも入力される。

【００３８】Ｄフリップフロップ回路１２の出力データ
Ｄ２は、分離抽出されたＯＤＤ信号として後段のデジタ
ル信号処理回路（不図示）に供給される。また、Ｄフリ
ップフロップ回路１３の出力データＤ３は、分離抽出さ
れたＥＶＥＮ信号として後段のデジタル信号処理回路
（不図示）に供給される。

【００３９】次に、本実施の形態の撮像装置の回路動作
と信号の流れについて説明する。図２に、回路の制御タ
イミングと信号のタイミングとの関係を示す。サンプル
ホールド回路１に入力されたＯＤＤ信号は、１画素期間
について４分の１画素周期の第１のサンプルホールドタ
イミング信号ＳＨ１（サンプルホールド回路は、すべて
“Ｈ”レベルでサンプリング動作、“Ｌ”レベルでホー
ルド動作を行うものとする）によって、ＯＤＤ信号のリ
セットレベルと画素レベルが２回ずつ、計４回のサンプ
ルホールドがなされる。

【００４０】一方、ＥＶＥＮ信号は、同じく１画素期間
について４分の１画素周期の第２のサンプルホールドタ
イミング信号ＳＨ２によって、ＥＶＥＮ信号のリセット
レベルと画素レベルが２回ずつ、計４回のサンプルホー
ルドがなされる。

【００４１】第２のサンプルホールドタイミング信号Ｓ
Ｈ２は、第１のサンプルホールドタイミング信号ＳＨ１
に対して８分の１画素期間に相当する時間だけサンプル
ホールドのタイミングを進ませてある。

【００４２】さらに、サンプルホールド回路２において
第２のサンプルホールドタイミング信号ＳＨ２によって
サンプルホールドされたＯＤＤ信号Ｓ２は、同じくサン
プルホールド回路３において第２のサンプルホールドタ
イミング信号ＳＨ２によってサンプルホールドされたＥ
ＶＥＮ信号Ｓ３に対して、結果的にちょうど４分の１画
素期間に相当する時間だけサンプリングの時間差が生ず
るように設定されている。

【００４３】以降の信号処理のタイミングと信号内容の
変遷を表すデータフローを、図３に模式的に示す。先
ず、図３に示すサンプリングデータの表記について補足
的に説明する。すでに説明したようにＯＤＤ信号、ＥＶ
ＥＮ信号それぞれの１画素期間についてリセットレベル
と画素レベルで２回ずつ、計４回のサンプルホールドが
行われており、これに対応する４つのサンプリング値
を、Ｏ１Ｄ、Ｏ１Ｄ、Ｏ１Ｓ、Ｏ１Ｓ、Ｅ１Ｄ、Ｅ１
Ｄ、Ｅ１Ｓ、Ｅ１Ｓ、のように示してある。

【００４４】ここで、頭文字のＯがＯＤＤ信号、ＥがＥ
ＶＥＮ信号であることをそれぞれ表し、２番目の番号１
が順次読み出される画素の順番を表し、３番目の文字が
リセットレベルＤか画素レベルＳのいずれであるかを表
している。

【００４５】各サンプリング値の上部には、対応するサ
ンプリングホールド信号名とそのおおまかなサンプリン
グタイミングを記した。これ以降は、図３のフローを元
に動作説明を行う。

【００４６】差動増幅器４に入力された信号Ｓ２および
信号Ｓ３の差分値は、たとえば、（Ｅ１Ｓ−Ｏ１Ｄ）の
ように表され、これは、ＥＶＥＮ信号の１番目の画素の
信号レベルからＯＤＤ信号の１番目の画素のリセツトレ
ベルを引いた値を表している。実際には、前記差分値の
一定倍に増幅された電圧値が差動増幅器４より出力され
るが、ここでは、各サンプリング値の信号成分について
のみ表記してある。

【００４７】差動増幅器４に入力されたＯＤＤ信号Ｓ２
とＥＶＥＮ信号Ｓ３は、ＳＨ回路１、２、３により、ち
ょうど４分の１画素期間に相当する時間だけサンプリン
グ時間差が生ずるよう設定されたことで、図３に示すよ
うに、ＯＤＤ信号Ｓ２とＥＶＥＮ信号Ｓ３のリセツトレ
ベル期間と画素信号レベル期間とが互いに４分の１画素
期間分だけオーバーラップする期間が生じ、その差分出
力信号Ｓ４は、ほぼサンプルホールドパルスＳＨ２のサ
ンプリングタイミングに位相同期して、Ｅ１Ｄ‐Ｏ１
Ｄ、Ｅ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｏ１Ｓ、Ｅ２Ｄ‐Ｏ１
Ｓ、…のように、４分の１画素期間ごとに異なる信号成
分の連なりになる。

【００４８】ＳＨ回路５に供給されるサンプルホールド
パルスＳＨ３には、サンプルホールドパルスＳＨ１を所
定の時間Δｔだけ遅延させたタイミングが設定され、同
じくＳＨ回路６、７に供給されるサンプルホールドパル
スＳＨ４には、サンプルホールドパルスＳＨ２を所定の
時間Δｔだけ遅延させたタイミングが設定される。

【００４９】前記所定の時間Δｔには、サンプルホール
ド回路２、３および差動増幅器４の伝播遅延時間分を考
慮し、差分出力Ｓ４において上記４分の１画素期間ごと
の値が安定してサンプルホールド回路５、６、７におい
てサンプルホールドできるだけの遅延時間が設定される
ものとする。

【００５０】差動増幅器４の差分出力Ｓ４は、まずサン
プルホールド回路５においてサンプルホールドパルスＳ
Ｈ３によって（ＳＨ１＋ΔＴ）のタイミングでサンプル
ホールドされる。その後で、サンプルホールド回路６に
おいてサンプルホールドパルスＳＨ４によって（ＳＨ２
＋ΔＴ）のタイミングで再びサンプルホールドされるの
で、サンプルホールドパルスＳＨ２に対してほぼ（４分
の１画素周期分十Δｔ）だけ遅延された信号Ｓ５とな
り、差動増幅器８の正極に入力される。

【００５１】また、差分出力Ｓ４はサンプルホールド回
路６にも与えられ、サンプルホールド回路６においてサ
ンプルホールドパルスＳＨ４によって（ＳＨ２＋ΔＴ）
のタイミングでサンプルホールドされ、サンプルホール
ドパルスＳＨ２に対してほぼΔｔだけ遅延された信号Ｓ
６となり、差動増幅器８の負極に入力される。

【００５２】これにより、サンプルホールド出力Ｓ５
は、サンプルホールド出力Ｓ６に対して、ちょうど４分
の１画素期間分のデータ単位で、信号成分の連なりが遅
れる結果となる。

【００５３】したがって、差動増幅器８の差分出力Ｓ７
は、図３に示すように、Ｅ１Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１
Ｄ、Ｅ１Ｓ‐Ｅ２Ｄ、０２Ｄ‐Ｏ１Ｓ、…のごとく、Ｏ
ＤＤ信号、ＥＶＥＮ信号それぞれの画素信号レベルとリ
セット信号レベルの差信号の成分が交互に繰り返し連な
る信号列が得られる。

【００５４】すなわち、ＯＤＤ信号とＥＶＥＮ信号のそ
れぞれについて、ＣＣＤ信号の中からリセットノイズ成
分を排除したＣＤＳ（相関２重サンプリング）出力が得
られたことになる。

【００５５】さらに処理は進み、差動増幅器７の出力Ｓ
７は、増幅バッファ回路９により、ＡＤ変換器１０の入
力レンジに合わせて所望の信号レベルに増幅された後
に、後段のＡＤ変換器１０によりサンプリングパルスＰ
１に同期して、デジタル信号Ｄ１（多ビット）ヘと変換
される。

【００５６】前記サンプリングパルスＰ１は、前記４分
の１画素周期のＣＤＳ信号列に対し、これらを適切にデ
ジタルサンプリングする４分の１画素周期のサンプリン
グパルスである。

【００５７】デジタルサンプリングされた信号Ｄ１は、
すでに説明したようにＯＤＤ信号のＣＤＳ成分とＥＶＥ
Ｎ信号のＣＤＳ成分とが交互に繰り返し連なる信号列で
あり、これをＤフリップフロップ回路１２のデータ端子
に入力し、図３に示すように、サンプリングパルスＰ１
の４倍の周期（１画素周期）のサンプリングパルスＰ２
で、ＯＤＤ信号成分に位相を合わせてラッチすること
で、Ｏ１Ｓ‐Ｏ１Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３
Ｄ、…のごとく、ＯＤＤ信号のＣＤＳ成分Ｄ２のみを分
離抽出することができる。

【００５８】全く同様に、デジタルサンプリングされた
信号Ｄ１を符号反転器１１を介してＤフリップフロップ
回路１３のデータ端子に入力し、図３に示すように、サ
ンプリングパルスＰ１の４倍の周期（１画素周期）のサ
ンプリングパルスＰ３で、ＥＶＥＮ信号成分に位相を合
わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２
Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のＣＤ
Ｓ成分Ｄ３のみを分離抽出することができる。

【００５９】前述のようにして分離抽出されたＯＤＤ信
号のＣＤＳ成分Ｄ２とＥＶＥＮ信号のＣＤＳ成分Ｄ３は
それぞれ、その後、後段のデジタル信号処理回路（不図
示）において、黒オフセット補正やシェーディング補正
などのスキャナー画像特有の種々の信号処理が施された
後に再合成されて画像信号が形成される。

【００６０】このように、本実施の形態においては、ラ
インセンサより出力されたＯＤＤ信号とＥＶＥＮ信号と
を、４分の１画素周期の時間差を持たせてサンプルホー
ルドする第１および第２のサンプルホールド手段と、サ
ンプルホールド出力間の差分を求める第１の差動増幅手
段を設け、前記差動増幅手段の出力に対して、さらに４
分の１画素周期の時間差を持たせて前記リセットレベル
と画素信号レベルとを抽出する第３および第４のサンプ
ルホールド手段と、前記第３および第４のサンプルホー
ルド手段によって抽出された信号の差分を求める第２の
差動増幅手段により画素信号を生成するようにＣＤＳ回
路を構成した。

【００６１】これにより、従来はＯＤＤ信号とＥＶＥＮ
信号とで別々に行っていたＣＤＳ処理を前記回路構成で
同時に行うことができる。しかも、ＯＤＤ信号、ＥＶＥ
Ｎ信号それぞれのＣＤＳ成分が交互に繰り返し連なる信
号列の形で抽出できるので、マルチプレクスすることも
なく、そのまま１つの増幅バッファ回路およびＡＤ変換
器でデジタル信号に変換することが可能である。

【００６２】したがって、本実施の形態の撮像装置によ
れば、アナログ信号処理を行う回路の規模を略半減する
ことができるとともに、ＡＤ変換器も半減させることが
できる。前記ＡＤ変換器は、通常は単品で構成されるの
で、個数を半減させるとコストも半減させることができ
る。

【００６３】なお、本実施の形態の場合、デジタル部１
４においてＤＦＦ回路が２個増え、遅延回路が１個増え
た構成となっているが、これらの回路は、後段のデジタ
ル信号処理のために設けられているＡＳＩＣ（集積回
路）の内部ゲートで実現することができるので、前記Ａ
ＳＩＣの許容ゲート数の範囲内で吸収することができ、
装置の規模やコストの増大を来すことなく実現すること
ができる。

【００６４】また、本実施の形態によれば、アナログ回
路におけるＣＤＳ処理を１本化したので、回路規模を小
さくできる上に、１画素２度サンプリングによる加算平
均処理となるので、ＳＮを向上させる利点が得られる。

【００６５】《第２の実施の形態》次に、図４及び図５
を参照しながら本発明の第２の実施の形態を説明する。
前記デジタル信号Ｄ１は、すでに説明したように、Ｅ１
Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐ＩｊＥ２Ｄ、０
２Ｄ‐Ｏ１Ｓ、…のごとく、ＯＤＤ信号、ＥＶＥＮ信号
それぞれの画素信号レベルとリセット信号レベルの差信
号の成分が交互に繰り返し連なる信号列により形成され
る。

【００６６】しかし、ＯＤＤ信号成分のみに着目すれ
ば、特定注目画素について、例えば（Ｏ１Ｓ‐Ｏ１Ｄ）
と（Ｏ２Ｄ‐Ｏ１Ｓ）なる、２つのＣＤＳ成分を含んで
いる。（Ｏ１Ｓ‐Ｏ１Ｄ）は、注目画素の画素信号レベ
ルとその画素信号の直前のリセット信号レベルによるＣ
ＤＳ成分であり、（Ｏ２Ｄ‐Ｏ１Ｓ）は、注目画素の画
素信号レベルとその画素信号の直後のリセット信号レベ
ルによるＣＤＳ成分であり、いずれも同一画素信号であ
る。すなわち、第１の実施の形態においては、いずれか
一方のＣＤＳ成分だけを利用している。

【００６７】そこで、これら２つのＣＤＳ成分の両方を
利用して、さらに、ＣＣＤセンサで発生するショットノ
イズやその後段のアナログ部１３で発生する熱雑音ノイ
ズ等のランダムノイズ成分を抑圧して画像信号の品位を
より高めることを可能にしたのが、この第２の実施の形
態の撮像装置である。

【００６８】図４に示すように、この第２の実施の形態
のデジタル部４１では、アナログ部１３の出力信号がま
ずＡＤ変換器３０に入力されてデジタル信号に変換され
る。そして、前記ＡＤ変換器３０によって変換されたデ
ジタル信号Ｄ１は、Ｄフリップフロップ回路３３に入力
される。また、符号反転回路３１を経て符号反転された
値がＤフリップフロップ回路３４に入力される。

【００６９】そして、Ｄフリップフロップ回路３３の出
力データＤ２と、Ｄフリップフロップ回路３４の出力デ
ー夕Ｄ４はそれぞれ平均加算器３７に入力され、平均加
算器３７の演算出力はＤフリップフロップ回路３９に入
力され、分離抽出されたＯＤＤ信号Ｄ６としてＤフリッ
プフロップ回路３９から出力され、後段のデジタル信号
処理回路（不図示）に供給される。

【００７０】また、ＡＤ変換器３０によってＡＤ変換さ
れたデジタル信号Ｄ１は、Ｄフリップフロップ回路３５
にも入力されるとともに、符号反転回路３２を経て符号
反転された値がＤフリップフロップ回路３６に入力され
る。

【００７１】そして、Ｄフリップフロップ回路３５の出
力データＤ５と、Ｄフリップフロップ回路３６の出力デ
ータＤ３は平均加算器３７にそれぞれ入力される。ま
た、平均加算器３８の演算出力は、Ｄフリップフロップ
回路４０に入力されて、分離抽出されたＥＶＥＮ信号Ｄ
７としてＤフリップフロップ回路４０から出力され、後
段のデジタル信号処理回路（不図示）に供給される。

【００７２】次に、図５を参照しながら本実施の形態の
回路の動作と信号のフローについて説明する。アナログ
部１３の出力信号は、ＡＤ変換器３０によりサンプリン
グパルスＰ１に同期して、デジタル信号Ｄ１（多ビッ
ト）へと変換される。サンプリングパルスＰ１は、前記
４分の１画素周期のＣＤＳ信号列に対し、これらを適切
にデジタルサンプリングする４分の１画素周期のサンプ
リングパルスである。

【００７３】デジタルサンプリングされた信号Ｄ１は、
すでに説明したようにＯＤＤ信号とＥＶＥＮ信号のＣＤ
Ｓ成分とが交互に繰り返し連なる信号列であり、これを
Ｄフリップフロップ回路３３のデータ端子に入力し、図
５に示すように、サンプリングパルスＰ１の４倍の周期
（１画素周期）のサンプリングパルスＰ２で、ＯＤＤ信
号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐Ｏ１
Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３Ｄ、…のごとく、Ｏ
ＤＤ信号のＣＤＳ成分の信号列Ｄ２を分離抽出すること
ができる。

【００７４】さらに、信号Ｄ１を符号反転器３１を介し
てＤフリップフロップ回路３４のデータ端子に入力し、
図５に示すように、サンプリングパルスＰ１の４倍の周
期（１画素周期）のサンプリングパルスＰ４で、ＯＤＤ
信号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐０
２Ｄ、０２Ｓ‐０３Ｄ、０３Ｓ‐０４Ｄ、…のごとく、
ＯＤＤ信号のもう一方のＣＤＳ成分の信号列Ｄ４を抽出
することもできる。

【００７５】上記Ｄ２とＤ４の信号列に対し、平均加算
器３７により平均加算演算が行われ、図５に示すような
サンプリングパルスＰ１の４倍の周期（１画素周期）の
サンプリングパルスＰ３で、同一画素信号期間が時間的
にオーバーラップする期間に位相をあわせてラッチする
ことで、同一画素信号であるＯＤＤ１（Ｏ１Ｓ‐Ｏ１
Ｄ）とＯＤＤ１’（Ｏ１Ｓ‐０２Ｄ）との間の加算平均
値である（ＯＤＤ１＋ＯＤＤ１’）／２が、Ｄフリップ
フロップ回路３９よりＯＤＤ信号のＣＤＳ出力Ｄ６とし
て出力される。

【００７６】同様にして、信号Ｄ１を、Ｄフリップフロ
ップ回路３５のデータ端子に入力し、図５に示すよう
に、サンプリングパルスＰ１の４倍の周期（１画素周
期）のサンプリングパルスＰ５で、ＥＶＥＮ信号成分に
位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ２Ｄ、Ｅ２
Ｓ‐０３Ｄ、Ｅ３Ｓ‐０４Ｄ、…のごとく、ＥＶＥＮ信
号のＣＤＳ成分の信号列Ｄ５を抽出することができる。

【００７７】さらに、信号Ｄ１を符号反転器３２を介し
てＤフリップフロップ回路３６のデータ端子に入力し、
サンプリングパルスＰ１の４倍の周期（１画素周期）の
サンプリングパルスＰ３で、ＯＤＤ信号成分に位相を合
わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２
Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のもう
一方のＣＤＳ成分の信号列Ｄ３を抽出することもでき
る。

【００７８】上記Ｄ３とＤ５の信号列に対し、平均加算
器３８により平均加算演算が行われ、図５に示すような
サンプリングパルスＰ１の４倍の周期（１画素周期）の
サンプリングパルスＰ４で、同一画素信号期間が時間的
にオーバーラップする期間に位相をあわせてラッチする
ことで、同一画素信号であるＥＶＥＮ１（Ｅ１Ｓ‐Ｅ１
Ｄ）とＥＶＥＮ１’（Ｅ１Ｓ‐Ｅ２Ｄ）との間の加算平
均値である（ＥＶＥＮ１＋ＥＶＥＮ１’）／２が、Ｄフ
リップフロップ回路４０よりＥＶＥＮ信号のＣＤＳ出力
Ｄ７として出力される。

【００７９】分離抽出されたＯＤＤ信号Ｄ６とＥＶＥＮ
信号Ｄ７とはそれぞれ、この後、後段のデジタル信号処
理回路（不図示）において、黒オフセット補正やシェー
ディング補正などのスキャナー画像特有の種種の信号処
理が施された後に再び、再合成されて画像信号が形成さ
れる。

【００８０】一般に、ＣＣＤセンサで発生するショット
ノイズやその後段のアナログ増幅器等で発生する熱雑音
ノイズ等のランダムノイズ成分は、互いに重畳されると
二乗平均で増大する性質を持つために、前述の加算平均
演算に対しては、信号成分はそのままで、ノイズ成分だ
けがルート２分の１倍に略抑圧される結果となり、その
分だけ信号のＳＮ比を改善することが可能である。

【００８１】したがって、前述の分離抽出されたＯＤＤ
信号Ｄ６とＥＶＥＮ信号Ｄ７についても同様のＳＮ比の
改善効果が得られる。しかも、隣接２画素間の加算平均
演算とは異なり、同一画素信号に対する加算平均演算で
あるため、画像信号の空間周波数成分を低減させる心配
がなく、著しい画質の向上が期待できる。

【００８２】（本発明の他の実施形態）本発明は複数の
機器（例えば、ホストコンピュータ、インタフェース機
器、リーダ、プリンタ等）から構成されるシステムに適
用しても良く、１つの機器（例えば、複写機、ファクシ
ミリ装置）からなる装置に適用しても良い。

【００８３】また、前述した実施形態の機能を実現する
ように各種のデバイスを動作させるように、前記各種デ
バイスと接続された装置あるいはシステム内のコンピュ
ータに対し、前記実施形態の機能を実現するためのソフ
トウェアのプログラムコードを供給し、そのシステムあ
るいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に
格納されたプログラムに従って前記各種デバイスを動作
させることによって実施したものも、本発明の範疇に含
まれる。

【００８４】また、この場合、前記ソフトウェアのプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコード自体、およびそのプ
ログラムコードをコンピュータに供給するための手段、
例えばかかるプログラムコードを格納した記憶媒体は本
発明を構成する。かかるプログラムコードを記憶する記
憶媒体としては、例えばフロッピーディスク、ハードデ
ィスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、
磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用い
ることができる。

【００８５】また、コンピュータが供給されたプログラ
ムコードを実行することにより、前述の実施形態の機能
が実現されるだけでなく、そのプログラムコードがコン
ピュータにおいて稼働しているＯＳ（オペレーティング
システム）あるいは他のアプリケーションソフト等の共
同して前述の実施形態の機能が実現される場合にもかか
るプログラムコードは本発明の実施形態に含まれること
は言うまでもない。

【００８６】さらに、供給されたプログラムコードがコ
ンピュータの機能拡張ボードやコンピュータに接続され
た機能拡張ユニットに備わるメモリに格納された後、そ
のプログラムコードの指示に基づいてその機能拡張ボー
ドや機能拡張ユニットに備わるＣＰＵ等が実際の処理の
一部または全部を行い、その処理によって前述した実施
形態の機能が実現される場合にも本発明に含まれること
は言うまでもない。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
ライン上の奇数番目画素と偶数番目画素とが、それぞれ
別々の出力として分離出力される固体撮像装置におい
て、ＯＤＤ信号とＥＶＥＮ信号とで別々に行っていたア
ナログ回路のＣＤＳ処理を同時に行うことができる。し
かも、マルチプレクスすることもなく、そのまま１つの
増幅バッファ回路およびＡＤ変換器でデジタル信号に変
換できるので、アナログ回路部分を大幅に簡素化するこ
とができ、ローコスト化が実現できる。

【００８８】また、本発明の他の特徴によれば、注目画
素の画素信号レベルとその画素信号の直前のリセット信
号レベルによるＣＤＳ成分と、注目画素の画素信号レベ
ルとその画素信号の直後のリセット信号レベルによるＣ
ＤＳ成分の２種類のＣＤＳ信号を抽出し、加算平均処理
を施すようにしたので、画像信号のＳＮを改善すること
ができ、画質を著しく向上させることができる。

【００８９】また、本発明のその他の特徴によれば、ラ
イン上の奇数番目画素と偶数番目画素とが、それぞれ別
々の出力として分離出力される固体撮像装置であれば、
映像信号のみならず、たとえばＣＣＤ遅延回路などのよ
うな、あらゆる用途に応用することが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。

【図２】本発明の第１の実施の形態の回路の動作を説明
する信号波形図である。

【図３】本発明の第１の実施の形態の信号の処理のタイ
ミングおよび流れを説明する図である。

【図４】本発明の第２の実施の形態の構成を示すブロッ
ク図である。

【図５】本発明の第２の実施の形態の信号の処理のタイ
ミングおよび流れを説明する図である。

【図６】従来のラインセンサの一例を示すブロック図で
ある。

【図７】ＣＤＳ回路の基本構成を示すブロック図であ
る。

【図８】ＣＤＳ回路の動作を説明する信号波形図であ
る。

【符号の説明】

１、２、３、５、６、７ Ｓ／Ｈ回路 ４、８ 作動増幅器 ９ 可変増幅器 １０ ＡＤ変換器 １１ 符号反転器 １２、１３ Ｄフリップフロップ ３０ ＡＤ変換器 ３１、３２ 符号反転器 ３３、３４、３５、３６、３９、４０ Ｄフリップフロ
ップ ３７、３８ 平均加算器

Claims (18)

【特許請求の範囲】
1. 【請求項１】 撮像ライン上の奇数番目画素の電荷を出
   力する第１の出力端子と、偶数番目画素の電荷を出力す
   る第２の出力端子とを有する撮像装置において、 前記第１の出力端子より出力される電荷をサンプルホー
   ルドする第１のサンプルホールド手段と、 前記第２の出力端子より出力される電荷をサンプルホー
   ルドする第２のサンプルホールド手段と、 前記第１のサンプルホールド手段から出力される奇数番
   目画素の電荷と、前記第２のサンプルホールド手段から
   出力される偶数番目画素の電荷との間の差分を求める差
   分検出手段と、 前記差分検出手段の出力信号に対して相関二重サンプリ
   ングを行う相関二重サンプリング回路とを具備すること
   を特徴とする撮像装置。
2. 【請求項２】 撮像ライン上の奇数番目画素の信号電荷
   を出力する第１の出力端子と、偶数番目画素の信号電荷
   を出力する第２の出力端子と有し、各出力端子から出力
   される画素信号におけるリセットレベルと画素信号レベ
   ルとが交互に出力されるように構成された固体撮像素子
   を有する撮像装置において、 前記第１の出力端子より出力される画素信号をサンプル
   ホールドする第１のサンプルホールド手段と、 前記第２の出力端子より出力される画素信号をサンプル
   ホールドする第２のサンプルホールド手段と、 前記第１のサンプルホールド手段から出力される画素信
   号と、前記第２のサンプルホールド手段から出力される
   画素信号との間の差分を求める差分検出手段と、 前記差分検出手段の出力信号に対して、相関二重サンプ
   リングを行う相関二重サンプリング回路とを具備するこ
   とを特徴とする撮像装置。
3. 【請求項３】 撮像ライン上の奇数番目画素の信号電荷
   を出力する第１の出力端子と、偶数番目画素の信号電荷
   を出力する第２の出力端子と有し、各出力端子から出力
   される画素信号におけるリセットレベルと画素信号レベ
   ルとが交互に出力されるように構成された固体撮像素子
   を有する撮像装置において、 前記第１の出力端子より出力される画素信号をサンプル
   ホールドする第１のサンプルホールド手段と、 前記第２の出力端子より出力される画素信号をサンプル
   ホールドする第２のサンプルホールド手段と、 前記第１のサンプルホールド手段から出力される画素信
   号と、前記第２のサンプルホールド手段から出力される
   画素信号との間の差分を求める第１の差分検出手段と、 前記第１の差分検出手段の出力信号に対して、前記リセ
   ットレベルを抽出する第３のサンプルホールド手段と、 前記第１の差分検出手段の出力信号に対して、前記画素
   信号レベルを抽出する第４のサンプルホールド手段と、 前記第３のサンプルホールド手段および第４のサンプル
   ホールド手段によって抽出された信号の差分を求める第
   ２の差分検出手段とを具備することを特徴とする撮像装
   置。
4. 【請求項４】 前記第１のサンプルホールド手段および
   第２のサンプルホールド手段は、前記奇数番目画素の信
   号と偶数番目画素の信号との間で、１画素あたりのリセ
   ットレベル出力期間もしくは画素信号レベル出力期間の
   およそ半分の時間だけ時間差を設けるように制御される
   ことを特徴とする請求項３に記載の撮像装置。
5. 【請求項５】 前記第３のサンプルホールド手段および
   第４のサンプルホールド手段は、前記差分検出手段の出
   力信号に対して、１画素あたりのリセットレベル出力期
   間もしくは画素信号レベル出力期間のおよそ半分の時間
   だけ時間差を設けるように制御されることを特徴とする
   請求項３に記載の撮像装置。
6. 【請求項６】 前記相関二重サンプリング回路により生
   成されたＣＤＳ信号出力をデジタル信号に変換するＡＤ
   変換手段と、 前記ＡＤ変換手段により変換されたデジタル信号から前
   記奇数番目画素および偶数番目画素の信号成分を分離し
   て抽出する画素信号抽出手段とを具備することを特徴と
   する請求項１または２に記載の撮像装置。
7. 【請求項７】 前記第３のサンプルホールド手段および
   第４のサンプルホールド手段により生成されたＣＤＳ信
   号出力をデジタル信号に変換するＡＤ変換手段と、 前記ＡＤ変換手段により変換されたデジタル信号から前
   記奇数番目画素および偶数番目画素の信号成分を分離し
   て抽出する画素信号抽出手段とを具備することを特徴と
   する請求項３〜５の何れか１項に記載の撮像装置。
8. 【請求項８】 前記画素信号抽出手段は、前記ＡＤ変換
   手段により変換されたデジタル信号から、前記奇数番目
   画素と偶数番目画素の信号成分のそれぞれに対して、画
   素信号レベルとその画素信号の直前のリセット信号レベ
   ルによるＣＤＳ成分、および注目画素の画素信号レベル
   とその画素信号の直後のリセット信号レベルによるＣＤ
   Ｓ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣ
   ＤＳ信号を加算して平均処理を施す信号演算手段を含む
   ことを特徴とする請求項７に記載の撮像装置。
9. 【請求項９】 撮像ライン上の奇数番目画素の電荷を出
   力する第１の出力端子と、偶数番目画素の電荷を出力す
   る第２の出力端子とを有する撮像装置を使用した撮像方
   法において、 前記第１の出力端子より出力される電荷をサンプルホー
   ルドする第１のサンプルホールド処理と、 前記第２の出力端子より出力される電荷をサンプルホー
   ルドする第２のサンプルホールド処理と、 前記第１のサンプルホールド処理により生成される電荷
   と、前記第２のサンプルホールド処理により生成される
   電荷との間の差分を求める差分検出処理と、 前記差分検出処理により得られた信号に対して、相関二
   重サンプリングを行う相関二重サンプリング処理とを行
   うことを特徴とする撮像方法。
10. 【請求項１０】 撮像ライン上の奇数番目画素の信号電
    荷を出力する第１の出力端子と、偶数番目画素の信号電
    荷を出力する第２の出力端子と有し、各出力端子から出
    力される画素信号におけるリセットレベルと画素信号レ
    ベルとが交互に出力されるように構成された固体撮像素
    子を使用する撮像方法において、 前記第１の出力端子より出力される画素信号をサンプル
    ホールドする第１のサンプルホールド処理と、 前記第２の出力端子より出力される画素信号をサンプル
    ホールドする第２のサンプルホールド処理と、 前記第１のサンプルホールド処理により生成される画素
    信号と、前記第２のサンプルホールド処理により生成さ
    れる画素信号との間の差分を求める差分検出処理と、 前記差分検出処理により得られる信号に対して、相関二
    重サンプリングを行う相関二重サンプリング処理とを行
    うことを特徴とする撮像方法。
11. 【請求項１１】 撮像ライン上の奇数番目画素の信号電
    荷を出力する第１の出力端子と、偶数番目画素の信号電
    荷を出力する第２の出力端子と有し、各出力端子から出
    力される画素信号におけるリセットレベルと画素信号レ
    ベルとが交互に出力されるように構成された固体撮像素
    子を有する撮像方法において、 前記第１の出力端子より出力される画素信号をサンプル
    ホールドする第１のサンプルホールド処理と、 前記第２の出力端子より出力される画素信号をサンプル
    ホールドする第２のサンプルホールド処理と、 前記第１のサンプルホールド処理により生成される画素
    信号と、前記第２のサンプルホールド処理により生成さ
    れる画素信号との間の差分を求める第１の差分検出処理
    と、 前記第１の差分検出処理の出力信号に対して、前記リセ
    ットレベルを抽出する第３のサンプルホールド処理と、 前記第１の差分検出処理により得られた信号に対して、
    前記画素信号レベルを抽出する第４のサンプルホールド
    処理と、 前記第３のサンプルホールド処理および第４のサンプル
    ホールド処理によって抽出された信号の差分を求める第
    ２の差分検出処理とを行うことを特徴とする撮像方法。
12. 【請求項１２】 前記第１のサンプルホールド処理およ
    び第２のサンプルホールド処理は、前記奇数番目画素の
    信号と偶数番目画素の信号との間で、１画素あたりのリ
    セットレベル出力期間もしくは画素信号レベル出力期間
    のおよそ半分の時間だけ時間差を設けるように制御され
    ることを特徴とする請求項１１に記載の撮像方法。
13. 【請求項１３】 前記第３のサンプルホールド処理およ
    び第４のサンプルホールド処理は、前記差分検出処理の
    出力信号に対して、１画素あたりのリセットレベル出力
    期間もしくは画素信号レベル出力期間のおよそ半分の時
    間だけ時間差を設けるように制御されることを特徴とす
    る請求項１１に記載の撮像方法。
14. 【請求項１４】 前記相関二重サンプリング回路により
    生成されたＣＤＳ信号出力をデジタル信号に変換するＡ
    Ｄ変換処理と、 前記ＡＤ変換処理により変換されたデジタル信号から前
    記奇数番目画素および偶数番目画素の信号成分を分離し
    て抽出する画素信号抽出処理とを行うことを特徴とする
    請求項９または１０に記載の撮像方法。
15. 【請求項１５】 前記第３のサンプルホールド処理およ
    び第４のサンプルホールド処理により生成されたＣＤＳ
    信号出力をデジタル信号に変換するＡＤ変換処理と、 前記ＡＤ変換処理により変換されたデジタル信号から前
    記奇数番目画素および偶数番目画素の信号成分を分離し
    て抽出する画素信号抽出処理とを具備することを特徴と
    する請求項１１〜１３の何れか１項に記載の撮像方法。
16. 【請求項１６】 前記画素信号抽出処理は、前記ＡＤ変
    換処理により変換されたデジタル信号から、前記奇数番
    目画素と偶数番目画素の信号成分のそれぞれに対して、
    画素信号レベルとその画素信号の直前のリセット信号レ
    ベルによるＣＤＳ成分、および注目画素の画素信号レベ
    ルとその画素信号の直後のリセット信号レベルによるＣ
    ＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類の
    ＣＤＳ信号を加算して平均処理を施す信号演算処理を含
    むことを特徴とする請求項１５に記載の撮像方法。
17. 【請求項１７】 請求項１〜８に記載の各手段としてコ
    ンピュータを機能させるためのプログラムを格納した記
    憶媒体。
18. 【請求項１８】 請求項９〜１６に記載の撮像方法を構
    成するステップがコンピュータから読み出し可能に格納
    されている記憶媒体。