JP2004072258A

JP2004072258A - 固体撮像装置及びその駆動方法

Info

Publication number: JP2004072258A
Application number: JP2002226354A
Authority: JP
Inventors: Koji Mitani; 三谷　公二; Hiroshi Shimamoto; 島本　洋
Original assignee: Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2002-08-02
Filing date: 2002-08-02
Publication date: 2004-03-04
Anticipated expiration: 2022-08-02
Also published as: JP4078144B2

Abstract

【課題】本発明は、ノイズ抑圧効果の低下及び回路規模の増大や電源の大容量化を防止できる固体撮像装置及びその駆動方法を提供することを目的とする。
【解決手段】水平有効期間内における２画素またはそれ以上の画素期間毎に、ＣＣＤ撮像素子４０の水平電荷転送ＣＣＤ１６の転送動作を１画素またはそれ以上の停止期間だけ停止させ、停止期間にのみＣＣＤ撮像素子の電荷検出容量１８をリセットし、リセット動作終了後に、２画素またはそれ以上の画素期間における各画素毎の信号を電荷検出容量で積分して出力し、電荷検出容量で積分した信号から、電荷検出容量で積分した信号を１画素期間遅延した信号を減算して１画素毎の信号を出力することにより、検出電荷容量をリセットする回数を減らして画素毎の光電荷信号を得ることができ、これにより、ノイズ抑圧効果の低下及び回路規模の増大や電源の大容量化などを防止できる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は固体撮像装置及びその駆動方法に関し、ＣＣＤ撮像素子を用いた固体撮像装置及びその駆動方法に関する。
【０００２】
【従来の技術】
図５は、従来のＣＣＤ撮像素子を用いた撮像装置の一例のブロック構成図を示す。従来の撮像において装置は、ＣＣＤ撮像素子１０とそれを駆動する駆動パルスを生成するパルス生成回路１２、及びパルス生成回路１２からパルスを供給されＣＣＤ撮像素子１０に特有のノイズを除去するノイズ抑圧回路１４で構成されるのが一般的である。
【０００３】
図６は、ＣＣＤ撮像素子のオンチップアンプ部の一例の回路構成図を示す。ＣＣＤ撮像素子の信号読み出し動作としては、画素信号毎にパケットになった光電荷を水平電荷転送ＣＣＤ１６で電荷検出容量１８に転送して電荷／電圧変換し、ソースフォロワ型バッファのオンチップアンプ２０を用いて信号を出力する。
【０００４】
１画素の信号出力が終了した時点で、リセットパルス入力端子２２にパルスを加え、リセットトランジスタ２４を動作させ、電荷検出容量１８に蓄積された光電荷信号をリセットし、ある一定電位（リセット電位）に再充電する。
【０００５】
この時、電荷検出容量１８は正確には一定電位にリセットされず、リセット毎にノイズ成分（リセットノイズ）を含んで異なる電位にリセットされる。このノイズ成分を除去するためには、リセット直後の無信号時における電荷検出容量１８の電位レベルを出力しなければならず、ＣＣＤ撮像素子１０の出力信号にはリセット期間、フィードスルー期間（無信号期間）、光電荷信号出力期間の３つの期間が必要となる。
【０００６】
図７に、理想的なＣＣＤ撮像素子の出力波形を示す。上記のようにＣＣＤ撮像素子１０の出力信号は、１画素期間内にリセット期間、フィードスルー期間、光電荷信号出力期間の３つの異なる信号を出力するような波形となる。
【０００７】
光電荷信号はフィールドスルー期間に出力されるリセットノイズに重畳される形で出力される。このリセットノイズを抑圧し、画素毎に正確な光電荷信号を得るためには、光電荷信号期間、及びフィードスルー期間の信号レベルを正確にサンプルし、それらの差分をとる処理が必要である。
【０００８】
図８は、ノイズ抑圧回路１４の一例の回路構成図を示す。ノイズ抑圧回路は、２つのサンプルホールド回路とそれらの回路で保持された信号レベルの差分を取る差動アンプから構成される。
【０００９】
入力端子２６にＣＣＤ出力信号を供給される。入力端子２７にはフィードスルー期間にトランジスタスイッチ２８をオンさせるサンプルホールドパルス１を供給し、この期間の信号レベルを信号保持容量２９に保持する。また、入力端子３０には光電荷信号出力期間にトランジスタスイッチ３１をオンさせるサンプルホールドパルス２を供給し、この期間の信号レベルを信号保持容量３２に保持する。そして、差動アンプ３３で信号保持容量２９，３２の信号の差分を取ることにより、リセットノイズ成分を抑圧した画素毎の信号を得ることができる。
【００１０】
図９に、従来装置の駆動タイミングを示す。１画素期間を３つの期間に分割し、そのうちフィードスルー期間、光電荷信号出力期間にＣＣＤ出力信号をサンプルホールドしなければならないため、トランジスタスイッチ２８，３１と信号保持容量２９，３２からなるサンプルホールド回路、及びパルス生成回路１２はＣＣＤ撮像素子の駆動周波数以上の高い周波数で動作することが求められる。
【００１１】
【発明が解決しようとする課題】
上記のように、ＣＣＤ撮像素子１０のオンチップアンプ２０、及びノイズ抑圧回路１４はＣＣＤ撮像素子１０の駆動周波数以上の周波数で動作することが必要とされる。また、動作を制御するパルス幅も１画素期間のパルス幅より狭い高速パルスが求められる。
【００１２】
そのため、ＣＣＤ撮像素子１０を高速に駆動する必要がある高速度カメラや画素数が多い超高精細カメラでは、ＣＣＤ撮像素子１０の駆動周波数が高くなり、オンチップアンプ２０やノイズ抑圧回路１４に求められる必要帯域はさらに広くなる。
【００１３】
このとき、ノイズ面から観察すると熱雑音に起因したオンチップアンプ２０のノイズは周波数帯域の平方根に比例して増加し、撮像装置で得られる映像信号の画質を低下させる。また、ＣＣＤ撮像素子１０に特有のリセットノイズを抑圧するノイズ抑圧回路１４ではサンプルホールド期間が短くなるため、精度よく信号をサンプルすることが困難になり、ノイズ抑圧効果が低下するという問題があった。
【００１４】
また、消費電力の面でもオンチップアンプ２０やノイズ抑圧回路１４等の周辺回路を高速動作させるため、消費電力が多くなり、回路の発熱や回路規模の増大、電源の大容量化などの問題が生じる。１画素の期間に複数の信号レベルを出力させなければならないのは、リセット時に発生するＣＣＤ撮像素子に特有のリセットノイズを除去するためである。
【００１５】
本発明は、上記の点に鑑みなされたもので、検出電荷容量をリセットする回数を減らして画素毎の光電荷信号を得ることができ、ノイズ抑圧効果の低下及び回路規模の増大や電源の大容量化などを防止できる固体撮像装置及びその駆動方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１または４に記載の発明は、水平有効期間内における２画素またはそれ以上の画素期間毎に、ＣＣＤ撮像素子の水平電荷転送ＣＣＤの転送動作を１画素またはそれ以上の停止期間だけ停止させ、停止期間にのみＣＣＤ撮像素子の電荷検出容量をリセットし、リセット動作終了後に、２画素またはそれ以上の画素期間における各画素毎の信号を電荷検出容量で積分して出力し、電荷検出容量で積分した信号から、電荷検出容量で積分した信号を１画素期間遅延した信号を減算して１画素毎の信号を出力することにより、検出電荷容量をリセットする回数を減らして画素毎の光電荷信号を得ることができ、これにより、ノイズ抑圧効果の低下及び回路規模の増大や電源の大容量化などを防止できる。
【００１７】
請求項２に記載の発明は、ノイズ抑圧手段から１画素毎の信号を供給され、前記電荷検出容量で積分した信号を出力する際に生じる非線形性を補正する非線形性補正手段を有することにより、非線形性による歪みのない画素信号を得ることができる。
【００１８】
請求項３に記載の発明では、非線形性補正手段は、ノイズ抑圧手段から供給される１画素毎の信号をデジタル的に加算して、電荷検出容量で積分して出力する信号と同じ組み合わせで積分した積分値を出力する加算手段と、加算手段の出力する積分値に応じて、予め記憶されている非線形性が補正された補正済積分値を読み出す補正手段と、補正手段から順次読み出される前記補正済積分値のうちリセット直後の補正済積分値を基準として次の補正済積分値から前の補正済積分値を減算して１画素毎の画素値を出力する減算手段とを有することにより、請求項２の発明を実現できる。
【００１９】
【発明の実施の形態】
図１は、本発明の固体撮像装置の一実施例のブロック構成図を示す。本実施例では、ＣＣＤ撮像素子４０、ノイズ抑圧回路４２、非線形性補正回路４４、及びパルス生成回路４６より構成される。ＣＣＤ撮像素子４０は、従来と同一構成であり、図６に示すと同様の水平電荷転送ＣＣＤ，電荷検出容量，オンチップアンプ，リセットトランジスタを備えている。
【００２０】
パルス生成回路４６は、撮像装置の同期パルスを生成する他に、ＣＣＤ撮像素子４０の駆動パルス、及び非線形性補正回路４４の非線形性補正タイミングパルスそれぞれを生成して、ＣＣＤ撮像素子４０，非線形性補正回路４４それぞれに供給する。
【００２１】
図２は、本発明の原理を説明するための信号タイミングチャートを示す。同図は撮像装置の水平有効期間の動作タイミングを示している。本発明では、画素毎に光電変換された光電荷を水平方向に転送する水平電荷転送ＣＣＤの駆動パルスを、２画素またはそれ以上の複数の画素期間毎に、１画素またはそれ以上の画素期間だけ停止して転送を中断し、その間に出力アンプをリセットして無信号出力レベルを得る期間とする。
【００２２】
本実施例では、例えば６画素期間毎にリセット動作を行い、リセット期間を１画素期間として水平電荷転送パルスが停止する。そして、光電荷がＣＣＤ撮像素子の出力アンプ部に転送されない期間にリセットパルスを加え、出力アンプ部の電荷検出容量をリセットする。
【００２３】
リセット後、まだ、水平電荷転送ＣＣＤ駆動パルスが停止している期間は電荷検出容量には光信号電荷がないため、無信号レベル（リセット１）が出力される。この無信号レベル（リセット１）がリセット毎に異なるため、リセットノイズといわれる画質を低下させるノイズとなる。
【００２４】
リセットレベルを１画素期間出力した後、水平電荷転送ＣＣＤ駆動パルスの動作を再開し、駆動パルスの立下りで水平電荷転送ＣＣＤから画素毎の光信号電荷を電荷検出容量に転送する。通常の駆動では、一画素毎に電荷検出容量はリセットされるが、本発明における駆動では一定期間リセット動作を停止するため、電荷検出容量には画素毎の光電荷信号が蓄積され、その積分値が出力される。
【００２５】
従って、ＣＣＤ撮像素子の出力信号は図２に示すように、画素信号が電荷検出容量１８に転送される毎に無信号レベル（リセット１）の上に各画素信号が積分された信号となる。このＣＣＤ出力信号と、同信号を１画素期間の遅延させた信号との差分をとることにより、撮像素子内で積分された信号から無信号レベル（リセット１）を抑圧した各画素毎の信号を得ることができる。
【００２６】
図３は、上記のノイズ抑圧動作を実現するノイズ抑圧回路４２の一実施例の回路構成図を示す。同図中、入力端子４８には素子内積分したＣＣＤ出力信号が入力され、このＣＣＤ出力信号は差動アンプ５２の反転入力端子に供給されると共に、遅延回路５０で１画素期間だけ遅延されて差動アンプ５２の非反転入力端子に供給される。
【００２７】
差動アンプは両入力信号の差分を取ることにより、ＣＣＤ撮像素子の各画素毎の信号を得て出力端子５４から出力する。
【００２８】
上記のＣＣＤ撮像素子内で積分動作を行う駆動法においては、ＣＣＤ撮像素子のオンチップアンプから出力される信号レベルが、通常の駆動に比べ積分する画素数分だけ大きくなる。そのため、オンチップアンプの特性上、そのゲインが一定でなくなる非線形性が現れる。
【００２９】
そこで、非線形性補正回路４４を用いることにより、その非線形性を補正する。図４は、非線形性補正回路４４の一実施例のブロック構成図を示す。同図中、ノイズ抑圧回路４２から出力された信号は、ＡＤコンバータ５６によってデジタル信号に変換される。そのときのデータ列を（…，Ｘｎ−２，Ｘｎ−１，ＸＸＸ，Ｘｎ，Ｘｎ＋１，Ｘｎ＋２，Ｘｎ＋３，Ｘｎ＋４，Ｘｎ＋５，ＸＸＸ，Ｘｎ＋６，…）とする。ここでＸｎ，Ｘｎ＋６はリセット直後の第１画素の出力信号を示し、ＸＸＸはリセット信号出力期間中に差動アンプ５２から出力される無意味な信号レベル（不定）を示す。
【００３０】
次に、ラインメモリ５８を用いて時間軸変換し，この無意味な信号レベルを除去し、画素データ列のみの信号とする。この信号を加算回路６０に入力し、リセット直後の画素信号とそれに続く画素信号を次々と加算する処理を行い、データ列（…＋Ｘｎ−２，…Ｘｎ−２＋Ｘｎ−１，Ｘｎ，Ｘｎ＋Ｘｎ＋１，Ｘｎ＋Ｘｎ＋１＋Ｘｎ＋２，Ｘｎ＋Ｘｎ＋１＋Ｘｎ＋２＋Ｘｎ＋３，Ｘｎ＋Ｘｎ＋１＋Ｘｎ＋２＋Ｘｎ＋３＋Ｘｎ＋４，Ｘｎ＋Ｘｎ＋１＋Ｘｎ＋２＋Ｘｎ＋３＋Ｘｎ＋４＋Ｘｎ＋５，Ｘｎ＋６…）を得る。
【００３１】
これを用いてオンチップアンプの持つ非線形特性の逆特性を持たせたルックアップテーブルを持つＲＯＭ６２を参照することによって、非線形性を補正したデータ列（…＋Ｘ’ｎ−２，…Ｘ’ｎ−２＋Ｘ’ｎ−１，Ｘ’ｎ，Ｘ’ｎ＋Ｘ’ｎ＋１，Ｘ’ｎ＋Ｘ’ｎ＋１＋Ｘ’ｎ＋２，Ｘ’ｎ＋Ｘ’ｎ＋１＋Ｘ’ｎ＋２＋Ｘ’ｎ＋３，Ｘ’ｎ＋Ｘ’ｎ＋１＋Ｘ’ｎ＋２＋Ｘ’ｎ＋３＋Ｘ’ｎ＋４，Ｘ’ｎ＋Ｘ’ｎ＋１＋Ｘ’ｎ＋２＋Ｘ’ｎ＋３＋Ｘ’ｎ＋４＋Ｘ’ｎ＋５，Ｘ’ｎ＋６…）を得る。
【００３２】
このデータ列を減算回路６４に供給し、リセット直後のデータＸ’ｎ，Ｘ’ｎ＋６を基準として、次の画素データから前の画素データを減算することにより、ＣＣＤ撮像素子４０の各画素毎に光電変換された光電荷信号に比例した画素データ（…Ｘ’ｎ−２，Ｘ’ｎ−１，Ｘ’ｎ，Ｘ’ｎ＋１，Ｘ’ｎ＋２，Ｘ’ｎ＋３，Ｘ’ｎ＋４，Ｘ’ｎ＋５，Ｘ’ｎ＋６…）を得て出力することができる。
【００３３】
このように、本発明によれば、高速度カメラや超高精細カメラのようにＣＣＤ撮像素子を高速に駆動する必要のある撮像装置においても、回路の周波数帯域や消費電力を従来装置に比べ小さくでき、また、ノイズ抑圧効果の低下も防止できるので、高画質な映像が撮影できる装置を実現することが可能となる。
【００３４】
なお、パルス生成回路４０が請求項記載のパルス生成手段に対応し、ノイズ抑圧回路４２がノイズ抑圧手段に対応し、非線形性補正回路４４が非線形性補正手段に対応し、ＡＤコンバータ，ラインメモリ５８，加算回路６０が加算手段に対応し、ＲＯＭ６２が補正手段に対応し、減算回路６４が減算手段に対応する。
【００３５】
【発明の効果】
上述の如く、請求項１または４に記載の発明によれば、検出電荷容量をリセットする回数を減らして画素毎の光電荷信号を得ることができ、これにより、ノイズ抑圧効果の低下及び回路規模の増大や電源の大容量化などを防止できる。
【００３６】
また、請求項２に記載の発明によれば、非線形性による歪みのない画素信号を得ることができる。
【００３７】
また、請求項３に記載の発明によれば、請求項２の発明を実現できる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の一実施例のブロック構成図である。
【図２】本発明の原理を説明するための信号タイミングチャートである。
【図３】ノイズ抑圧回路の一実施例の回路構成図である。
【図４】非線形性補正回路の一実施例のブロック構成図である。
【図５】従来のＣＣＤ撮像素子を用いた撮像装置の一例のブロック構成図である。
【図６】ＣＣＤ撮像素子のオンチップアンプ部の一例の回路構成図である。
【図７】理想的なＣＣＤ撮像素子の出力波形図である。
【図８】ノイズ抑圧回路の一例の回路構成図である。
【図９】従来装置の駆動タイミングを示す図である。
【符号の説明】
１６　水平電荷転送ＣＣＤ
１８　電荷検出容量
２０　オンチップアンプ
２４　リセットトランジスタ
４０　ＣＣＤ撮像素子
４２　ノイズ抑圧回路
４４　非線形性補正回路
４６　パルス生成回路
５０　遅延回路
５２　差動アンプ
５６　ＡＤコンバータ
５８　ラインメモリ
６０　加算回路
６２　ＲＯＭ
６４　減算回路

Claims

ＣＣＤ撮像素子を用いた撮像装置において、
水平有効期間内における２画素またはそれ以上の画素期間毎に、前記ＣＣＤ撮像素子の水平電荷転送ＣＣＤの転送動作を１画素またはそれ以上の停止期間だけ停止させ、かつ、前記停止期間にのみ前記ＣＣＤ撮像素子の電荷検出容量をリセットし、前記リセット動作終了後に前記２画素またはそれ以上の画素期間における各画素毎の信号を前記電荷検出容量で積分して出力するための駆動パルスを生成するパルス生成手段と、
前記電荷検出容量で積分した信号から、前記電荷検出容量で積分した信号を１画素期間遅延した信号を減算して１画素毎の信号を出力するノイズ抑圧手段を
有することを特徴とする固体撮像装置。
請求項１記載の撮像装置において、
前記ノイズ抑圧手段から１画素毎の信号を供給され、前記電荷検出容量で積分した信号を出力する際に生じる非線形性を補正する非線形性補正手段を
有することを特徴とする固体撮像装置。
請求項２記載の撮像装置において、
前記非線形性補正手段は、前記ノイズ抑圧手段から供給される１画素毎の信号をデジタル的に加算して、前記電荷検出容量で積分して出力する信号と同じ組み合わせで積分した積分値を出力する加算手段と、
前記加算手段の出力する積分値に応じて、予め記憶されている前記非線形性が補正された補正済積分値を読み出す補正手段と、
前記補正手段から順次読み出される前記補正済積分値のうち前記リセット直後の補正済積分値を基準として次の補正済積分値から前の補正済積分値を減算して１画素毎の画素値を出力する減算手段とを
有することを特徴とする固体撮像装置。
ＣＣＤ撮像素子を用いた撮像装置の駆動方法において、
水平有効期間内における２画素またはそれ以上の画素期間毎に、前記ＣＣＤ撮像素子の水平電荷転送ＣＣＤの転送動作を１画素またはそれ以上の停止期間だけ停止させ、
前記停止期間にのみ前記ＣＣＤ撮像素子の電荷検出容量をリセットし、
前記リセット動作終了後に、前記２画素またはそれ以上の画素期間における各画素毎の信号を前記電荷検出容量で積分して出力し、
前記電荷検出容量で積分した信号から、前記電荷検出容量で積分した信号を１画素期間遅延した信号を減算して１画素毎の信号を出力することを特徴とする固体撮像装置の駆動方法。