JP3991751B2 - 固体撮像素子及びその読み出し方法 - Google Patents
固体撮像素子及びその読み出し方法 Download PDFInfo
- Publication number
- JP3991751B2 JP3991751B2 JP2002107132A JP2002107132A JP3991751B2 JP 3991751 B2 JP3991751 B2 JP 3991751B2 JP 2002107132 A JP2002107132 A JP 2002107132A JP 2002107132 A JP2002107132 A JP 2002107132A JP 3991751 B2 JP3991751 B2 JP 3991751B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- column
- row
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子及びその読み出し方法に係り、特に読み出し領域の形状が不定なＣＭＯＳイメージセンサ及びその読み出し方法に関する。
【０００２】
【従来の技術】
半導体の光イメージセンサである固体撮像素子には、大きく分けてＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードの電荷の情報をいかに素子外部に伝えるかというところにある。ＣＣＤ方式は、発生した電荷を電荷転送素子（ＣＣＤ：Charge Coupled Devise）により直接転送して素子外部に伝える。一方、ＣＭＯＳセンサ方式は、発生した電荷による電位の情報を各素子にあるアンプを通して素子外部に伝える。
【０００３】
また、上記の両方式の得失について説明すると、ＣＣＤ方式は製造には特殊プロセスが必要であるため、専用の製造ラインが必要になる。一方、ＣＭＯＳセンサ方式は通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同じ方法で製造できるので、ＣＭＯＳ−ＬＳＩ用の製造ラインをそのまま使える。また、ＣＭＯＳセンサ方式では、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。
【０００４】
他方、ＣＭＯＳセンサ方式はＣＣＤ方式に比べて固定パターン雑音が大きいという問題点がある。固定パターン雑音は主にアンプ用トランジスタのしきい値電圧のバラツキによっている。しかし、ＣＣＤ方式は電荷転送を実行するために、複数の電源が必要になるが、ＣＭＯＳセンサ方式は単一電源でよく、ＣＣＤ方式よりも電圧が低い。従って、消費電力はＣＣＤ方式よりもＣＭＯＳセンサ方式の方が少ないというメリットがある。
【０００５】
次に、ＣＭＯＳイメージセンサの全体の構成について説明する。図６は従来の固体撮像素子の一例の全体構成図を示す。この固体撮像素子は、最も一般的なＣＭＯＳイメージセンサであり、３行３列に画素１１１〜１３３が基板上に配置されている。なお、ここでは、図示の簡略化のために２次元マトリクス状に配置される画素は３行３列の９個としたが、実際には膨大な数の画素が配置される。また、一次元直線状に画素が配列される場合もある。
【０００６】
各画素１１１〜１３３はフォトダイオード２と、フォトダイオード２で発生した電荷による電位変化を増幅するアンプ３と、アンプ３の出力を指示されたタイミングで画素外に出力する切り替えスイッチ４とからなる。また、各画素１１１〜１３３は、垂直シフトレジスタと行コントロール回路５で、行単位で動作が制御され、通常は上の行から下の行に向かって画素が選択制御される。更に、画素のデータは列単位で出力される。
【０００７】
また、各画素１１１〜１３３は列単位で負荷とノイズキャンセラ６が設けられている。ノイズキャンセラ６には通常ＣＤＳ回路（相関二重サンプリング回路）が使われる。画素１１１〜１３３の各列の電荷は水平シフトレジスタ７で、順次、水平転送されて外部へ出力される。ＣＭＯＳイメージセンサ上で像は左右反転しているため、通常処理は、右の列から左の列に処理が進む。また、内部にＡ／Ｄ変換回路を持ち、ディジタル信号で出力することもある。
【０００８】
次に、ＣＭＯＳイメージセンサの部分読み出し方法について説明する。例えば、特に注目するオブジェクトを高速に読み出すために、図７のように特定の読み出し領域（窓）を設定し、そこだけを読み出すという方法がある。同図中、図６と同一構成部分には同一符号を付してある。図７に示す固体撮像素子では、撮像エリア１０の特定の読み出し領域（窓）１１を、α行からα＋ｍ行、β列からβ＋ｎ列であるとすると、垂直シフトレジスタ／行制御部５の垂直シフトレジスタをα行からｍ行分設定する。
【０００９】
続いて、水平シフトレジスタ７をβ列からｎ列分設定する（注意：右から左方向にシフトしている）。そして、垂直シフトレジスタと、水平シフトレジスタ７とを上記の設定の範囲だけ稼働させ、（α、β）〜（α＋ｍ、β＋ｎ）の特定の読み出し領域（窓）１１の画素だけから信号を読み出す。読み出された信号は、ＣＤＳ、列信号処理部１２及びＡＤ変換等信号処理部１３を介して外部へ出力される。このような特定の読み出し領域（窓）１１の画素だけを読み出す場合は、全画素を読み出す方法に比べて読み出し画素数が減る分だけ、高速に読み出すことができる。
【００１０】
【発明が解決しようとする課題】
しかるに、上記の従来の固体撮像素子の読み出し方法では、垂直、水平のシフトレジスタの範囲を固定にするため、特定の読み出し領域（窓）は図７に１１で示したような矩形の形状でしか設定することができず、矩形以外の形状の領域からの部分的な読み出しができない。
【００１１】
この結果、従来方法では、例えば矩形に合わないオブジェクトＡを読み出すときに、余分な画素の情報まで読み出さなければならず、読み出しスピードを上げる妨げになっていた。
【００１２】
本発明は上記の点に鑑みなされたもので、固体撮像素子の読み出し領域の形状が矩形形状以外の形状でも、効率的な読み出しを行い得る固体撮像素子及びその読み出し方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、画素部の各列（各行）毎に設けられており、第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子において、第１のシフトレジスタ内に、画素部の読み出し領域の読み出しを開始する１行（又は１列）の開始座標を示す第１の開始レジスタと、読み出しを終了する１行（又は１列）の終了座標を示す第１の終了レジスタとを設定して、第１の開始レジスタから第１の終了レジスタまでの間でのみ、第１のシフトレジスタにシフト動作を行わせる第１の設定手段と、第１のシフトレジスタの第１の開始レジスタから第１の終了レジスタまで各行（又は各列）毎に読み出された画素からの信号を信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリと、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと、読み出しを終了する１列（又は１行）の終了座標を示す第２の終了レジスタとを設定して、第２の開始レジスタから第２の終了レジスタまでの間でのみ、メモリに蓄積されている各行（又は各列）毎の画素からの信号を順次出力させる第２の設定手段とを有する構成としたものである。
【００１４】
この発明では、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタと終了座標を示す第１の終了レジスタを設定すると共に、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと終了座標を示す第２の終了レジスタを設定することにより、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定することができるため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、また、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すことができる。
【００１５】
また、本発明は、上記の第２の設定手段を、画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、第２のシフトレジスタにより、メモリに対して、複数のレジスタの組のうち、最初のレジスタの組の蓄積されている各行（又は各列）毎の画素からの信号の読み出しが終わると順次、次のレジスタの組の蓄積されている各行（又は各列）毎の画素からの信号の読み出しを行わせることを特徴とする。
【００１６】
この発明では、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができる。
【００１８】
また、本発明では、コード生成手段を設けることで、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出した各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）に対して、読み出し領域に関連する情報を伝送することができる。
【００１９】
また、上記の目的を達成するため、本発明の固体撮像素子の読み出し方法は、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、画素部の各列（各行）毎に設けられており、第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子の読み出し方法において、第１のシフトレジスタ内に、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタを設定して、画素部から読み出し領域の１行（又は１列）分の画素の信号を読み出して信号処理回路に供給する第１のステップと、信号処理回路でノイズ除去処理を行って得られた、読み出し領域の１行（又は１列）分の画素からの信号をメモリに蓄積する第２のステップと、第２のシフトレジスタ内に、第２のステップでメモリに蓄積された読み出し領域の１行（又は１列）分に対応した、１列（又は１列）の第２の開始レジスタから第２の終了レジスタを設定してシフト動作させ、メモリから第２の開始レジスタから第２の終了レジスタまでの画素の信号を読み出し出力させる第３のステップと、第１のシフトレジスタ内に画素部の読み出し領域の１行（又は１列）の終了座標を示す第１の終了レジスタに達したかどうか判定し、第１の終了レジスタに達するまで、順次第１の開始レジスタを次に進めて第１乃至第３のステップの処理を繰り返す第４のステップとを含み、メモリから読み出し領域の画素の信号を出力することを特徴とする。
【００２０】
この発明では、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタと終了座標を示す第１の終了レジスタを設定すると共に、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと終了座標を示す第２の終了レジスタを設定することにより、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定することができるため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、また、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すことができる。
【００２１】
また、上記の目的を達成するため、本発明は、上記の第３のステップを、画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、第２のシフトレジスタにより、メモリに対して、複数のレジスタの組のうち、最初のレジスタ組で設定された座標の画素の信号の読み出し出力が終わると順次、次のレジスタ組で設定された座標の画素の読み出し出力を行わせることを特徴とする。
【００２２】
この発明では、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができる。
【００２３】
また、上記の目的を達成するため、本発明の固体撮像素子の読み出し方法は、第３のステップにより第２のシフトレジスタに設定した第２の開始レジスタから第２の終了レジスタまでの、メモリから読み出した各行（又は各列）毎の画素からの信号に、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び読み出し画素数のうちの少なくとも一の情報を示すコードを生成してそれぞれ付加する第５のステップとを更に含み、メモリから読み出した各行（又は各列）毎の画素からの信号にコードを付加して出力することを特徴とする。
【００２４】
この発明では、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出した各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）に対して、読み出し領域に関連する情報を伝送することができる。
【００２５】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になる固体撮像素子の一実施の形態のブロック図を示す。同図において、ＣＭＯＳイメージセンサ・チップ１５は、二次元マトリックス状に多数の画素が配列された画素部１６と、垂直アドレッシング回路１７と、垂直シフトレジスタ１８と、ＣＤＳノイズ除去回路１９と、水平アドレッシング回路２０と、水平シフトレジスタ２１と、Ａ／Ｄ変換器２２とを有している。
【００２６】
画素部１６を構成する各画素は、図６に示したＣＭＯＳイメージセンサの構成で、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる。垂直シフトレジスタ１８は、行コントロール回路を有している。
【００２７】
また、読み出し制御回路２３は、垂直アドレッシング回路１７に垂直アドレス指定信号を、垂直シフトレジスタ１８に垂直転送クロックを、水平シフトレジスタ２１に水平転送クロックを、水平アドレッシング回路２０に水平アドレス指定信号をそれぞれ供給する。上記のＣＭＯＳイメージセンサ・チップ１５は、読み出し制御回路２３と、Ａ／Ｄ変換器２２からのディジタル化された画像信号に対してコードを生成して付加するコード生成器２４と、コード生成器２４からの画像信号に対して伝送するための所定の信号処理を行う伝送回路２５と共に、同じ制御基板２６上に設けられている。
【００２８】
なお、ＣＭＯＳイメージセンサ・チップ１５の中には図７に比べて垂直アドレッシング回路１７と水平アドレッシング回路２０の２つが取り込まれているが、読み出し制御回路２３や、コード生成器２４なども、チップ１５内に組み込まれていてもよい。何をどこまでチップ１５内に取り込むかは、コストや性能により決定される。
【００２９】
従来は画素部の全行で固定だった水平のシフトレジスタのスタートレジスタ（開始レジスタ）と終了レジスタの設定を、本実施の形態では、図２に示すように各行毎に設定するようにし、余分な画素を読み出さないようにする。図２では、例えば垂直シフトレジスタ１８のスタートレジスタα１のとき、水平シフトレジスタ２１のスタートレジスタβｓ１、終了レジスタβｅ１であり、垂直シフトレジスタ１８の終了レジスタαｍのとき、水平シフトレジスタ２１のスタートレジスタβｓｍ、終了レジスタβｅｍである。
【００３０】
また、本実施の形態は、オブジェクトの形状が図３に３０で示すような非矩形形状の場合、１行に１つではなく、２つ以上のスタートレジスタ、終了レジスタの組を設定することにより、より高速に読み出すようにしたものである。例えば、垂直シフトレジスタ１８のスタートレジスタα６のとき、水平シフトレジスタ２１の１つ目のスタートレジスタβｓ６、１つ目の終了レジスタβｅ６であり、水平シフトレジスタ２１の２つ目のスタートレジスタβｓ６’、２つ目の終了レジスタβｅ６’である。
【００３１】
なお、図３では、最大２つ設定するようになっているが、これは読み出す領域の設定に依存し、領域の形状の結果、３つ以上設定しても何ら問題はない。
【００３２】
次に、本実施の形態の読み出し動作について説明する。
【００３３】
（１）まず、外部制御信号入力端子２７を介して入力される外部制御信号に基づいて、読み出し制御回路２３から垂直アドレッシング回路１７に垂直シフトレジスタ１８のスタートレジスタα１が送られる。
【００３４】
（２）垂直アドレッシング回路１７は垂直シフトレジスタ１８のスタートレジスタα１をオンにする。
【００３５】
（３）スタートレジスタα１に対応する画素部１６の１行分の各画素の画素信号が読み出され、ＣＤＳノイズ除去回路１９に供給されて所定の信号処理が行われると共に内部のメモリに蓄積される。
【００３６】
（４）読み出し制御回路２３から水平アドレッシング回路２０に、α１行の水平シフトレジスタ２１のスタートレジスタ、終了レジスタの組のうち、図２、図３中、最も右側の組のスタートレジスタβｓ１が送られる。
【００３７】
（５）水平アドレッシング回路２０は、水平シフトレジスタ２１のβｓ１のレジスタをオンにする。
【００３８】
（６）読み出し制御回路２３は水平転送クロックを水平シフトレジスタ２１に供給し、水平シフトレジスタ２１をスタートレジスタβｓ１から終了レジスタβｅ１までシフトさせ、ＣＤＳノイズ除去回路１９内のスタートレジスタβｓ１から終了レジスタβｅ１までの各レジスタに対応する各スイッチを順次にオンとして、ＣＤＳノイズ除去回路１９内のメモリに蓄積されている画素部１６の画素データ組［α１，βｓ１］〜［α１，βｅ１］をＣＤＳノイズ除去回路１９から読み出す。読み出し制御回路２３は内部のカウンタにより、水平シフトレジスタ２１へ供給した水平転送クロック数をカウントしており、カウンタがβｅ１に達するカウント数になると、水平転送クロックの送出を停止し、水平シフトレジスタ２１の全レジスタをオフにする。
【００３９】
（７）読み出し制御回路２３はα１行に他のスタートレジスタ、終了レジスタ組があれば、残りの組のうち、最も右側のスタートレジスタの情報、例えばβｓ１’を水平アドレッシング回路２０に送り、上記の（５）と（６）の処理を繰り返して、終了レジスタβｅ１’までの画素信号を、ＣＤＳノイズ除去回路１９から読み出す。
【００４０】
（８）α１行の全てのスタート、終了レジスタ組を読み出し終わるまで、上記の（７）の処理を繰り返す。
【００４１】
（９）α１行の全てのスタート、終了レジスタ組を読み出し終わると、読み出し制御回路２３は、垂直転送クロックを垂直シフトレジスタ１８に供給し、垂直シフトレジスタ１８を１つ進めα２とする。
【００４２】
（１０）垂直シフトレジスタ１８の終了レジスタαｍの行を読み出し終わるまで、上記の（３）〜（９）の処理を繰り返す。
【００４３】
このような読み出し方法によって、図２のような各行に１つしか読み出し領域がない場合でも、図３のように各行の読み出し領域が複数の場合でも、必要とする領域のみを読み出すことができる。これにより、従来よりも高速で必要とする領域の画素を読み出すことができる。
【００４４】
さて、従来の図７のような単純な四角の読み出し領域の設定の場合、領域の両端の座標（α、β）と（α＋ｍ、β＋ｎ）が分かっていれば、画素データをそのまま順次出力しても、データを受け取った受信側は画素を復元することが可能である。
【００４５】
ところが、本発明の場合は、読み出し領域の設定が複雑であり、図２、図３と共に説明したように、各行毎の読み出す画素組の数が異なり、また各画素組の中の画素数も異なっている。また、各画素組のスタート座標が分かっていないと復元は不可能である（ここで、「画素組」とは、一つの連続した読み出し画素の集合を示す）。
【００４６】
そこで、受信側が復元できるようなコードに加工して送るということが必要になる。このために、図１に示した本実施の形態では、まず、ＣＤＳノイズ除去回路１９から出力された画素データは、Ａ／Ｄ変換器２２により、アナログ−ディジタル変換される。そのディジタル変換された画素データは、コード生成器２４に供給され、ここで、読み出し制御回路２３から入力される画素組に関する情報が付加されてコードを生成する。作られたコードは伝送回路２５に供給されて所定の信号処理された後、画像信号出力端子２８を介して送信される。
【００４７】
次に、コード生成器２４で生成されたコードの内容について、更に詳細に図４と共に説明する。まず、１画面を示す１フィールド分の信号はフィールドスタート信号ＦＳとフィールド終了信号ＦＥに挟まれて示される。また、各画素組のデータ列は第１データ列Ｄ１、第２データ列Ｄ２、・・・、第ｐデータ列Ｄｐと読み出し順に割り振られ、それぞれのデータ列はデータ列スタート信号ＤＳ１、ＤＳ２、・・・、ＤＳｐとデータ列終了信号ＤＥ１、ＤＥ２、・・・、ＤＥｐによって示される。また、各データ列信号は、画素組に関するなんらかの座標データ、例えば先頭の画素の座標ＳＰ１、ＳＰ２、・・・、ＳＰｐ、画素組の画素データ数ＮＤ１、ＮＤ２、・・・、ＮＤｐを含む。
【００４８】
最低限、座標データが付加されていれば、復元は可能である。だが、それ以上のデータを付加することも可能である。例えば、画素組の画素データの数がいくつかといった予備的な情報を付加すると、受信側のメモリへの割り当てを予め行ってから、データ列を取り込むといったことが可能となるので、意味がある。また、図４では図示しなかったが、次のデータ列が、前と同じ列の別の画素組なのか、あるいは次の行のデータ組なのかといった情報を付加することも画像処理のスピードアップという点では意味がある。
【００４９】
座標情報の表現方法には、幾つかの方法が考えられる。一つは固体撮像素子上の絶対座標で表現する方法である。また、最初の画素組の座標情報に対する相対座標という方法も考えられる。また、直前の画素組の座標情報に対する相対座標ということも考えられる。また、各画素組の座標情報は、先頭の画素の座標を示してもいいし、最後の画素やｋ番目といった任意の画素の座標でもよく、必要に応じて設定する。
【００５０】
このようにして、受信側は伝送されてきた信号により、画像を復元することが可能となる。図５は画像を復元している例を示す。同図において、例えば、６行目については、ある画素組についてスタート位置Ｍβｓ６、終了位置Ｍβｅ６が分かっており、また同じ行の別の画素組についてもスタート位置Ｍβｓ６’、終了位置Ｍβｅ６’が分かっているので、それをもとに画像を復元できる。勿論、単なる復元画像の表示だけでなく、受信側のメモリに蓄えておき、背景の合成などの信号処理をしてから表示させるといったことをしてもよい。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定するようにしたため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、読み出し領域を矩形形状で設定した場合のような余分な画素の情報の読み出しを不要にでき、従来に比べて読み出しスピードを上げることができる。更に、本発明によれば、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すようにしたため、特にＣＭＯＳイメージセンサのような固定パターン雑音が大きな固体撮像素子に適用して好適である。
【００５２】
また、本発明によれば、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができるため、複雑な形状の読み出し領域から従来に比べて、より高速に画像信号を読み出すことができる。
【００５３】
更に、本発明によれば、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出したノイズ除去処理された各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）において、画像情報の正確な復元を行わせることができる。
【図面の簡単な説明】
【図１】 本発明の固体撮像素子の一実施の形態のブロック図である。
【図２】 本発明方法によるシフトレジスタの設定の一例を示す図である。
【図３】 本発明方法によるシフトレジスタの設定の他の例を示す図である。
【図４】 本発明方法の一実施の形態の伝送信号列を示す図である。
【図５】 本発明方法の一実施の形態の伝送信号の復号方法を示す図である。
【図６】 最も一般的なＣＭＯＳイメージセンサの一例の全体構成図である。
【図７】 従来方法によるシフトレジスタの設定の一例を示す図である。
【符号の説明】
１１１〜１３３ 画素
１５ ＣＭＯＳイメージセンサ・チップ
１６ 画素部
１７ 垂直アドレッシング回路
１８ 垂直シフトレジスタ
１９ ＣＤＳノイズ除去回路
２０ 水平アドレッシング回路
２１ 水平シフトレジスタ
２２ Ａ／Ｄ変換器
２３ 読み出し制御回路
２４ コード生成器
２５ 伝送回路
２６ 制御基板
【発明の属する技術分野】
本発明は固体撮像素子及びその読み出し方法に係り、特に読み出し領域の形状が不定なＣＭＯＳイメージセンサ及びその読み出し方法に関する。
【０００２】
【従来の技術】
半導体の光イメージセンサである固体撮像素子には、大きく分けてＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードの電荷の情報をいかに素子外部に伝えるかというところにある。ＣＣＤ方式は、発生した電荷を電荷転送素子（ＣＣＤ：Charge Coupled Devise）により直接転送して素子外部に伝える。一方、ＣＭＯＳセンサ方式は、発生した電荷による電位の情報を各素子にあるアンプを通して素子外部に伝える。
【０００３】
また、上記の両方式の得失について説明すると、ＣＣＤ方式は製造には特殊プロセスが必要であるため、専用の製造ラインが必要になる。一方、ＣＭＯＳセンサ方式は通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同じ方法で製造できるので、ＣＭＯＳ−ＬＳＩ用の製造ラインをそのまま使える。また、ＣＭＯＳセンサ方式では、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。
【０００４】
他方、ＣＭＯＳセンサ方式はＣＣＤ方式に比べて固定パターン雑音が大きいという問題点がある。固定パターン雑音は主にアンプ用トランジスタのしきい値電圧のバラツキによっている。しかし、ＣＣＤ方式は電荷転送を実行するために、複数の電源が必要になるが、ＣＭＯＳセンサ方式は単一電源でよく、ＣＣＤ方式よりも電圧が低い。従って、消費電力はＣＣＤ方式よりもＣＭＯＳセンサ方式の方が少ないというメリットがある。
【０００５】
次に、ＣＭＯＳイメージセンサの全体の構成について説明する。図６は従来の固体撮像素子の一例の全体構成図を示す。この固体撮像素子は、最も一般的なＣＭＯＳイメージセンサであり、３行３列に画素１１１〜１３３が基板上に配置されている。なお、ここでは、図示の簡略化のために２次元マトリクス状に配置される画素は３行３列の９個としたが、実際には膨大な数の画素が配置される。また、一次元直線状に画素が配列される場合もある。
【０００６】
各画素１１１〜１３３はフォトダイオード２と、フォトダイオード２で発生した電荷による電位変化を増幅するアンプ３と、アンプ３の出力を指示されたタイミングで画素外に出力する切り替えスイッチ４とからなる。また、各画素１１１〜１３３は、垂直シフトレジスタと行コントロール回路５で、行単位で動作が制御され、通常は上の行から下の行に向かって画素が選択制御される。更に、画素のデータは列単位で出力される。
【０００７】
また、各画素１１１〜１３３は列単位で負荷とノイズキャンセラ６が設けられている。ノイズキャンセラ６には通常ＣＤＳ回路（相関二重サンプリング回路）が使われる。画素１１１〜１３３の各列の電荷は水平シフトレジスタ７で、順次、水平転送されて外部へ出力される。ＣＭＯＳイメージセンサ上で像は左右反転しているため、通常処理は、右の列から左の列に処理が進む。また、内部にＡ／Ｄ変換回路を持ち、ディジタル信号で出力することもある。
【０００８】
次に、ＣＭＯＳイメージセンサの部分読み出し方法について説明する。例えば、特に注目するオブジェクトを高速に読み出すために、図７のように特定の読み出し領域（窓）を設定し、そこだけを読み出すという方法がある。同図中、図６と同一構成部分には同一符号を付してある。図７に示す固体撮像素子では、撮像エリア１０の特定の読み出し領域（窓）１１を、α行からα＋ｍ行、β列からβ＋ｎ列であるとすると、垂直シフトレジスタ／行制御部５の垂直シフトレジスタをα行からｍ行分設定する。
【０００９】
続いて、水平シフトレジスタ７をβ列からｎ列分設定する（注意：右から左方向にシフトしている）。そして、垂直シフトレジスタと、水平シフトレジスタ７とを上記の設定の範囲だけ稼働させ、（α、β）〜（α＋ｍ、β＋ｎ）の特定の読み出し領域（窓）１１の画素だけから信号を読み出す。読み出された信号は、ＣＤＳ、列信号処理部１２及びＡＤ変換等信号処理部１３を介して外部へ出力される。このような特定の読み出し領域（窓）１１の画素だけを読み出す場合は、全画素を読み出す方法に比べて読み出し画素数が減る分だけ、高速に読み出すことができる。
【００１０】
【発明が解決しようとする課題】
しかるに、上記の従来の固体撮像素子の読み出し方法では、垂直、水平のシフトレジスタの範囲を固定にするため、特定の読み出し領域（窓）は図７に１１で示したような矩形の形状でしか設定することができず、矩形以外の形状の領域からの部分的な読み出しができない。
【００１１】
この結果、従来方法では、例えば矩形に合わないオブジェクトＡを読み出すときに、余分な画素の情報まで読み出さなければならず、読み出しスピードを上げる妨げになっていた。
【００１２】
本発明は上記の点に鑑みなされたもので、固体撮像素子の読み出し領域の形状が矩形形状以外の形状でも、効率的な読み出しを行い得る固体撮像素子及びその読み出し方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、画素部の各列（各行）毎に設けられており、第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子において、第１のシフトレジスタ内に、画素部の読み出し領域の読み出しを開始する１行（又は１列）の開始座標を示す第１の開始レジスタと、読み出しを終了する１行（又は１列）の終了座標を示す第１の終了レジスタとを設定して、第１の開始レジスタから第１の終了レジスタまでの間でのみ、第１のシフトレジスタにシフト動作を行わせる第１の設定手段と、第１のシフトレジスタの第１の開始レジスタから第１の終了レジスタまで各行（又は各列）毎に読み出された画素からの信号を信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリと、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと、読み出しを終了する１列（又は１行）の終了座標を示す第２の終了レジスタとを設定して、第２の開始レジスタから第２の終了レジスタまでの間でのみ、メモリに蓄積されている各行（又は各列）毎の画素からの信号を順次出力させる第２の設定手段とを有する構成としたものである。
【００１４】
この発明では、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタと終了座標を示す第１の終了レジスタを設定すると共に、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと終了座標を示す第２の終了レジスタを設定することにより、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定することができるため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、また、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すことができる。
【００１５】
また、本発明は、上記の第２の設定手段を、画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、第２のシフトレジスタにより、メモリに対して、複数のレジスタの組のうち、最初のレジスタの組の蓄積されている各行（又は各列）毎の画素からの信号の読み出しが終わると順次、次のレジスタの組の蓄積されている各行（又は各列）毎の画素からの信号の読み出しを行わせることを特徴とする。
【００１６】
この発明では、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができる。
【００１８】
また、本発明では、コード生成手段を設けることで、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出した各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）に対して、読み出し領域に関連する情報を伝送することができる。
【００１９】
また、上記の目的を達成するため、本発明の固体撮像素子の読み出し方法は、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、画素部の各列（各行）毎に設けられており、第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子の読み出し方法において、第１のシフトレジスタ内に、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタを設定して、画素部から読み出し領域の１行（又は１列）分の画素の信号を読み出して信号処理回路に供給する第１のステップと、信号処理回路でノイズ除去処理を行って得られた、読み出し領域の１行（又は１列）分の画素からの信号をメモリに蓄積する第２のステップと、第２のシフトレジスタ内に、第２のステップでメモリに蓄積された読み出し領域の１行（又は１列）分に対応した、１列（又は１列）の第２の開始レジスタから第２の終了レジスタを設定してシフト動作させ、メモリから第２の開始レジスタから第２の終了レジスタまでの画素の信号を読み出し出力させる第３のステップと、第１のシフトレジスタ内に画素部の読み出し領域の１行（又は１列）の終了座標を示す第１の終了レジスタに達したかどうか判定し、第１の終了レジスタに達するまで、順次第１の開始レジスタを次に進めて第１乃至第３のステップの処理を繰り返す第４のステップとを含み、メモリから読み出し領域の画素の信号を出力することを特徴とする。
【００２０】
この発明では、画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタと終了座標を示す第１の終了レジスタを設定すると共に、第１のシフトレジスタに設定された第１の開始レジスタから第１の終了レジスタまでの各レジスタ毎に、第２のシフトレジスタ内に、画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと終了座標を示す第２の終了レジスタを設定することにより、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定することができるため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、また、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すことができる。
【００２１】
また、上記の目的を達成するため、本発明は、上記の第３のステップを、画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、第２のシフトレジスタにより、メモリに対して、複数のレジスタの組のうち、最初のレジスタ組で設定された座標の画素の信号の読み出し出力が終わると順次、次のレジスタ組で設定された座標の画素の読み出し出力を行わせることを特徴とする。
【００２２】
この発明では、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができる。
【００２３】
また、上記の目的を達成するため、本発明の固体撮像素子の読み出し方法は、第３のステップにより第２のシフトレジスタに設定した第２の開始レジスタから第２の終了レジスタまでの、メモリから読み出した各行（又は各列）毎の画素からの信号に、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び読み出し画素数のうちの少なくとも一の情報を示すコードを生成してそれぞれ付加する第５のステップとを更に含み、メモリから読み出した各行（又は各列）毎の画素からの信号にコードを付加して出力することを特徴とする。
【００２４】
この発明では、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出した各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）に対して、読み出し領域に関連する情報を伝送することができる。
【００２５】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になる固体撮像素子の一実施の形態のブロック図を示す。同図において、ＣＭＯＳイメージセンサ・チップ１５は、二次元マトリックス状に多数の画素が配列された画素部１６と、垂直アドレッシング回路１７と、垂直シフトレジスタ１８と、ＣＤＳノイズ除去回路１９と、水平アドレッシング回路２０と、水平シフトレジスタ２１と、Ａ／Ｄ変換器２２とを有している。
【００２６】
画素部１６を構成する各画素は、図６に示したＣＭＯＳイメージセンサの構成で、被写体からの光が入射されて光電変換を行うフォトダイオードと、フォトダイオードで発生した信号を増幅するアンプと、アンプからの出力信号を指示されたタイミングで選択するスイッチからなる。垂直シフトレジスタ１８は、行コントロール回路を有している。
【００２７】
また、読み出し制御回路２３は、垂直アドレッシング回路１７に垂直アドレス指定信号を、垂直シフトレジスタ１８に垂直転送クロックを、水平シフトレジスタ２１に水平転送クロックを、水平アドレッシング回路２０に水平アドレス指定信号をそれぞれ供給する。上記のＣＭＯＳイメージセンサ・チップ１５は、読み出し制御回路２３と、Ａ／Ｄ変換器２２からのディジタル化された画像信号に対してコードを生成して付加するコード生成器２４と、コード生成器２４からの画像信号に対して伝送するための所定の信号処理を行う伝送回路２５と共に、同じ制御基板２６上に設けられている。
【００２８】
なお、ＣＭＯＳイメージセンサ・チップ１５の中には図７に比べて垂直アドレッシング回路１７と水平アドレッシング回路２０の２つが取り込まれているが、読み出し制御回路２３や、コード生成器２４なども、チップ１５内に組み込まれていてもよい。何をどこまでチップ１５内に取り込むかは、コストや性能により決定される。
【００２９】
従来は画素部の全行で固定だった水平のシフトレジスタのスタートレジスタ（開始レジスタ）と終了レジスタの設定を、本実施の形態では、図２に示すように各行毎に設定するようにし、余分な画素を読み出さないようにする。図２では、例えば垂直シフトレジスタ１８のスタートレジスタα１のとき、水平シフトレジスタ２１のスタートレジスタβｓ１、終了レジスタβｅ１であり、垂直シフトレジスタ１８の終了レジスタαｍのとき、水平シフトレジスタ２１のスタートレジスタβｓｍ、終了レジスタβｅｍである。
【００３０】
また、本実施の形態は、オブジェクトの形状が図３に３０で示すような非矩形形状の場合、１行に１つではなく、２つ以上のスタートレジスタ、終了レジスタの組を設定することにより、より高速に読み出すようにしたものである。例えば、垂直シフトレジスタ１８のスタートレジスタα６のとき、水平シフトレジスタ２１の１つ目のスタートレジスタβｓ６、１つ目の終了レジスタβｅ６であり、水平シフトレジスタ２１の２つ目のスタートレジスタβｓ６’、２つ目の終了レジスタβｅ６’である。
【００３１】
なお、図３では、最大２つ設定するようになっているが、これは読み出す領域の設定に依存し、領域の形状の結果、３つ以上設定しても何ら問題はない。
【００３２】
次に、本実施の形態の読み出し動作について説明する。
【００３３】
（１）まず、外部制御信号入力端子２７を介して入力される外部制御信号に基づいて、読み出し制御回路２３から垂直アドレッシング回路１７に垂直シフトレジスタ１８のスタートレジスタα１が送られる。
【００３４】
（２）垂直アドレッシング回路１７は垂直シフトレジスタ１８のスタートレジスタα１をオンにする。
【００３５】
（３）スタートレジスタα１に対応する画素部１６の１行分の各画素の画素信号が読み出され、ＣＤＳノイズ除去回路１９に供給されて所定の信号処理が行われると共に内部のメモリに蓄積される。
【００３６】
（４）読み出し制御回路２３から水平アドレッシング回路２０に、α１行の水平シフトレジスタ２１のスタートレジスタ、終了レジスタの組のうち、図２、図３中、最も右側の組のスタートレジスタβｓ１が送られる。
【００３７】
（５）水平アドレッシング回路２０は、水平シフトレジスタ２１のβｓ１のレジスタをオンにする。
【００３８】
（６）読み出し制御回路２３は水平転送クロックを水平シフトレジスタ２１に供給し、水平シフトレジスタ２１をスタートレジスタβｓ１から終了レジスタβｅ１までシフトさせ、ＣＤＳノイズ除去回路１９内のスタートレジスタβｓ１から終了レジスタβｅ１までの各レジスタに対応する各スイッチを順次にオンとして、ＣＤＳノイズ除去回路１９内のメモリに蓄積されている画素部１６の画素データ組［α１，βｓ１］〜［α１，βｅ１］をＣＤＳノイズ除去回路１９から読み出す。読み出し制御回路２３は内部のカウンタにより、水平シフトレジスタ２１へ供給した水平転送クロック数をカウントしており、カウンタがβｅ１に達するカウント数になると、水平転送クロックの送出を停止し、水平シフトレジスタ２１の全レジスタをオフにする。
【００３９】
（７）読み出し制御回路２３はα１行に他のスタートレジスタ、終了レジスタ組があれば、残りの組のうち、最も右側のスタートレジスタの情報、例えばβｓ１’を水平アドレッシング回路２０に送り、上記の（５）と（６）の処理を繰り返して、終了レジスタβｅ１’までの画素信号を、ＣＤＳノイズ除去回路１９から読み出す。
【００４０】
（８）α１行の全てのスタート、終了レジスタ組を読み出し終わるまで、上記の（７）の処理を繰り返す。
【００４１】
（９）α１行の全てのスタート、終了レジスタ組を読み出し終わると、読み出し制御回路２３は、垂直転送クロックを垂直シフトレジスタ１８に供給し、垂直シフトレジスタ１８を１つ進めα２とする。
【００４２】
（１０）垂直シフトレジスタ１８の終了レジスタαｍの行を読み出し終わるまで、上記の（３）〜（９）の処理を繰り返す。
【００４３】
このような読み出し方法によって、図２のような各行に１つしか読み出し領域がない場合でも、図３のように各行の読み出し領域が複数の場合でも、必要とする領域のみを読み出すことができる。これにより、従来よりも高速で必要とする領域の画素を読み出すことができる。
【００４４】
さて、従来の図７のような単純な四角の読み出し領域の設定の場合、領域の両端の座標（α、β）と（α＋ｍ、β＋ｎ）が分かっていれば、画素データをそのまま順次出力しても、データを受け取った受信側は画素を復元することが可能である。
【００４５】
ところが、本発明の場合は、読み出し領域の設定が複雑であり、図２、図３と共に説明したように、各行毎の読み出す画素組の数が異なり、また各画素組の中の画素数も異なっている。また、各画素組のスタート座標が分かっていないと復元は不可能である（ここで、「画素組」とは、一つの連続した読み出し画素の集合を示す）。
【００４６】
そこで、受信側が復元できるようなコードに加工して送るということが必要になる。このために、図１に示した本実施の形態では、まず、ＣＤＳノイズ除去回路１９から出力された画素データは、Ａ／Ｄ変換器２２により、アナログ−ディジタル変換される。そのディジタル変換された画素データは、コード生成器２４に供給され、ここで、読み出し制御回路２３から入力される画素組に関する情報が付加されてコードを生成する。作られたコードは伝送回路２５に供給されて所定の信号処理された後、画像信号出力端子２８を介して送信される。
【００４７】
次に、コード生成器２４で生成されたコードの内容について、更に詳細に図４と共に説明する。まず、１画面を示す１フィールド分の信号はフィールドスタート信号ＦＳとフィールド終了信号ＦＥに挟まれて示される。また、各画素組のデータ列は第１データ列Ｄ１、第２データ列Ｄ２、・・・、第ｐデータ列Ｄｐと読み出し順に割り振られ、それぞれのデータ列はデータ列スタート信号ＤＳ１、ＤＳ２、・・・、ＤＳｐとデータ列終了信号ＤＥ１、ＤＥ２、・・・、ＤＥｐによって示される。また、各データ列信号は、画素組に関するなんらかの座標データ、例えば先頭の画素の座標ＳＰ１、ＳＰ２、・・・、ＳＰｐ、画素組の画素データ数ＮＤ１、ＮＤ２、・・・、ＮＤｐを含む。
【００４８】
最低限、座標データが付加されていれば、復元は可能である。だが、それ以上のデータを付加することも可能である。例えば、画素組の画素データの数がいくつかといった予備的な情報を付加すると、受信側のメモリへの割り当てを予め行ってから、データ列を取り込むといったことが可能となるので、意味がある。また、図４では図示しなかったが、次のデータ列が、前と同じ列の別の画素組なのか、あるいは次の行のデータ組なのかといった情報を付加することも画像処理のスピードアップという点では意味がある。
【００４９】
座標情報の表現方法には、幾つかの方法が考えられる。一つは固体撮像素子上の絶対座標で表現する方法である。また、最初の画素組の座標情報に対する相対座標という方法も考えられる。また、直前の画素組の座標情報に対する相対座標ということも考えられる。また、各画素組の座標情報は、先頭の画素の座標を示してもいいし、最後の画素やｋ番目といった任意の画素の座標でもよく、必要に応じて設定する。
【００５０】
このようにして、受信側は伝送されてきた信号により、画像を復元することが可能となる。図５は画像を復元している例を示す。同図において、例えば、６行目については、ある画素組についてスタート位置Ｍβｓ６、終了位置Ｍβｅ６が分かっており、また同じ行の別の画素組についてもスタート位置Ｍβｓ６’、終了位置Ｍβｅ６’が分かっているので、それをもとに画像を復元できる。勿論、単なる復元画像の表示だけでなく、受信側のメモリに蓄えておき、背景の合成などの信号処理をしてから表示させるといったことをしてもよい。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、設定された読み出し領域の各行（又は各列）毎に各列（又は各行）の画素範囲を指定するようにしたため、画素部の読み出し領域が矩形形状でなくても、読み出し領域の形状に合わせた読み出し領域の指定ができ、読み出し領域を矩形形状で設定した場合のような余分な画素の情報の読み出しを不要にでき、従来に比べて読み出しスピードを上げることができる。更に、本発明によれば、信号処理回路でノイズ除去処理を行って得られた、各行（又は各列）毎の画素からの信号を蓄積するメモリから画素の信号を読み出すようにしたため、特にＣＭＯＳイメージセンサのような固定パターン雑音が大きな固体撮像素子に適用して好適である。
【００５２】
また、本発明によれば、設定された読み出し領域の任意の１行（又は任意の１列）に、複数の列（又は複数の行）の画素範囲を指定することができるため、画素部の読み出し領域が複雑な形状であっても、読み出し領域の形状に合わせた読み出し領域の指定ができるため、複雑な形状の読み出し領域から従来に比べて、より高速に画像信号を読み出すことができる。
【００５３】
更に、本発明によれば、第２の開始レジスタに対応する先頭画素座標、第２の終了レジスタに対応する終了画素座標、及び画素数のうちの少なくとも一の情報を示すコードを、メモリから読み出したノイズ除去処理された各行（又は各列）毎の画素からの信号に付加して伝送するようにしたため、受信側（再生側）において、画像情報の正確な復元を行わせることができる。
【図面の簡単な説明】
【図１】 本発明の固体撮像素子の一実施の形態のブロック図である。
【図２】 本発明方法によるシフトレジスタの設定の一例を示す図である。
【図３】 本発明方法によるシフトレジスタの設定の他の例を示す図である。
【図４】 本発明方法の一実施の形態の伝送信号列を示す図である。
【図５】 本発明方法の一実施の形態の伝送信号の復号方法を示す図である。
【図６】 最も一般的なＣＭＯＳイメージセンサの一例の全体構成図である。
【図７】 従来方法によるシフトレジスタの設定の一例を示す図である。
【符号の説明】
１１１〜１３３ 画素
１５ ＣＭＯＳイメージセンサ・チップ
１６ 画素部
１７ 垂直アドレッシング回路
１８ 垂直シフトレジスタ
１９ ＣＤＳノイズ除去回路
２０ 水平アドレッシング回路
２１ 水平シフトレジスタ
２２ Ａ／Ｄ変換器
２３ 読み出し制御回路
２４ コード生成器
２５ 伝送回路
２６ 制御基板
Claims (4)
- 被写体からの光が入射されて光電変換を行うフォトダイオードと、前記フォトダイオードで発生した信号を増幅するアンプと、前記アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、前記画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、前記画素部の各列（各行）毎に設けられており、前記第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、前記信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子において、
前記第１のシフトレジスタ内に、前記画素部の読み出し領域の読み出しを開始する１行（又は１列）の開始座標を示す第１の開始レジスタと、読み出しを終了する１行（又は１列）の終了座標を示す第１の終了レジスタとを設定して、該第１の開始レジスタから該第１の終了レジスタまでの間でのみ、該第１のシフトレジスタにシフト動作を行わせる第１の設定手段と、
前記第１のシフトレジスタの前記第１の開始レジスタから前記第１の終了レジスタまで各行（又は各列）毎に読み出された画素からの信号を前記信号処理回路でノイズ除去処理を行って得られた、前記各行（又は各列）毎の画素からの信号を蓄積するメモリと、
前記第１のシフトレジスタに設定された前記第１の開始レジスタから前記第１の終了レジスタまでの各レジスタ毎に、前記第２のシフトレジスタ内に、前記画素部の読み出し領域の１列（又は１行）の開始座標を示す第２の開始レジスタと、読み出しを終了する１列（又は１行）の終了座標を示す第２の終了レジスタとを設定して、該第２の開始レジスタから該第２の終了レジスタまでの間でのみ、前記メモリに蓄積されている前記各行（又は各列）毎の画素からの信号を順次出力させ、前記画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す前記第２の開始レジスタと、その開始座標に対応した終了座標を示す前記第２の終了レジスタの組を複数設定し、前記第２のシフトレジスタにより、前記メモリに対して、前記複数のレジスタの組のうち、最初のレジスタの組の蓄積されている前記各行（又は各列）毎の画素からの信号の読み出しが終わると順次、次のレジスタの組の蓄積されている前記各行（又は各列）毎の画素からの信号の読み出しを行わせる第２の設定手段と
を有することを特徴とする固体撮像素子。 - 被写体からの光が入射されて光電変換を行うフォトダイオードと、前記フォトダイオードで発生した信号を増幅するアンプと、前記アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、前記画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、前記画素部の各列（各行）毎に設けられており、前記第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、前記信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子において、
前記第１のシフトレジスタ内に、前記画素部の読み出し領域の読み出しを開始する１行（又は１列）の開始座標を示す第１の開始レジスタと、読み出しを終了する１行（又は１列）の終了座標を示す第１の終了レジスタとを設定して、該第１の開始レジスタから該第１の終了レジスタまでの間でのみ、該第１のシフトレジスタにシフト動作を行わせる第１の設定手段と、
前記第１のシフトレジスタの前記第１の開始レジスタから前記第１の終了レジスタまで各行（又は各列）毎に読み出された画素からの信号を前記信号処理回路でノイズ除去処理を行って得られた、前記各行（又は各列）毎の画素からの信号を蓄積するメモリと、
前記第１のシフトレジスタに設定された前記第１の開始レジスタから前記第１の終了レジスタまでの各レジスタ毎に、前記第２のシフトレジスタ内に、前記画素部の読み出し領 域の１列（又は１行）の開始座標を示す第２の開始レジスタと、読み出しを終了する１列（又は１行）の終了座標を示す第２の終了レジスタとを設定して、該第２の開始レジスタから該第２の終了レジスタまでの間でのみ、前記メモリに蓄積されている前記各行（又は各列）毎の画素からの信号を順次出力させ、前記画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す前記第２の開始レジスタと、その開始座標に対応した終了座標を示す前記第２の終了レジスタの組を複数設定し、前記第２のシフトレジスタにより、前記メモリに対して、前記複数のレジスタの組のうち、最初のレジスタの組の蓄積されている前記各行（又は各列）毎の画素からの信号の読み出しが終わると順次、次のレジスタの組の蓄積されている前記各行（又は各列）毎の画素からの信号の読み出しを行わせる第２の設定手段と、
前記第２の設定手段により前記第２のシフトレジスタに設定した前記第２の開始レジスタから前記第２の終了レジスタまでの、前記メモリから読み出した前記各行（又は各列）毎の画素からの信号に、前記第２の開始レジスタに対応する先頭画素座標、前記第２の終了レジスタに対応する終了画素座標、及び読み出し画素数のうちの少なくとも一の情報を示すコードを生成してそれぞれ付加するコード生成手段と
を有することを特徴とする固体撮像素子。 - 被写体からの光が入射されて光電変換を行うフォトダイオードと、前記フォトダイオードで発生した信号を増幅するアンプと、前記アンプからの出力信号を指示されたタイミングで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、前記画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、前記画素部の各列（各行）毎に設けられており、前記第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、前記信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子の読み出し方法において、
前記第１のシフトレジスタ内に、前記画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタを設定して、前記画素部から前記読み出し領域の１行（又は１列）分の画素の信号を読み出して前記信号処理回路に供給する第１のステップと、
前記信号処理回路でノイズ除去処理を行って得られた、前記読み出し領域の１行（又は１列）分の画素からの信号をメモリに蓄積する第２のステップと、
前記第２のシフトレジスタ内に、前記第２のステップで前記メモリに蓄積された前記読み出し領域の１行（又は１列）分に対応した、１列（又は１列）の第２の開始レジスタから第２の終了レジスタを設定してシフト動作させ、前記メモリから該第２の開始レジスタから該第２の終了レジスタまでの画素の信号を読み出し出力させ、前記画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、前記第２のシフトレジスタにより、前記メモリに対して、前記複数のレジスタの組のうち、最初のレジスタ組で設定された座標の画素の信号の読み出し出力が終わると順次、次のレジスタ組で設定された座標の画素の読み出し出力を行わせる第３のステップと、
前記第１のシフトレジスタ内に前記画素部の読み出し領域の１行（又は１列）の終了座標を示す第１の終了レジスタに達したかどうか判定し、該第１の終了レジスタに達するまで、順次前記第１の開始レジスタを次に進めて前記第１乃至第３のステップの処理を繰り返す第４のステップと
を含み、前記メモリから前記読み出し領域の画素の信号を出力することを特徴とする固体撮像素子の読み出し方法。 - 被写体からの光が入射されて光電変換を行うフォトダイオードと、前記フォトダイオードで発生した信号を増幅するアンプと、前記アンプからの出力信号を指示されたタイミン グで選択するスイッチからなる画素が、複数個二次元マトリクス状に配列された画素部と、前記画素部の１行（又は１列）分の画素を選択する第１のシフトレジスタと、前記画素部の各列（各行）毎に設けられており、前記第１のシフトレジスタにより選択された各画素からの信号のノイズ除去処理を行う信号処理回路と、前記信号処理回路で信号処理された各画素の信号のうち、選択した画素の信号をシフトして順次出力させる第２のシフトレジスタとを備えた固体撮像素子の読み出し方法において、
前記第１のシフトレジスタ内に、前記画素部の読み出し領域の１行（又は１列）の開始座標を示す第１の開始レジスタを設定して、前記画素部から前記読み出し領域の１行（又は１列）分の画素の信号を読み出して前記信号処理回路に供給する第１のステップと、
前記信号処理回路でノイズ除去処理を行って得られた、前記読み出し領域の１行（又は１列）分の画素からの信号をメモリに蓄積する第２のステップと、
前記第２のシフトレジスタ内に、前記第２のステップで前記メモリに蓄積された前記読み出し領域の１行（又は１列）分に対応した、１列（又は１列）の第２の開始レジスタから第２の終了レジスタを設定してシフト動作させ、前記メモリから該第２の開始レジスタから該第２の終了レジスタまでの画素の信号を読み出し出力させ、前記画素部の同じ１行（又は１列）において、１列（又は１行）の読み出し領域が複数あるときには、その複数の読み出し領域の各開始座標を示す第２の開始レジスタと、その開始座標に対応した終了座標を示す第２の終了レジスタの組を複数設定し、前記第２のシフトレジスタにより、前記メモリに対して、前記複数のレジスタの組のうち、最初のレジスタ組で設定された座標の画素の信号の読み出し出力が終わると順次、次のレジスタ組で設定された座標の画素の読み出し出力を行わせる第３のステップと、
前記第１のシフトレジスタ内に前記画素部の読み出し領域の１行（又は１列）の終了座標を示す第１の終了レジスタに達したかどうか判定し、該第１の終了レジスタに達するまで、順次前記第１の開始レジスタを次に進めて前記第１乃至第３のステップの処理を繰り返す第４のステップと、
前記第３のステップにより前記第２のシフトレジスタに設定した前記第２の開始レジスタから前記第２の終了レジスタまでの、前記メモリから読み出した前記各行（又は各列）毎の画素からの信号に、前記第２の開始レジスタに対応する先頭画素座標、前記第２の終了レジスタに対応する終了画素座標、及び読み出し画素数のうちの少なくとも一の情報を示すコードを生成してそれぞれ付加する第５のステップと
を含み、前記メモリから読み出した前記各行（又は各列）毎の画素からの信号に前記コードを付加して出力することを特徴とする固体撮像素子の読み出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107132A JP3991751B2 (ja) | 2002-04-09 | 2002-04-09 | 固体撮像素子及びその読み出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107132A JP3991751B2 (ja) | 2002-04-09 | 2002-04-09 | 固体撮像素子及びその読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003304451A JP2003304451A (ja) | 2003-10-24 |
| JP3991751B2 true JP3991751B2 (ja) | 2007-10-17 |
Family
ID=29391249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107132A Expired - Fee Related JP3991751B2 (ja) | 2002-04-09 | 2002-04-09 | 固体撮像素子及びその読み出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991751B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049196A1 (ja) | 2004-11-05 | 2006-05-11 | Sony Corporation | 光センサーおよび光センサーの画素選択方法 |
| WO2007108081A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 撮影装置、撮影方法及びプログラム、撮影装置のテーブル作成装置及び方法、映像処理装置及び方法 |
| JP2008153882A (ja) * | 2006-12-15 | 2008-07-03 | Clarion Co Ltd | 撮像表示システム |
| JP5045447B2 (ja) * | 2008-01-11 | 2012-10-10 | トヨタ自動車株式会社 | 位置情報取得装置、位置推定装置、及び移動体 |
| US8584951B2 (en) * | 2008-12-11 | 2013-11-19 | Ncr Corporation | Apparatus, method and system for extracting pixel data from an image capture device |
| KR101840185B1 (ko) | 2010-03-12 | 2018-03-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로를 구동하는 방법 및 표시 장치를 구동하는 방법 |
| JP6415454B2 (ja) * | 2013-01-25 | 2018-10-31 | テレダイン・イノバシオネス・ミクロエレクトロニカス・ソシエダッド・リミターダ・ユニパーソナルＴｅｌｅｄｙｎｅ Ｉｎｎｏｖａｃｉｏｎｅｓ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃａｓ，Ｓｌｕ | 画像センサ用の高度の関心領域機能 |
| JP6111702B2 (ja) * | 2013-01-31 | 2017-04-12 | 株式会社ソシオネクスト | 表示システム、表示装置 |
-
2002
- 2002-04-09 JP JP2002107132A patent/JP3991751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003304451A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101139667B1 (ko) | 고체 촬상 장치 | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| US8436926B2 (en) | Physical quantity detecting device, solid-state imaging device, and imaging apparatus | |
| EP2037673A1 (en) | Solid-state image pickup device, data transmitting method and image pickup device | |
| US7940317B2 (en) | Image sensor having a pixel array with serial readout | |
| JP2001186419A (ja) | イメージセンサ及び画素読出し方法 | |
| US8817139B2 (en) | Image pickup device and signal transmitting device | |
| US20040100661A1 (en) | Pixel block data generating device and pixel block data generating method | |
| JP3991751B2 (ja) | 固体撮像素子及びその読み出し方法 | |
| US7394579B2 (en) | Data writing apparatus and image processing apparatus | |
| JP4423111B2 (ja) | 撮像素子および撮像システム | |
| KR100314801B1 (ko) | 이미지센서에서화면을패닝및스켈링하기위한장치 | |
| JP4628174B2 (ja) | 撮像素子、画像信号処理装置、及び撮像装置 | |
| CN101115153B (zh) | 模拟前端装置和图像拾取装置 | |
| US20080018742A1 (en) | Analog front-end device and imaging apparatus | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JPH05137071A (ja) | 固体撮像装置 | |
| JP2014147006A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| US7379108B2 (en) | Image sensor, driving method and camera | |
| TWI793809B (zh) | 雙增益時延積分感測器 | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 | |
| JP5468939B2 (ja) | 固体撮像装置および駆動方法 | |
| JP6351691B2 (ja) | 光電変換装置および撮像システム | |
| JP2001057622A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JP3432002B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3991751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |