JP3710274B2 - 撮像装置、信号処理方法及び記憶媒体 - Google Patents
撮像装置、信号処理方法及び記憶媒体 Download PDFInfo
- Publication number
- JP3710274B2 JP3710274B2 JP34276297A JP34276297A JP3710274B2 JP 3710274 B2 JP3710274 B2 JP 3710274B2 JP 34276297 A JP34276297 A JP 34276297A JP 34276297 A JP34276297 A JP 34276297A JP 3710274 B2 JP3710274 B2 JP 3710274B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pixel
- sample
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像装置、信号処理方法及び記憶媒体に関し、特に、奇数番目の画素と偶数番目の画素とを分離して出力するＣＣＤセンサ等の撮像素子を有する撮像装置に用いて好適なものである。
【０００２】
【従来の技術】
一般に、ファクシミリ、デジタル複写機及びイメージスキャナ等のような画像を処理する装置の画像入力部分には、図６に示すようなＢＩＬＩＮＥＡＲ構造のＣＣＤラインセンサが広く利用されている。
【０００３】
そして、このようなラインセンサには、偶数画素と奇数画素の信号電荷を別々に読み出して転送し、奇数画素信号（以下ＯＤＤ信号と略す）及び偶数画素信号（以下ＥＶＥＮ信号と略す）として撮像信号を分離出力するものが実用化されている。そして、前述のようなラインセンサの後段にはＣＣＤ転送時に生じたリセットノイズ成分を除去するためのＣＤＳ（相関二重サンプリング）回路５４、５５を有している。
【０００４】
前記ラインセンサを構成するＣＣＤ（電荷結合素子）は、１ライン上の受光素子の電荷を、奇数番目、偶数番目のシフトゲートをそれぞれ開いてＯＤＤ信号用、ＥＶＥＮ信号用のＣＣＤシフトレジスタ５０、５１に１画素ごとに交互に振り分けて、転送パルスに応じて電荷を出力部のフローティングキャパシタにそれぞれ転送するようにしている。
【０００５】
そして、１画素の信号がフローティングキャパシタから出力バッファ５２、５３に与えられて、前記出力バッファ５２、５３によって所定の電圧レベルに変換されて１画素単位の映像信号がそれぞれ出力されるようになされている。前記フローティングキャパシタは、１画素の信号を出力するごとにリセットパルスによりクリアされる。
【０００６】
したがって、ＣＣＤ出力信号は、１画素ごとに、フローティングキャパシタのリセット動作により発生するリセット成分とリセットパルスの相関ノイズが重畳するフィールドスルー部分と映像信号部分とから成る。前記ＣＤＳ回路５４、５５は、ＣＣＤ出力信号のうちフィールドスルー部分のリセットレベルと映像信号部分の画素レベルとの差分を求め、これによって相関ノイズ成分を映像信号から排除するノイズ除去回路である。
【０００７】
図７に、ＣＤＳの基本回路の構成を示し、図８に入力するラインセンサと前記リセットレベルと画素レベルのそれぞれを抽出するためのＳ／Ｈ回路の制御タイミングを示す。
【０００８】
ＣＤＳ回路５４、５５を介して出力された撮像信号は、増幅器５６、５７を介して後段のＡＤ変換器５８、５９の入力レンジに合わせて所望の信号レベルにそれぞれ増幅された後に、ＡＤ変換器５８、５９によってデジタル信号に変換されて、後段のデジタル画像処理回路（不図示）ヘとそれぞれ伝送される。
【０００９】
【発明が解決しようとする課題】
前述のように、前記ラインセンサの出力は、ＯＤＤ信号とＥＶＥＮ信号とに分離して出力されるために、従来はＯＤＤ信号とＥＶＥＮ信号とでほぼ同様の信号処理を行っている。このため、同じような構成の処理回路が２重に必要となり、その分だけ回路の部品点数も多くなり、とりわけ、ＡＤ変換器を含めたアナログ回路部分でのコストが割高になる問題があった。
【００１０】
ところで、アナログ回路部分でのコストが割高になる一方で、近年、ゲートアレイなどのＡＳＩＣをはじめとするデジタルＩＣの高速化・集積化技術の向上が目覚しく、またこれに合わせてデジタル信号処理のローコスト化が急速に進んでいる。
【００１１】
本発明は前述の問題点に鑑みてなされたものであり、ＡＤ変換器を含めたアナログ回路部分の回路の簡素化およびローコスト化を達成できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
本発明の撮像装置は、撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置において、前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド手段と、前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド手段と、前記第１のサンプルホールド手段から出力される前記第１の出力信号と、前記第２のサンプルホールド手段から出力される前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出手段と、前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド手段と、前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド手段と、前記第３のサンプルホールド手段から出力される前記第４の出力信号と、前記第４のサンプルホールド手段から出力される前記第５の出力信号との差分を求めて、第６の出力信号を出力する第２の差分検出手段とを具備する。
【００１３】
本発明の撮像装置における他の態様は、前記第２の差分検出手段から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換手段と、前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出手段とを更に具備する。
【００１４】
また、本発明の撮像装置におけるその他の態様は、前記画素信号抽出手段は、前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算手段を含む。
【００１５】
本発明の信号処理方法は、撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置に用いる信号処理方法において、前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド処理と、前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド処理と、前記第１のサンプルホールド処理により出力された前記第１の出力信号と、前記第２のサンプルホールド処理により出力された前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出処理と、前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド処理と、前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド処理と、前記第３のサンプルホールド処理により出力された前記第４の出力信号と、前記第４のサンプルホールド処理により出力された前記第５の出力信号の差分を求めて、第６の出力信号を出力する第２の差分検出処理とを含む。
【００１６】
本発明の信号処理方法における他の態様は、前記第２の差分検出処理から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換処理と、前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出処理とを更に含む。
【００１７】
また、本発明の信号処理方法におけるその他の態様は、前記画素信号抽出処理は、前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算処理を含む。
【００１８】
本発明の記憶媒体は、前記撮像装置の各手段としてコンピュータを機能させるためのプログラムを格納する。
【００１９】
本発明の記憶媒体における他の態様は、前記信号処理方法をコンピュータに実行させるためのプログラムを格納する。
【００３０】
本発明は前記技術手段よりなるので、ライン上の奇数番目画素と偶数番目画素とが、それぞれ別々の出力として分離出力したＯＤＤ信号とＥＶＥＮ信号を、同一のＣＤＳ処理回路で同時に処理することができ、しかも、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路及びＡＤ変換器でデジタル信号に変換することが可能となる。
【００３１】
また、本発明の他の特徴によれば、注目画素の画素信号レベルとその画素信号レベルの直前のリセット信号レベルによるＣＤＳ成分と、注目画素の画素信号レベルとその画素信号レベルの直後のリセット信号レベルによるＣＤＳ成分との２種類のＣＤＳ信号を抽出し、抽出した２種類のＣＤＳ信号に対して加算平均処理を施すようにしたので、画像信号のＳＮを改善することができ、画質を著しく向上させることができる。
【００３２】
【発明の実施の形態】
《第１の実施の形態》
図１は、本発明の撮像装置における第１の実施の形態の特徴を表すブロック図であり、図２は第１の実施の形態の撮像装置の動作を説明するための各信号のタイミングチャートである。図１に示したように、本実施の形態の撮像装置は、前段のアナログ部１３と後段のデジタル部１４とに大別される。
【００３３】
まず、前記ラインセンサの出力信号であるＯＤＤ信号とＥＶＥＮ信号とがアナログ部１３にそれぞれ供給される。アナログ部１３においては、ＯＤＤ信号がサンプルホールド回路１に入力され、ＥＶＥＮ信号がサンプルホールド回路３に入力される。
【００３４】
サンプルホールド回路１のサンプルホールド出力Ｓ１は、サンプルホールド回路２に入力されてサンプルホールドされる。そして、前記サンプルホールド回路２のサンプルホールド出力Ｓ２が差動増幅器４の正極に入力される。一方、サンプルホールド回路３のサンプルホールド出力Ｓ３は、前記差動増幅器４の負極に入力される。サンプルホールド回路１にはサンプルホールドパルスＳＨ１が供給され、サンプルホールド回路２、３にはサンプルホールドパルスＳＨ２が供給されている。
【００３５】
前記差動増幅器４の出力Ｓ４は、サンプルホールド回路５、６に順次供給され、前記サンプルホールド回路６の出力Ｓ５が差動増幅器８の正極に入力される。また、差動増幅器４の出力Ｓ４は、サンプルホールド回路７にも供給され、前記サンプルホールド回路７の出力Ｓ６が差動増幅器８の負極に入力される。前記サンプルホールド回路５にはサンプルホールドパルスＳＨ３が供給され、サンプルホールド回路６、７にはサンプルホールドパルスＳＨ４が供給される。
【００３６】
前記差動増幅器８の出力Ｓ７は増幅バッファ回路９に与えられ、前記増幅バッファ回路９において所定の信号レベルに増幅された後、アナログ部１３の出力信号としてデジタル部１４に供給される。
【００３７】
デジタル部１４に入力されたアナログ部１３の出力信号は、まず、ＡＤ変換器１０に入力されてディジタル信号に変換される。そして、このＡＤ変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路１２のデータ入力端子Ｄに入力されるとともに、符号反転回路１１を介してＤフリップフロップ回路１３のデータ入力端子Ｄにも入力される。
【００３８】
Ｄフリップフロップ回路１２の出力データＤ２は、分離抽出されたＯＤＤ信号として後段のデジタル信号処理回路（不図示）に供給される。また、Ｄフリップフロップ回路１３の出力データＤ３は、分離抽出されたＥＶＥＮ信号として後段のデジタル信号処理回路（不図示）に供給される。
【００３９】
次に、本実施の形態の撮像装置の回路動作と信号の流れについて説明する。
図２に、回路の制御タイミングと信号のタイミングとの関係を示す。サンプルホールド回路１に入力されたＯＤＤ信号は、１画素期間について４分の１画素周期の第１のサンプルホールドタイミング信号ＳＨ１（サンプルホールド回路は、すべて“Ｈ”レベルでサンプリング動作、“Ｌ”レベルでホールド動作を行うものとする）によって、ＯＤＤ信号のリセットレベルと画素レベルが２回ずつ、計４回のサンプルホールドがなされる。
【００４０】
一方、ＥＶＥＮ信号は、同じく１画素期間について４分の１画素周期の第２のサンプルホールドタイミング信号ＳＨ２によって、ＥＶＥＮ信号のリセットレベルと画素レベルが２回ずつ、計４回のサンプルホールドがなされる。
【００４１】
第２のサンプルホールドタイミング信号ＳＨ２は、第１のサンプルホールドタイミング信号ＳＨ１に対して８分の１画素期間に相当する時間だけサンプルホールドのタイミングを進ませてある。
【００４２】
さらに、サンプルホールド回路２において第２のサンプルホールドタイミング信号ＳＨ２によってサンプルホールドされたＯＤＤ信号Ｓ２は、同じくサンプルホールド回路３において第２のサンプルホールドタイミング信号ＳＨ２によってサンプルホールドされたＥＶＥＮ信号Ｓ３に対して、結果的にちょうど４分の１画素期間に相当する時間だけサンプリングの時間差が生ずるように設定されている。
【００４３】
以降の信号処理のタイミングと信号内容の変遷を表すデータフローを、図３に模式的に示す。
先ず、図３に示すサンプリングデータの表記について補足的に説明する。すでに説明したようにＯＤＤ信号、ＥＶＥＮ信号それぞれの１画素期間についてリセットレベルと画素レベルで２回ずつ、計４回のサンプルホールドが行われており、これに対応する４つのサンプリング値を、
Ｏ１Ｄ、Ｏ１Ｄ、Ｏ１Ｓ、Ｏ１Ｓ、
Ｅ１Ｄ、Ｅ１Ｄ、Ｅ１Ｓ、Ｅ１Ｓ、のように示してある。
【００４４】
ここで、頭文字のＯがＯＤＤ信号、ＥがＥＶＥＮ信号であることをそれぞれ表し、２番目の番号１が順次読み出される画素の順番を表し、３番目の文字がリセットレベルＤか画素レベルＳのいずれであるかを表している。
【００４５】
各サンプリング値の上部には、対応するサンプリングホールド信号名とそのおおまかなサンプリングタイミングを記した。これ以降は、図３のフローを元に動作説明を行う。
【００４６】
差動増幅器４に入力された信号Ｓ２および信号Ｓ３の差分値は、たとえば、（Ｅ１Ｓ−Ｏ１Ｄ）のように表され、これは、ＥＶＥＮ信号の１番目の画素の信号レベルからＯＤＤ信号の１番目の画素のリセツトレベルを引いた値を表している。実際には、前記差分値の一定倍に増幅された電圧値が差動増幅器４より出力されるが、ここでは、各サンプリング値の信号成分についてのみ表記してある。
【００４７】
差動増幅器４に入力されたＯＤＤ信号Ｓ２とＥＶＥＮ信号Ｓ３は、ＳＨ回路１、２、３により、ちょうど４分の１画素期間に相当する時間だけサンプリング時間差が生ずるよう設定されたことで、図３に示すように、ＯＤＤ信号Ｓ２とＥＶＥＮ信号Ｓ３のリセツトレベル期間と画素信号レベル期間とが互いに４分の１画素期間分だけオーバーラップする期間が生じ、その差分出力信号Ｓ４は、ほぼサンプルホールドパルスＳＨ２のサンプリングタイミングに位相同期して、
Ｅ１Ｄ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｏ１Ｓ、Ｅ２Ｄ‐Ｏ１Ｓ、…のように、４分の１画素期間ごとに異なる信号成分の連なりになる。
【００４８】
ＳＨ回路５に供給されるサンプルホールドパルスＳＨ３には、サンプルホールドパルスＳＨ１を所定の時間Δｔだけ遅延させたタイミングが設定され、同じくＳＨ回路６、７に供給されるサンプルホールドパルスＳＨ４には、サンプルホールドパルスＳＨ２を所定の時間Δｔだけ遅延させたタイミングが設定される。
【００４９】
前記所定の時間Δｔには、サンプルホールド回路２、３および差動増幅器４の伝播遅延時間分を考慮し、差分出力Ｓ４において上記４分の１画素期間ごとの値が安定してサンプルホールド回路５、６、７においてサンプルホールドできるだけの遅延時間が設定されるものとする。
【００５０】
差動増幅器４の差分出力Ｓ４は、まずサンプルホールド回路５においてサンプルホールドパルスＳＨ３によって（ＳＨ１＋ΔＴ）のタイミングでサンプルホールドされる。その後で、サンプルホールド回路６においてサンプルホールドパルスＳＨ４によって（ＳＨ２＋ΔＴ）のタイミングで再びサンプルホールドされるので、サンプルホールドパルスＳＨ２に対してほぼ（４分の１画素周期分十Δｔ）だけ遅延された信号Ｓ５となり、差動増幅器８の正極に入力される。
【００５１】
また、差分出力Ｓ４はサンプルホールド回路６にも与えられ、サンプルホールド回路６においてサンプルホールドパルスＳＨ４によって（ＳＨ２＋ΔＴ）のタイミングでサンプルホールドされ、サンプルホールドパルスＳＨ２に対してほぼΔｔだけ遅延された信号Ｓ６となり、差動増幅器８の負極に入力される。
【００５２】
これにより、サンプルホールド出力Ｓ５は、サンプルホールド出力Ｓ６に対して、ちょうど４分の１画素期間分のデータ単位で、信号成分の連なりが遅れる結果となる。
【００５３】
したがって、差動増幅器８の差分出力Ｓ７は、図３に示すように、
Ｅ１Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｅ２Ｄ、０２Ｄ‐Ｏ１Ｓ、…のごとく、ＯＤＤ信号、ＥＶＥＮ信号それぞれの画素信号レベルとリセット信号レベルの差信号の成分が交互に繰り返し連なる信号列が得られる。
【００５４】
すなわち、ＯＤＤ信号とＥＶＥＮ信号のそれぞれについて、ＣＣＤ信号の中からリセットノイズ成分を排除したＣＤＳ（相関２重サンプリング）出力が得られたことになる。
【００５５】
さらに処理は進み、差動増幅器７の出力Ｓ７は、増幅バッファ回路９により、ＡＤ変換器１０の入力レンジに合わせて所望の信号レベルに増幅された後に、後段のＡＤ変換器１０によりサンプリングパルスＰ１に同期して、デジタル信号Ｄ１（多ビット）ヘと変換される。
【００５６】
前記サンプリングパルスＰ１は、前記４分の１画素周期のＣＤＳ信号列に対し、これらを適切にデジタルサンプリングする４分の１画素周期のサンプリングパルスである。
【００５７】
デジタルサンプリングされた信号Ｄ１は、すでに説明したようにＯＤＤ信号のＣＤＳ成分とＥＶＥＮ信号のＣＤＳ成分とが交互に繰り返し連なる信号列であり、これをＤフリップフロップ回路１２のデータ端子に入力し、図３に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ２で、ＯＤＤ信号成分に位相を合わせてラッチすることで、Ｏ１Ｓ‐Ｏ１Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３Ｄ、…のごとく、ＯＤＤ信号のＣＤＳ成分Ｄ２のみを分離抽出することができる。
【００５８】
全く同様に、デジタルサンプリングされた信号Ｄ１を符号反転器１１を介してＤフリップフロップ回路１３のデータ端子に入力し、図３に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、ＥＶＥＮ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のＣＤＳ成分Ｄ３のみを分離抽出することができる。
【００５９】
前述のようにして分離抽出されたＯＤＤ信号のＣＤＳ成分Ｄ２とＥＶＥＮ信号のＣＤＳ成分Ｄ３はそれぞれ、その後、後段のデジタル信号処理回路（不図示）において、黒オフセット補正やシェーディング補正などのスキャナー画像特有の種々の信号処理が施された後に再合成されて画像信号が形成される。
【００６０】
このように、本実施の形態においては、ラインセンサより出力されたＯＤＤ信号とＥＶＥＮ信号とを、４分の１画素周期の時間差を持たせてサンプルホールドする第１および第２のサンプルホールド手段と、サンプルホールド出力間の差分を求める第１の差動増幅手段を設け、前記差動増幅手段の出力に対して、さらに４分の１画素周期の時間差を持たせて前記リセットレベルと画素信号レベルとを抽出する第３および第４のサンプルホールド手段と、前記第３および第４のサンプルホールド手段によって抽出された信号の差分を求める第２の差動増幅手段により画素信号を生成するようにＣＤＳ回路を構成した。
【００６１】
これにより、従来はＯＤＤ信号とＥＶＥＮ信号とで別々に行っていたＣＤＳ処理を前記回路構成で同時に行うことができる。しかも、ＯＤＤ信号、ＥＶＥＮ信号それぞれのＣＤＳ成分が交互に繰り返し連なる信号列の形で抽出できるので、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路およびＡＤ変換器でデジタル信号に変換することが可能である。
【００６２】
したがって、本実施の形態の撮像装置によれば、アナログ信号処理を行う回路の規模を略半減することができるとともに、ＡＤ変換器も半減させることができる。前記ＡＤ変換器は、通常は単品で構成されるので、個数を半減させるとコストも半減させることができる。
【００６３】
なお、本実施の形態の場合、デジタル部１４においてＤＦＦ回路が２個増え、遅延回路が１個増えた構成となっているが、これらの回路は、後段のデジタル信号処理のために設けられているＡＳＩＣ（集積回路）の内部ゲートで実現することができるので、前記ＡＳＩＣの許容ゲート数の範囲内で吸収することができ、装置の規模やコストの増大を来すことなく実現することができる。
【００６４】
また、本実施の形態によれば、アナログ回路におけるＣＤＳ処理を１本化したので、回路規模を小さくできる上に、１画素２度サンプリングによる加算平均処理となるので、ＳＮを向上させる利点が得られる。
【００６５】
《第２の実施の形態》
次に、図４及び図５を参照しながら本発明の第２の実施の形態を説明する。
前記デジタル信号Ｄ１は、すでに説明したように、Ｅ１Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐ＩｊＥ２Ｄ、０２Ｄ‐Ｏ１Ｓ、…のごとく、ＯＤＤ信号、ＥＶＥＮ信号それぞれの画素信号レベルとリセット信号レベルの差信号の成分が交互に繰り返し連なる信号列により形成される。
【００６６】
しかし、ＯＤＤ信号成分のみに着目すれば、特定注目画素について、例えば（Ｏ１Ｓ‐Ｏ１Ｄ）と（Ｏ２Ｄ‐Ｏ１Ｓ）なる、２つのＣＤＳ成分を含んでいる。（Ｏ１Ｓ‐Ｏ１Ｄ）は、注目画素の画素信号レベルとその画素信号の直前のリセット信号レベルによるＣＤＳ成分であり、（Ｏ２Ｄ‐Ｏ１Ｓ）は、注目画素の画素信号レベルとその画素信号の直後のリセット信号レベルによるＣＤＳ成分であり、いずれも同一画素信号である。すなわち、第１の実施の形態においては、いずれか一方のＣＤＳ成分だけを利用している。
【００６７】
そこで、これら２つのＣＤＳ成分の両方を利用して、さらに、ＣＣＤセンサで発生するショットノイズやその後段のアナログ部１３で発生する熱雑音ノイズ等のランダムノイズ成分を抑圧して画像信号の品位をより高めることを可能にしたのが、この第２の実施の形態の撮像装置である。
【００６８】
図４に示すように、この第２の実施の形態のデジタル部４１では、アナログ部１３の出力信号がまずＡＤ変換器３０に入力されてデジタル信号に変換される。そして、前記ＡＤ変換器３０によって変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路３３に入力される。また、符号反転回路３１を経て符号反転された値がＤフリップフロップ回路３４に入力される。
【００６９】
そして、Ｄフリップフロップ回路３３の出力データＤ２と、Ｄフリップフロップ回路３４の出力デー夕Ｄ４はそれぞれ平均加算器３７に入力され、平均加算器３７の演算出力はＤフリップフロップ回路３９に入力され、分離抽出されたＯＤＤ信号Ｄ６としてＤフリップフロップ回路３９から出力され、後段のデジタル信号処理回路（不図示）に供給される。
【００７０】
また、ＡＤ変換器３０によってＡＤ変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路３５にも入力されるとともに、符号反転回路３２を経て符号反転された値がＤフリップフロップ回路３６に入力される。
【００７１】
そして、Ｄフリップフロップ回路３５の出力データＤ５と、Ｄフリップフロップ回路３６の出力データＤ３は平均加算器３７にそれぞれ入力される。また、平均加算器３８の演算出力は、Ｄフリップフロップ回路４０に入力されて、分離抽出されたＥＶＥＮ信号Ｄ７としてＤフリップフロップ回路４０から出力され、後段のデジタル信号処理回路（不図示）に供給される。
【００７２】
次に、図５を参照しながら本実施の形態の回路の動作と信号のフローについて説明する。
アナログ部１３の出力信号は、ＡＤ変換器３０によりサンプリングパルスＰ１に同期して、デジタル信号Ｄ１（多ビット）へと変換される。サンプリングパルスＰ１は、前記４分の１画素周期のＣＤＳ信号列に対し、これらを適切にデジタルサンプリングする４分の１画素周期のサンプリングパルスである。
【００７３】
デジタルサンプリングされた信号Ｄ１は、すでに説明したようにＯＤＤ信号とＥＶＥＮ信号のＣＤＳ成分とが交互に繰り返し連なる信号列であり、これをＤフリップフロップ回路３３のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ２で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐Ｏ１Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３Ｄ、…のごとく、ＯＤＤ信号のＣＤＳ成分の信号列Ｄ２を分離抽出することができる。
【００７４】
さらに、信号Ｄ１を符号反転器３１を介してＤフリップフロップ回路３４のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ４で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐０２Ｄ、０２Ｓ‐０３Ｄ、０３Ｓ‐０４Ｄ、…のごとく、ＯＤＤ信号のもう一方のＣＤＳ成分の信号列Ｄ４を抽出することもできる。
【００７５】
上記Ｄ２とＤ４の信号列に対し、平均加算器３７により平均加算演算が行われ、図５に示すようなサンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、同一画素信号期間が時間的にオーバーラップする期間に位相をあわせてラッチすることで、同一画素信号であるＯＤＤ１（Ｏ１Ｓ‐Ｏ１Ｄ）とＯＤＤ１’（Ｏ１Ｓ‐０２Ｄ）との間の加算平均値である（ＯＤＤ１＋ＯＤＤ１’）／２が、Ｄフリップフロップ回路３９よりＯＤＤ信号のＣＤＳ出力Ｄ６として出力される。
【００７６】
同様にして、信号Ｄ１を、Ｄフリップフロップ回路３５のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ５で、ＥＶＥＮ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ２Ｄ、Ｅ２Ｓ‐０３Ｄ、Ｅ３Ｓ‐０４Ｄ、…のごとく、ＥＶＥＮ信号のＣＤＳ成分の信号列Ｄ５を抽出することができる。
【００７７】
さらに、信号Ｄ１を符号反転器３２を介してＤフリップフロップ回路３６のデータ端子に入力し、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のもう一方のＣＤＳ成分の信号列Ｄ３を抽出することもできる。
【００７８】
上記Ｄ３とＤ５の信号列に対し、平均加算器３８により平均加算演算が行われ、図５に示すようなサンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ４で、同一画素信号期間が時間的にオーバーラップする期間に位相をあわせてラッチすることで、同一画素信号であるＥＶＥＮ１（Ｅ１Ｓ‐Ｅ１Ｄ）とＥＶＥＮ１’（Ｅ１Ｓ‐Ｅ２Ｄ）との間の加算平均値である（ＥＶＥＮ１＋ＥＶＥＮ１’）／２が、Ｄフリップフロップ回路４０よりＥＶＥＮ信号のＣＤＳ出力Ｄ７として出力される。
【００７９】
分離抽出されたＯＤＤ信号Ｄ６とＥＶＥＮ信号Ｄ７とはそれぞれ、この後、後段のデジタル信号処理回路（不図示）において、黒オフセット補正やシェーディング補正などのスキャナー画像特有の種種の信号処理が施された後に再び、再合成されて画像信号が形成される。
【００８０】
一般に、ＣＣＤセンサで発生するショットノイズやその後段のアナログ増幅器等で発生する熱雑音ノイズ等のランダムノイズ成分は、互いに重畳されると二乗平均で増大する性質を持つために、前述の加算平均演算に対しては、信号成分はそのままで、ノイズ成分だけがルート２分の１倍に略抑圧される結果となり、その分だけ信号のＳＮ比を改善することが可能である。
【００８１】
したがって、前述の分離抽出されたＯＤＤ信号Ｄ６とＥＶＥＮ信号Ｄ７についても同様のＳＮ比の改善効果が得られる。しかも、隣接２画素間の加算平均演算とは異なり、同一画素信号に対する加算平均演算であるため、画像信号の空間周波数成分を低減させる心配がなく、著しい画質の向上が期待できる。
【００８２】
（本発明の他の実施形態）
本発明は複数の機器（例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタ等）から構成されるシステムに適用しても良く、１つの機器（例えば、複写機、ファクシミリ装置）からなる装置に適用しても良い。
【００８３】
また、前述した実施形態の機能を実現するように各種のデバイスを動作させるように、前記各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、前記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って前記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【００８４】
また、この場合、前記ソフトウェアのプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコード自体、およびそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記憶媒体は本発明を構成する。かかるプログラムコードを記憶する記憶媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００８５】
また、コンピュータが供給されたプログラムコードを実行することにより、前述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等の共同して前述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【００８６】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【００８７】
【発明の効果】
本発明によれば、ライン上の奇数番目画素の信号電荷（ＯＤＤ信号）と偶数番目画素の信号電荷（ＥＶＥＮ信号）とが、それぞれ別々の出力として分離出力される撮像装置において、ＯＤＤ信号とＥＶＥＮ信号とを同一のアナログ回路（ＣＤＳ処理回路）で同時に処理することができる。しかも、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路及びＡＤ変換器でデジタル信号に変換できるので、アナログ回路部分を大幅に簡素化することができ、ローコスト化が実現できる。
【００８８】
また、本発明の他の特徴によれば、注目画素の画素信号レベルとその画素信号レベルの直前のリセット信号レベルによるＣＤＳ成分と、注目画素の画素信号レベルとその画素信号レベルの直後のリセット信号レベルによるＣＤＳ成分との２種類のＣＤＳ信号を抽出し、抽出した２種類のＣＤＳ信号に対して加算平均処理を施すようにしたので、画像信号のＳＮを改善することができ、画質を著しく向上させることができる。
【００８９】
また、本発明のその他の特徴によれば、ライン上の奇数番目画素と偶数番目画素とが、それぞれ別々の出力として分離出力される固体撮像装置であれば、映像信号のみならず、たとえばＣＣＤ遅延回路などのような、あらゆる用途に応用することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の回路の動作を説明する信号波形図である。
【図３】本発明の第１の実施の形態の信号の処理のタイミングおよび流れを説明する図である。
【図４】本発明の第２の実施の形態の構成を示すブロック図である。
【図５】本発明の第２の実施の形態の信号の処理のタイミングおよび流れを説明する図である。
【図６】従来のラインセンサの一例を示すブロック図である。
【図７】ＣＤＳ回路の基本構成を示すブロック図である。
【図８】ＣＤＳ回路の動作を説明する信号波形図である。
【符号の説明】
１、２、３、５、６、７ Ｓ／Ｈ回路
４、８ 作動増幅器
９ 可変増幅器
１０ ＡＤ変換器
１１ 符号反転器
１２、１３ Ｄフリップフロップ
３０ ＡＤ変換器
３１、３２ 符号反転器
３３、３４、３５、３６、３９、４０ Ｄフリップフロップ
３７、３８ 平均加算器
【発明の属する技術分野】
本発明は、撮像装置、信号処理方法及び記憶媒体に関し、特に、奇数番目の画素と偶数番目の画素とを分離して出力するＣＣＤセンサ等の撮像素子を有する撮像装置に用いて好適なものである。
【０００２】
【従来の技術】
一般に、ファクシミリ、デジタル複写機及びイメージスキャナ等のような画像を処理する装置の画像入力部分には、図６に示すようなＢＩＬＩＮＥＡＲ構造のＣＣＤラインセンサが広く利用されている。
【０００３】
そして、このようなラインセンサには、偶数画素と奇数画素の信号電荷を別々に読み出して転送し、奇数画素信号（以下ＯＤＤ信号と略す）及び偶数画素信号（以下ＥＶＥＮ信号と略す）として撮像信号を分離出力するものが実用化されている。そして、前述のようなラインセンサの後段にはＣＣＤ転送時に生じたリセットノイズ成分を除去するためのＣＤＳ（相関二重サンプリング）回路５４、５５を有している。
【０００４】
前記ラインセンサを構成するＣＣＤ（電荷結合素子）は、１ライン上の受光素子の電荷を、奇数番目、偶数番目のシフトゲートをそれぞれ開いてＯＤＤ信号用、ＥＶＥＮ信号用のＣＣＤシフトレジスタ５０、５１に１画素ごとに交互に振り分けて、転送パルスに応じて電荷を出力部のフローティングキャパシタにそれぞれ転送するようにしている。
【０００５】
そして、１画素の信号がフローティングキャパシタから出力バッファ５２、５３に与えられて、前記出力バッファ５２、５３によって所定の電圧レベルに変換されて１画素単位の映像信号がそれぞれ出力されるようになされている。前記フローティングキャパシタは、１画素の信号を出力するごとにリセットパルスによりクリアされる。
【０００６】
したがって、ＣＣＤ出力信号は、１画素ごとに、フローティングキャパシタのリセット動作により発生するリセット成分とリセットパルスの相関ノイズが重畳するフィールドスルー部分と映像信号部分とから成る。前記ＣＤＳ回路５４、５５は、ＣＣＤ出力信号のうちフィールドスルー部分のリセットレベルと映像信号部分の画素レベルとの差分を求め、これによって相関ノイズ成分を映像信号から排除するノイズ除去回路である。
【０００７】
図７に、ＣＤＳの基本回路の構成を示し、図８に入力するラインセンサと前記リセットレベルと画素レベルのそれぞれを抽出するためのＳ／Ｈ回路の制御タイミングを示す。
【０００８】
ＣＤＳ回路５４、５５を介して出力された撮像信号は、増幅器５６、５７を介して後段のＡＤ変換器５８、５９の入力レンジに合わせて所望の信号レベルにそれぞれ増幅された後に、ＡＤ変換器５８、５９によってデジタル信号に変換されて、後段のデジタル画像処理回路（不図示）ヘとそれぞれ伝送される。
【０００９】
【発明が解決しようとする課題】
前述のように、前記ラインセンサの出力は、ＯＤＤ信号とＥＶＥＮ信号とに分離して出力されるために、従来はＯＤＤ信号とＥＶＥＮ信号とでほぼ同様の信号処理を行っている。このため、同じような構成の処理回路が２重に必要となり、その分だけ回路の部品点数も多くなり、とりわけ、ＡＤ変換器を含めたアナログ回路部分でのコストが割高になる問題があった。
【００１０】
ところで、アナログ回路部分でのコストが割高になる一方で、近年、ゲートアレイなどのＡＳＩＣをはじめとするデジタルＩＣの高速化・集積化技術の向上が目覚しく、またこれに合わせてデジタル信号処理のローコスト化が急速に進んでいる。
【００１１】
本発明は前述の問題点に鑑みてなされたものであり、ＡＤ変換器を含めたアナログ回路部分の回路の簡素化およびローコスト化を達成できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
本発明の撮像装置は、撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置において、前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド手段と、前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド手段と、前記第１のサンプルホールド手段から出力される前記第１の出力信号と、前記第２のサンプルホールド手段から出力される前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出手段と、前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド手段と、前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド手段と、前記第３のサンプルホールド手段から出力される前記第４の出力信号と、前記第４のサンプルホールド手段から出力される前記第５の出力信号との差分を求めて、第６の出力信号を出力する第２の差分検出手段とを具備する。
【００１３】
本発明の撮像装置における他の態様は、前記第２の差分検出手段から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換手段と、前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出手段とを更に具備する。
【００１４】
また、本発明の撮像装置におけるその他の態様は、前記画素信号抽出手段は、前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算手段を含む。
【００１５】
本発明の信号処理方法は、撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置に用いる信号処理方法において、前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド処理と、前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド処理と、前記第１のサンプルホールド処理により出力された前記第１の出力信号と、前記第２のサンプルホールド処理により出力された前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出処理と、前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド処理と、前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド処理と、前記第３のサンプルホールド処理により出力された前記第４の出力信号と、前記第４のサンプルホールド処理により出力された前記第５の出力信号の差分を求めて、第６の出力信号を出力する第２の差分検出処理とを含む。
【００１６】
本発明の信号処理方法における他の態様は、前記第２の差分検出処理から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換処理と、前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出処理とを更に含む。
【００１７】
また、本発明の信号処理方法におけるその他の態様は、前記画素信号抽出処理は、前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算処理を含む。
【００１８】
本発明の記憶媒体は、前記撮像装置の各手段としてコンピュータを機能させるためのプログラムを格納する。
【００１９】
本発明の記憶媒体における他の態様は、前記信号処理方法をコンピュータに実行させるためのプログラムを格納する。
【００３０】
本発明は前記技術手段よりなるので、ライン上の奇数番目画素と偶数番目画素とが、それぞれ別々の出力として分離出力したＯＤＤ信号とＥＶＥＮ信号を、同一のＣＤＳ処理回路で同時に処理することができ、しかも、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路及びＡＤ変換器でデジタル信号に変換することが可能となる。
【００３１】
また、本発明の他の特徴によれば、注目画素の画素信号レベルとその画素信号レベルの直前のリセット信号レベルによるＣＤＳ成分と、注目画素の画素信号レベルとその画素信号レベルの直後のリセット信号レベルによるＣＤＳ成分との２種類のＣＤＳ信号を抽出し、抽出した２種類のＣＤＳ信号に対して加算平均処理を施すようにしたので、画像信号のＳＮを改善することができ、画質を著しく向上させることができる。
【００３２】
【発明の実施の形態】
《第１の実施の形態》
図１は、本発明の撮像装置における第１の実施の形態の特徴を表すブロック図であり、図２は第１の実施の形態の撮像装置の動作を説明するための各信号のタイミングチャートである。図１に示したように、本実施の形態の撮像装置は、前段のアナログ部１３と後段のデジタル部１４とに大別される。
【００３３】
まず、前記ラインセンサの出力信号であるＯＤＤ信号とＥＶＥＮ信号とがアナログ部１３にそれぞれ供給される。アナログ部１３においては、ＯＤＤ信号がサンプルホールド回路１に入力され、ＥＶＥＮ信号がサンプルホールド回路３に入力される。
【００３４】
サンプルホールド回路１のサンプルホールド出力Ｓ１は、サンプルホールド回路２に入力されてサンプルホールドされる。そして、前記サンプルホールド回路２のサンプルホールド出力Ｓ２が差動増幅器４の正極に入力される。一方、サンプルホールド回路３のサンプルホールド出力Ｓ３は、前記差動増幅器４の負極に入力される。サンプルホールド回路１にはサンプルホールドパルスＳＨ１が供給され、サンプルホールド回路２、３にはサンプルホールドパルスＳＨ２が供給されている。
【００３５】
前記差動増幅器４の出力Ｓ４は、サンプルホールド回路５、６に順次供給され、前記サンプルホールド回路６の出力Ｓ５が差動増幅器８の正極に入力される。また、差動増幅器４の出力Ｓ４は、サンプルホールド回路７にも供給され、前記サンプルホールド回路７の出力Ｓ６が差動増幅器８の負極に入力される。前記サンプルホールド回路５にはサンプルホールドパルスＳＨ３が供給され、サンプルホールド回路６、７にはサンプルホールドパルスＳＨ４が供給される。
【００３６】
前記差動増幅器８の出力Ｓ７は増幅バッファ回路９に与えられ、前記増幅バッファ回路９において所定の信号レベルに増幅された後、アナログ部１３の出力信号としてデジタル部１４に供給される。
【００３７】
デジタル部１４に入力されたアナログ部１３の出力信号は、まず、ＡＤ変換器１０に入力されてディジタル信号に変換される。そして、このＡＤ変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路１２のデータ入力端子Ｄに入力されるとともに、符号反転回路１１を介してＤフリップフロップ回路１３のデータ入力端子Ｄにも入力される。
【００３８】
Ｄフリップフロップ回路１２の出力データＤ２は、分離抽出されたＯＤＤ信号として後段のデジタル信号処理回路（不図示）に供給される。また、Ｄフリップフロップ回路１３の出力データＤ３は、分離抽出されたＥＶＥＮ信号として後段のデジタル信号処理回路（不図示）に供給される。
【００３９】
次に、本実施の形態の撮像装置の回路動作と信号の流れについて説明する。
図２に、回路の制御タイミングと信号のタイミングとの関係を示す。サンプルホールド回路１に入力されたＯＤＤ信号は、１画素期間について４分の１画素周期の第１のサンプルホールドタイミング信号ＳＨ１（サンプルホールド回路は、すべて“Ｈ”レベルでサンプリング動作、“Ｌ”レベルでホールド動作を行うものとする）によって、ＯＤＤ信号のリセットレベルと画素レベルが２回ずつ、計４回のサンプルホールドがなされる。
【００４０】
一方、ＥＶＥＮ信号は、同じく１画素期間について４分の１画素周期の第２のサンプルホールドタイミング信号ＳＨ２によって、ＥＶＥＮ信号のリセットレベルと画素レベルが２回ずつ、計４回のサンプルホールドがなされる。
【００４１】
第２のサンプルホールドタイミング信号ＳＨ２は、第１のサンプルホールドタイミング信号ＳＨ１に対して８分の１画素期間に相当する時間だけサンプルホールドのタイミングを進ませてある。
【００４２】
さらに、サンプルホールド回路２において第２のサンプルホールドタイミング信号ＳＨ２によってサンプルホールドされたＯＤＤ信号Ｓ２は、同じくサンプルホールド回路３において第２のサンプルホールドタイミング信号ＳＨ２によってサンプルホールドされたＥＶＥＮ信号Ｓ３に対して、結果的にちょうど４分の１画素期間に相当する時間だけサンプリングの時間差が生ずるように設定されている。
【００４３】
以降の信号処理のタイミングと信号内容の変遷を表すデータフローを、図３に模式的に示す。
先ず、図３に示すサンプリングデータの表記について補足的に説明する。すでに説明したようにＯＤＤ信号、ＥＶＥＮ信号それぞれの１画素期間についてリセットレベルと画素レベルで２回ずつ、計４回のサンプルホールドが行われており、これに対応する４つのサンプリング値を、
Ｏ１Ｄ、Ｏ１Ｄ、Ｏ１Ｓ、Ｏ１Ｓ、
Ｅ１Ｄ、Ｅ１Ｄ、Ｅ１Ｓ、Ｅ１Ｓ、のように示してある。
【００４４】
ここで、頭文字のＯがＯＤＤ信号、ＥがＥＶＥＮ信号であることをそれぞれ表し、２番目の番号１が順次読み出される画素の順番を表し、３番目の文字がリセットレベルＤか画素レベルＳのいずれであるかを表している。
【００４５】
各サンプリング値の上部には、対応するサンプリングホールド信号名とそのおおまかなサンプリングタイミングを記した。これ以降は、図３のフローを元に動作説明を行う。
【００４６】
差動増幅器４に入力された信号Ｓ２および信号Ｓ３の差分値は、たとえば、（Ｅ１Ｓ−Ｏ１Ｄ）のように表され、これは、ＥＶＥＮ信号の１番目の画素の信号レベルからＯＤＤ信号の１番目の画素のリセツトレベルを引いた値を表している。実際には、前記差分値の一定倍に増幅された電圧値が差動増幅器４より出力されるが、ここでは、各サンプリング値の信号成分についてのみ表記してある。
【００４７】
差動増幅器４に入力されたＯＤＤ信号Ｓ２とＥＶＥＮ信号Ｓ３は、ＳＨ回路１、２、３により、ちょうど４分の１画素期間に相当する時間だけサンプリング時間差が生ずるよう設定されたことで、図３に示すように、ＯＤＤ信号Ｓ２とＥＶＥＮ信号Ｓ３のリセツトレベル期間と画素信号レベル期間とが互いに４分の１画素期間分だけオーバーラップする期間が生じ、その差分出力信号Ｓ４は、ほぼサンプルホールドパルスＳＨ２のサンプリングタイミングに位相同期して、
Ｅ１Ｄ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｏ１Ｓ、Ｅ２Ｄ‐Ｏ１Ｓ、…のように、４分の１画素期間ごとに異なる信号成分の連なりになる。
【００４８】
ＳＨ回路５に供給されるサンプルホールドパルスＳＨ３には、サンプルホールドパルスＳＨ１を所定の時間Δｔだけ遅延させたタイミングが設定され、同じくＳＨ回路６、７に供給されるサンプルホールドパルスＳＨ４には、サンプルホールドパルスＳＨ２を所定の時間Δｔだけ遅延させたタイミングが設定される。
【００４９】
前記所定の時間Δｔには、サンプルホールド回路２、３および差動増幅器４の伝播遅延時間分を考慮し、差分出力Ｓ４において上記４分の１画素期間ごとの値が安定してサンプルホールド回路５、６、７においてサンプルホールドできるだけの遅延時間が設定されるものとする。
【００５０】
差動増幅器４の差分出力Ｓ４は、まずサンプルホールド回路５においてサンプルホールドパルスＳＨ３によって（ＳＨ１＋ΔＴ）のタイミングでサンプルホールドされる。その後で、サンプルホールド回路６においてサンプルホールドパルスＳＨ４によって（ＳＨ２＋ΔＴ）のタイミングで再びサンプルホールドされるので、サンプルホールドパルスＳＨ２に対してほぼ（４分の１画素周期分十Δｔ）だけ遅延された信号Ｓ５となり、差動増幅器８の正極に入力される。
【００５１】
また、差分出力Ｓ４はサンプルホールド回路６にも与えられ、サンプルホールド回路６においてサンプルホールドパルスＳＨ４によって（ＳＨ２＋ΔＴ）のタイミングでサンプルホールドされ、サンプルホールドパルスＳＨ２に対してほぼΔｔだけ遅延された信号Ｓ６となり、差動増幅器８の負極に入力される。
【００５２】
これにより、サンプルホールド出力Ｓ５は、サンプルホールド出力Ｓ６に対して、ちょうど４分の１画素期間分のデータ単位で、信号成分の連なりが遅れる結果となる。
【００５３】
したがって、差動増幅器８の差分出力Ｓ７は、図３に示すように、
Ｅ１Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐Ｅ２Ｄ、０２Ｄ‐Ｏ１Ｓ、…のごとく、ＯＤＤ信号、ＥＶＥＮ信号それぞれの画素信号レベルとリセット信号レベルの差信号の成分が交互に繰り返し連なる信号列が得られる。
【００５４】
すなわち、ＯＤＤ信号とＥＶＥＮ信号のそれぞれについて、ＣＣＤ信号の中からリセットノイズ成分を排除したＣＤＳ（相関２重サンプリング）出力が得られたことになる。
【００５５】
さらに処理は進み、差動増幅器７の出力Ｓ７は、増幅バッファ回路９により、ＡＤ変換器１０の入力レンジに合わせて所望の信号レベルに増幅された後に、後段のＡＤ変換器１０によりサンプリングパルスＰ１に同期して、デジタル信号Ｄ１（多ビット）ヘと変換される。
【００５６】
前記サンプリングパルスＰ１は、前記４分の１画素周期のＣＤＳ信号列に対し、これらを適切にデジタルサンプリングする４分の１画素周期のサンプリングパルスである。
【００５７】
デジタルサンプリングされた信号Ｄ１は、すでに説明したようにＯＤＤ信号のＣＤＳ成分とＥＶＥＮ信号のＣＤＳ成分とが交互に繰り返し連なる信号列であり、これをＤフリップフロップ回路１２のデータ端子に入力し、図３に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ２で、ＯＤＤ信号成分に位相を合わせてラッチすることで、Ｏ１Ｓ‐Ｏ１Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３Ｄ、…のごとく、ＯＤＤ信号のＣＤＳ成分Ｄ２のみを分離抽出することができる。
【００５８】
全く同様に、デジタルサンプリングされた信号Ｄ１を符号反転器１１を介してＤフリップフロップ回路１３のデータ端子に入力し、図３に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、ＥＶＥＮ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のＣＤＳ成分Ｄ３のみを分離抽出することができる。
【００５９】
前述のようにして分離抽出されたＯＤＤ信号のＣＤＳ成分Ｄ２とＥＶＥＮ信号のＣＤＳ成分Ｄ３はそれぞれ、その後、後段のデジタル信号処理回路（不図示）において、黒オフセット補正やシェーディング補正などのスキャナー画像特有の種々の信号処理が施された後に再合成されて画像信号が形成される。
【００６０】
このように、本実施の形態においては、ラインセンサより出力されたＯＤＤ信号とＥＶＥＮ信号とを、４分の１画素周期の時間差を持たせてサンプルホールドする第１および第２のサンプルホールド手段と、サンプルホールド出力間の差分を求める第１の差動増幅手段を設け、前記差動増幅手段の出力に対して、さらに４分の１画素周期の時間差を持たせて前記リセットレベルと画素信号レベルとを抽出する第３および第４のサンプルホールド手段と、前記第３および第４のサンプルホールド手段によって抽出された信号の差分を求める第２の差動増幅手段により画素信号を生成するようにＣＤＳ回路を構成した。
【００６１】
これにより、従来はＯＤＤ信号とＥＶＥＮ信号とで別々に行っていたＣＤＳ処理を前記回路構成で同時に行うことができる。しかも、ＯＤＤ信号、ＥＶＥＮ信号それぞれのＣＤＳ成分が交互に繰り返し連なる信号列の形で抽出できるので、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路およびＡＤ変換器でデジタル信号に変換することが可能である。
【００６２】
したがって、本実施の形態の撮像装置によれば、アナログ信号処理を行う回路の規模を略半減することができるとともに、ＡＤ変換器も半減させることができる。前記ＡＤ変換器は、通常は単品で構成されるので、個数を半減させるとコストも半減させることができる。
【００６３】
なお、本実施の形態の場合、デジタル部１４においてＤＦＦ回路が２個増え、遅延回路が１個増えた構成となっているが、これらの回路は、後段のデジタル信号処理のために設けられているＡＳＩＣ（集積回路）の内部ゲートで実現することができるので、前記ＡＳＩＣの許容ゲート数の範囲内で吸収することができ、装置の規模やコストの増大を来すことなく実現することができる。
【００６４】
また、本実施の形態によれば、アナログ回路におけるＣＤＳ処理を１本化したので、回路規模を小さくできる上に、１画素２度サンプリングによる加算平均処理となるので、ＳＮを向上させる利点が得られる。
【００６５】
《第２の実施の形態》
次に、図４及び図５を参照しながら本発明の第２の実施の形態を説明する。
前記デジタル信号Ｄ１は、すでに説明したように、Ｅ１Ｄ‐Ｅ１Ｓ、Ｏ１Ｓ‐Ｏ１Ｄ、Ｅ１Ｓ‐ＩｊＥ２Ｄ、０２Ｄ‐Ｏ１Ｓ、…のごとく、ＯＤＤ信号、ＥＶＥＮ信号それぞれの画素信号レベルとリセット信号レベルの差信号の成分が交互に繰り返し連なる信号列により形成される。
【００６６】
しかし、ＯＤＤ信号成分のみに着目すれば、特定注目画素について、例えば（Ｏ１Ｓ‐Ｏ１Ｄ）と（Ｏ２Ｄ‐Ｏ１Ｓ）なる、２つのＣＤＳ成分を含んでいる。（Ｏ１Ｓ‐Ｏ１Ｄ）は、注目画素の画素信号レベルとその画素信号の直前のリセット信号レベルによるＣＤＳ成分であり、（Ｏ２Ｄ‐Ｏ１Ｓ）は、注目画素の画素信号レベルとその画素信号の直後のリセット信号レベルによるＣＤＳ成分であり、いずれも同一画素信号である。すなわち、第１の実施の形態においては、いずれか一方のＣＤＳ成分だけを利用している。
【００６７】
そこで、これら２つのＣＤＳ成分の両方を利用して、さらに、ＣＣＤセンサで発生するショットノイズやその後段のアナログ部１３で発生する熱雑音ノイズ等のランダムノイズ成分を抑圧して画像信号の品位をより高めることを可能にしたのが、この第２の実施の形態の撮像装置である。
【００６８】
図４に示すように、この第２の実施の形態のデジタル部４１では、アナログ部１３の出力信号がまずＡＤ変換器３０に入力されてデジタル信号に変換される。そして、前記ＡＤ変換器３０によって変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路３３に入力される。また、符号反転回路３１を経て符号反転された値がＤフリップフロップ回路３４に入力される。
【００６９】
そして、Ｄフリップフロップ回路３３の出力データＤ２と、Ｄフリップフロップ回路３４の出力デー夕Ｄ４はそれぞれ平均加算器３７に入力され、平均加算器３７の演算出力はＤフリップフロップ回路３９に入力され、分離抽出されたＯＤＤ信号Ｄ６としてＤフリップフロップ回路３９から出力され、後段のデジタル信号処理回路（不図示）に供給される。
【００７０】
また、ＡＤ変換器３０によってＡＤ変換されたデジタル信号Ｄ１は、Ｄフリップフロップ回路３５にも入力されるとともに、符号反転回路３２を経て符号反転された値がＤフリップフロップ回路３６に入力される。
【００７１】
そして、Ｄフリップフロップ回路３５の出力データＤ５と、Ｄフリップフロップ回路３６の出力データＤ３は平均加算器３７にそれぞれ入力される。また、平均加算器３８の演算出力は、Ｄフリップフロップ回路４０に入力されて、分離抽出されたＥＶＥＮ信号Ｄ７としてＤフリップフロップ回路４０から出力され、後段のデジタル信号処理回路（不図示）に供給される。
【００７２】
次に、図５を参照しながら本実施の形態の回路の動作と信号のフローについて説明する。
アナログ部１３の出力信号は、ＡＤ変換器３０によりサンプリングパルスＰ１に同期して、デジタル信号Ｄ１（多ビット）へと変換される。サンプリングパルスＰ１は、前記４分の１画素周期のＣＤＳ信号列に対し、これらを適切にデジタルサンプリングする４分の１画素周期のサンプリングパルスである。
【００７３】
デジタルサンプリングされた信号Ｄ１は、すでに説明したようにＯＤＤ信号とＥＶＥＮ信号のＣＤＳ成分とが交互に繰り返し連なる信号列であり、これをＤフリップフロップ回路３３のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ２で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐Ｏ１Ｄ、０２Ｓ‐０２Ｄ、０３Ｓ‐０３Ｄ、…のごとく、ＯＤＤ信号のＣＤＳ成分の信号列Ｄ２を分離抽出することができる。
【００７４】
さらに、信号Ｄ１を符号反転器３１を介してＤフリップフロップ回路３４のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ４で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｏ１Ｓ‐０２Ｄ、０２Ｓ‐０３Ｄ、０３Ｓ‐０４Ｄ、…のごとく、ＯＤＤ信号のもう一方のＣＤＳ成分の信号列Ｄ４を抽出することもできる。
【００７５】
上記Ｄ２とＤ４の信号列に対し、平均加算器３７により平均加算演算が行われ、図５に示すようなサンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、同一画素信号期間が時間的にオーバーラップする期間に位相をあわせてラッチすることで、同一画素信号であるＯＤＤ１（Ｏ１Ｓ‐Ｏ１Ｄ）とＯＤＤ１’（Ｏ１Ｓ‐０２Ｄ）との間の加算平均値である（ＯＤＤ１＋ＯＤＤ１’）／２が、Ｄフリップフロップ回路３９よりＯＤＤ信号のＣＤＳ出力Ｄ６として出力される。
【００７６】
同様にして、信号Ｄ１を、Ｄフリップフロップ回路３５のデータ端子に入力し、図５に示すように、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ５で、ＥＶＥＮ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ２Ｄ、Ｅ２Ｓ‐０３Ｄ、Ｅ３Ｓ‐０４Ｄ、…のごとく、ＥＶＥＮ信号のＣＤＳ成分の信号列Ｄ５を抽出することができる。
【００７７】
さらに、信号Ｄ１を符号反転器３２を介してＤフリップフロップ回路３６のデータ端子に入力し、サンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ３で、ＯＤＤ信号成分に位相を合わせラッチすることで、Ｅ１Ｓ‐Ｅ１Ｄ、Ｅ２Ｓ‐Ｅ２Ｄ、Ｅ３Ｓ‐Ｅ３Ｄ、…のごとく、ＥＶＥＮ信号のもう一方のＣＤＳ成分の信号列Ｄ３を抽出することもできる。
【００７８】
上記Ｄ３とＤ５の信号列に対し、平均加算器３８により平均加算演算が行われ、図５に示すようなサンプリングパルスＰ１の４倍の周期（１画素周期）のサンプリングパルスＰ４で、同一画素信号期間が時間的にオーバーラップする期間に位相をあわせてラッチすることで、同一画素信号であるＥＶＥＮ１（Ｅ１Ｓ‐Ｅ１Ｄ）とＥＶＥＮ１’（Ｅ１Ｓ‐Ｅ２Ｄ）との間の加算平均値である（ＥＶＥＮ１＋ＥＶＥＮ１’）／２が、Ｄフリップフロップ回路４０よりＥＶＥＮ信号のＣＤＳ出力Ｄ７として出力される。
【００７９】
分離抽出されたＯＤＤ信号Ｄ６とＥＶＥＮ信号Ｄ７とはそれぞれ、この後、後段のデジタル信号処理回路（不図示）において、黒オフセット補正やシェーディング補正などのスキャナー画像特有の種種の信号処理が施された後に再び、再合成されて画像信号が形成される。
【００８０】
一般に、ＣＣＤセンサで発生するショットノイズやその後段のアナログ増幅器等で発生する熱雑音ノイズ等のランダムノイズ成分は、互いに重畳されると二乗平均で増大する性質を持つために、前述の加算平均演算に対しては、信号成分はそのままで、ノイズ成分だけがルート２分の１倍に略抑圧される結果となり、その分だけ信号のＳＮ比を改善することが可能である。
【００８１】
したがって、前述の分離抽出されたＯＤＤ信号Ｄ６とＥＶＥＮ信号Ｄ７についても同様のＳＮ比の改善効果が得られる。しかも、隣接２画素間の加算平均演算とは異なり、同一画素信号に対する加算平均演算であるため、画像信号の空間周波数成分を低減させる心配がなく、著しい画質の向上が期待できる。
【００８２】
（本発明の他の実施形態）
本発明は複数の機器（例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタ等）から構成されるシステムに適用しても良く、１つの機器（例えば、複写機、ファクシミリ装置）からなる装置に適用しても良い。
【００８３】
また、前述した実施形態の機能を実現するように各種のデバイスを動作させるように、前記各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、前記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って前記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【００８４】
また、この場合、前記ソフトウェアのプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコード自体、およびそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記憶媒体は本発明を構成する。かかるプログラムコードを記憶する記憶媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００８５】
また、コンピュータが供給されたプログラムコードを実行することにより、前述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等の共同して前述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【００８６】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【００８７】
【発明の効果】
本発明によれば、ライン上の奇数番目画素の信号電荷（ＯＤＤ信号）と偶数番目画素の信号電荷（ＥＶＥＮ信号）とが、それぞれ別々の出力として分離出力される撮像装置において、ＯＤＤ信号とＥＶＥＮ信号とを同一のアナログ回路（ＣＤＳ処理回路）で同時に処理することができる。しかも、マルチプレクスすることもなく、そのまま１つの増幅バッファ回路及びＡＤ変換器でデジタル信号に変換できるので、アナログ回路部分を大幅に簡素化することができ、ローコスト化が実現できる。
【００８８】
また、本発明の他の特徴によれば、注目画素の画素信号レベルとその画素信号レベルの直前のリセット信号レベルによるＣＤＳ成分と、注目画素の画素信号レベルとその画素信号レベルの直後のリセット信号レベルによるＣＤＳ成分との２種類のＣＤＳ信号を抽出し、抽出した２種類のＣＤＳ信号に対して加算平均処理を施すようにしたので、画像信号のＳＮを改善することができ、画質を著しく向上させることができる。
【００８９】
また、本発明のその他の特徴によれば、ライン上の奇数番目画素と偶数番目画素とが、それぞれ別々の出力として分離出力される固体撮像装置であれば、映像信号のみならず、たとえばＣＣＤ遅延回路などのような、あらゆる用途に応用することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の回路の動作を説明する信号波形図である。
【図３】本発明の第１の実施の形態の信号の処理のタイミングおよび流れを説明する図である。
【図４】本発明の第２の実施の形態の構成を示すブロック図である。
【図５】本発明の第２の実施の形態の信号の処理のタイミングおよび流れを説明する図である。
【図６】従来のラインセンサの一例を示すブロック図である。
【図７】ＣＤＳ回路の基本構成を示すブロック図である。
【図８】ＣＤＳ回路の動作を説明する信号波形図である。
【符号の説明】
１、２、３、５、６、７ Ｓ／Ｈ回路
４、８ 作動増幅器
９ 可変増幅器
１０ ＡＤ変換器
１１ 符号反転器
１２、１３ Ｄフリップフロップ
３０ ＡＤ変換器
３１、３２ 符号反転器
３３、３４、３５、３６、３９、４０ Ｄフリップフロップ
３７、３８ 平均加算器
Claims (8)
- 撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置において、
前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド手段と、
前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド手段と、
前記第１のサンプルホールド手段から出力される前記第１の出力信号と、前記第２のサンプルホールド手段から出力される前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出手段と、
前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド手段と、
前記第１の差分検出手段から出力される前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド手段と、
前記第３のサンプルホールド手段から出力される前記第４の出力信号と、前記第４のサンプルホールド手段から出力される前記第５の出力信号との差分を求めて、第６の出力信号を出力する第２の差分検出手段とを具備することを特徴とする撮像装置。 - 前記第２の差分検出手段から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換手段と、
前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出手段とを更に具備することを特徴とする請求項１に記載の撮像装置。 - 前記画素信号抽出手段は、前記ＡＤ変換手段により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算手段を含むことを特徴とする請求項２に記載の撮像装置。
- 撮像ライン上の奇数番目画素の信号電荷を出力する第１の出力端子と、偶数番目画素の信号電荷を出力する第２の出力端子とを有する撮像装置に用いる信号処理方法において、
前記第１の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、第１の出力信号を出力する第１のサンプルホールド処理と、
前記第２の出力端子より出力される画素信号を４分の１画素周期ごとにサンプルホールドし、前記第１の出力信号に対して４分の１画素周期だけ時間差を生じた第２の出力信号を出力する第２のサンプルホールド処理と、
前記第１のサンプルホールド処理により出力された前記第１の出力信号と、前記第２のサンプルホールド処理により出力された前記第２の出力信号との間の差分を求めて、第３の出力信号を出力する第１の差分検出処理と、
前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを第４の出力信号として出力する第３のサンプルホールド処理と、
前記第１の差分検出処理により出力された前記第３の出力信号に対して、４分の１画素周期ごとにサンプルホールドし、前記第１の出力端子及び前記第２の出力端子から出力される各信号電荷のリセットレベルと各信号電荷の画素信号レベルの双方の組み合わせを、前記第４の出力信号に対して４分の１画素周期だけ時間差を生じた第５の出力信号として出力する第４のサンプルホールド処理と、
前記第３のサンプルホールド処理により出力された前記第４の出力信号と、前記第４のサンプルホールド処理により出力された前記第５の出力信号の差分を求めて、第６の出力信号を出力する第２の差分検出処理とを含むことを特徴とする信号処理方法。 - 前記第２の差分検出処理から出力された前記第６の出力信号をデジタル信号に変換するＡＤ変換処理と、
前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とを分離して抽出する画素信号抽出処理とを更に含むことを特徴とする請求項４に記載の信号処理方法。 - 前記画素信号抽出処理は、前記ＡＤ変換処理により変換されたデジタル信号から、前記奇数番目画素の信号成分と前記偶数番目画素の信号成分とのそれぞれに対して、注目画素の前記画素信号レベルとその画素信号レベルの直前の前記リセット信号レベルによるＣＤＳ成分、及び前記注目画素の画素信号レベルとその画素信号レベルの直後の前記リセット信号レベルによるＣＤＳ成分の２種類のＣＤＳ信号を抽出し、前記２種類のＣＤＳ信号を加算して平均処理を施す信号演算処理を含むことを特徴とする請求項５に記載の信号処理方法。
- 請求項１〜３のいずれか１項に記載の撮像装置の各手段としてコンピュータを機能させるためのプログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
- 請求項４〜６のいずれか１項に記載の信号処理方法をコンピュータに実行させるためのプログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34276297A JP3710274B2 (ja) | 1997-12-12 | 1997-12-12 | 撮像装置、信号処理方法及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34276297A JP3710274B2 (ja) | 1997-12-12 | 1997-12-12 | 撮像装置、信号処理方法及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177766A JPH11177766A (ja) | 1999-07-02 |
| JP3710274B2 true JP3710274B2 (ja) | 2005-10-26 |
Family
ID=18356306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34276297A Expired - Fee Related JP3710274B2 (ja) | 1997-12-12 | 1997-12-12 | 撮像装置、信号処理方法及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710274B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266391B1 (en) * | 1999-08-31 | 2001-07-24 | General Electric Company | Artifact compensation system for matrix-addressed x-ray imaging panel |
| JP4429796B2 (ja) | 2004-05-10 | 2010-03-10 | 浜松ホトニクス株式会社 | センサ装置 |
| WO2014002732A1 (ja) * | 2012-06-27 | 2014-01-03 | オリンパスメディカルシステムズ株式会社 | 撮像装置および撮像システム |
-
1997
- 1997-12-12 JP JP34276297A patent/JP3710274B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177766A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010074784A (ja) | 固体撮像装置及びその駆動方法 | |
| US20220006966A1 (en) | Image sensing system and operating method thereof | |
| JP4370407B2 (ja) | イメージセンサ | |
| JP3710274B2 (ja) | 撮像装置、信号処理方法及び記憶媒体 | |
| JP2003289477A (ja) | 固体撮像装置 | |
| US7154552B1 (en) | Solid-state image pickup apparatus for generating an image signal by adding outputs corresponding to two types of light receiving pixels having different storage time of information charges | |
| JP4566013B2 (ja) | 撮像装置 | |
| JP2002344694A (ja) | 感光装置 | |
| JPH10173859A (ja) | アナログ信号処理回路 | |
| JP2003304451A (ja) | 固体撮像素子及びその読み出し方法 | |
| JP4340803B2 (ja) | 欠陥感光画素からの誤った画像信号を補正するためのシステム及び方法 | |
| JP3037839B2 (ja) | イメージスキャナ | |
| JPH0746844B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| JP3433518B2 (ja) | 読出回路 | |
| JPH09321953A (ja) | 撮像装置 | |
| TWI793809B (zh) | 雙增益時延積分感測器 | |
| JP4022962B2 (ja) | 信号処理回路および固体撮像素子の出力信号処理方法 | |
| JPH0750786A (ja) | 撮像素子のダイナミックレンジ拡大方法 | |
| JPH04246976A (ja) | カメラ装置 | |
| JP4343601B2 (ja) | 撮像装置 | |
| JPH05161008A (ja) | 画像読み取り装置 | |
| JP2001358992A (ja) | 相関二重サンプリング回路 | |
| JP2004072258A (ja) | 固体撮像装置及びその駆動方法 | |
| JP3432002B2 (ja) | 撮像装置 | |
| JP2004312496A (ja) | 固体撮像素子および固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |