JP4022962B2 - 信号処理回路および固体撮像素子の出力信号処理方法 - Google Patents
信号処理回路および固体撮像素子の出力信号処理方法 Download PDFInfo
- Publication number
- JP4022962B2 JP4022962B2 JP34105497A JP34105497A JP4022962B2 JP 4022962 B2 JP4022962 B2 JP 4022962B2 JP 34105497 A JP34105497 A JP 34105497A JP 34105497 A JP34105497 A JP 34105497A JP 4022962 B2 JP4022962 B2 JP 4022962B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- circuit
- signal processing
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の属する技術分野】
本発明は、信号処理回路および固体撮像素子の出力信号処理方法に関し、特にサンプルホールド回路を経た周期性を持つ信号の処理回路、および受光面上にカラーフィルタを有する固体撮像素子の出力信号を処理する処理方法に関する。
【0002】
【従来の技術】
固体撮像素子を使用するシステムでは、通常、図3に示すように、例えばCCD(Charge Coupled Device) 固体撮像素子101の出力信号を、CDS(Correlated Double Sampling;相関二重サンプリング)回路102を通すことによってリセットノイズを低減し、さらに波形整形を行う。その後に、適正な値になるように、増幅回路103で適当な増幅率で増幅する。
【0003】
この増幅された信号は、増幅回路103を通ることによってその波形が汚くなるため、再度サンプルホールド(S/H)回路104で波形整形され、しかる後A/D変換器105でディジタル化されてDSP(Digital Signal Processor;ディジタル信号処理)回路106に送られる。このDSP回路106では、種々の信号処理がディジタル的に行われる。
【0004】
【発明が解決しようとする課題】
ところが、CCD固体撮像素子101の出力信号がCDS回路102および増幅回路103を経た後、再度サンプルホールド回路104を通ることで、サンプルホールド回路104で連続する2画素の信号が干渉して本来の信号レベルとは異なってしまうことがある。図4に、サンプルホールド回路104の回路構成の一例を示す。
【0005】
図4において、入力される信号は、MOSトランジスタQ1を介してMOSトランジスタQ2のゲートに印加される。MOSトランジスタQ1は、そのゲートにクロックClkが印加されたときにオン状態となる。MOSトランジスタQ2のドレインは電源Vddに接続され、そのソースは抵抗R1を介してグランドGndに接続されている。また、MOSトランジスタQ2のゲートとグランドの間には、コンデンサC1が接続されている。
【0006】
上記構成のサンプルホールド回路104において、当該回路に入力される2画素の信号を時間の順に信号1/信号2とすると、信号1が入力され、この信号1がオン状態のMOSトランジスタQ1を介してMOSトランジスタQ2のゲートに印加される。そして、MOSトランジスタQ2のゲート電圧が信号1の信号レベルに達した後、クロックClkが低レベルになることによってMOSトランジスタQ1がオフ状態となる。
【0007】
信号1の次に、信号2が入力される。このとき、MOSトランジスタQ1の前後では信号レベルは異なっている。すなわち、図4には示していないが、MOSトランジスタQ1のソース‐ドレイン間には寄生容量が存在するため、信号2の入力によりMOSトランジスタQ2のゲート電圧は若干ではあるが変化し、実際の信号レベルとは異なった値となる。この変化は、信号1と信号2のレベル差にほぼ比例する。この現象をクロストーク(または、混色)と呼ぶ。
【0008】
図5は、クロストーク現象を示す波形図である。同図において、実線が入力信号であり、それがクロストークにより変化したものを点線で示している。Δ1およびΔ2は入力信号の信号ごとのレベル差であり、Δ1およびΔ2に混色率を掛け合わせたものが入力信号と出力信号の変化分となる。ここに、混色率とは、信号1と信号2のレベル差に対して実際に信号1が変化する割合であり、サンプルホールド回路ごとに変わる値である。換言すれば、混色率は、サンプルホールド回路の特性によって決まる。
【0009】
ところで、色配列が例えば原色R(赤)G(緑)B(青)ベイヤ配列のカラーフィルタを持つCCD固体撮像素子を使用した場合を考えると、1ラインごとにG信号/B信号が出力するライン(以下、Rラインと称す)とR信号/B信号が出力するライン(以下、Bラインと称す)が入れ替わる。赤い被写体を撮像した場合では、G信号/B信号がほとんど0に近いにもかかわらず、R信号はかなり大きくなる。
【0010】
そのため、RラインのG信号はR信号の影響を受けて信号レベルが大きくなるが、G信号とB信号とがほぼ等しいため、BラインのG信号はほとんど変化しない。この結果、RラインのG信号とBラインのG信号では信号レベルが異なり、結果として、これらの信号に基づいて信号処理を行っても良好な画像が再現されないことになる。
【0011】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、複雑な回路を付加することなく、サンプルホールドで発生したクロストーク(混色)を良好に補正して、原信号を回復することが可能な信号処理回路および固体撮像素子の出力信号処理方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明による信号処理回路は、サンプルホールド回路を経た周期性を持つ信号の処理回路であって、入力された信号を1ビット分遅延する遅延手段と、この遅延手段で1ビット分遅延された信号の信号レベルから1ビット後に入力される信号の信号レベルを減算する減算手段と、この減算手段の減算結果に前記サンプルホールド回路の特性に基づいて決定される正の補正係数を掛け合わせる乗算手段と、遅延手段で1ビット分遅延された信号に乗算手段の乗算結果を加算する加算手段とを備えている。
【0013】
上記構成の信号処理回路において、回路入力となる周期性を持つ信号は、サンプルホールド回路で発生するクロストーク成分を含んでいる。この信号から1ビット後の信号を減算し、その差分にサンプルホールド回路の特性に基づいて決定される正の補正係数を掛け合わせたものが、補正量となる。したがって、この補正量を1ビット前の信号に加算することで、クロストーク成分がキャンセルされる。これにより、クロストークのない原信号が得られる。
【0014】
本発明による固体撮像素子の出力信号処理方法は、所定の色配列のカラーフィルタを受光面上に有する固体撮像素子の出力信号をサンプルホールドし、しかる後ディジタル化して処理する処理方法であって、ディジタル化されて入力された信号を1ビット分遅延する遅延ステップと、この遅延ステップで1ビット分遅延した信号の信号レベルから1ビット後に入力される信号の信号レベルを減算する減算ステップと、この減算ステップでの減算結果に前記サンプルホールドを行う回路の特性に基づいて決定される正の補正係数を掛け合わせる乗算ステップと、前記遅延ステップで1ビット分遅延した信号に前記乗算ステップでの乗算結果を加算する加算ステップとを有する。
【0015】
カラーフィルタを持つ固体撮像素子の出力信号が、サンプルホールド回路を通ることで、隣り合った画素の信号の影響を受け、クロストーク(混色)が発生する。このクロストーク成分を含む1ビット前の信号から1ビット後の信号を減算し、その差分にサンプルホールドを行う回路の特性に基づいて決定される正の補正係数を掛け合わせたものが、補正量となる。この補正量を1ビット前の信号に加算することで、隣り合った画素の信号の影響分、即ちクロストーク成分がキャンセルされる。これにより、クロストークのない撮像信号が得られる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の一実施形態を示すブロック図である。この実施形態に係る信号処理回路は、例えば、カラーフィルタを持つカラーCCD固体撮像素子の出力信号をサンプルホールドした後、ディジタル化した信号を処理対象とする。また、カラーCCD固体撮像素子は、色配列として例えば図2に示す原色RGBベイヤ配列のカラーフィルタを受光面上に有するものとする。
【0017】
なお、色配列は原色ベイヤ配列に限定されるものではなく、さらにカラーフィルタもRGBの原色の色配列に限られるものではなく、他の原色の色配列の場合でも、補色を使用した色配列(例えば、Ye/Cy/Mg/G)の場合でも同様に適応可能である。
【0018】
図1から明らかなように、本実施形態に係る信号処理回路は、入力信号を1ビット分遅延する遅延手段としてのレジスタ11と、このレジスタ11の出力信号Aから1ビット後の入力信号Bを減算する減算器12と、外部で設定された正の補正係数を減算器12の減算出力(A−B)に掛け合わせる乗算器13と、レジスタ11の出力信号Aに乗算器14の乗算結果を加算する加算器14とから構成されている。
【0019】
上記構成の信号処理回路は、先述したように、例えば、カラーCCD固体撮像素子の出力信号をサンプルホールドした後、ディジタル化した信号を処理対象とするものである。このとき、CCD固体撮像素子から出力される信号は、各画素に対応した点順次の信号であることから、本信号処理回路に入力される信号は、周期性を持つ信号となる。そして、本信号処理回路は、隣り合った画素の信号の影響を受けた場合の補正を行うために、即ちサンプルホールドで発生したクロストーク(混色)を補正するために、図3に示すCCD固体撮像素子の出力信号の信号処理系において、DSP回路106の例えば初段回路として用いられる。
【0020】
この場合、図1に示す信号処理回路には、上記信号処理系におけるサンプルホールド回路104で発生したクロストーク成分を含む信号が入力される。入力された信号は、レジスタ11を通った信号Aと、レジスタ11を通らない信号Bとして減算器12にそれぞれ供給される。ここで、レジスタ11は、1画素に相当する1ビット分(1クロック分)だけ入力を遅延する遅延機能を持つ。これにより、信号Aは1ビット分遅延されることで、信号Bと同時化される。その結果、信号Bは信号Aの次の画素の信号に対応し、図2の原色RGBベイヤ配列図から明らかなように、例えば信号AがR信号ならば信号BはG信号(Rライン)となる。
【0021】
次に、減算器12において、信号Aから信号Bを引き算する。この減算器12の減算結果(A−B)に外部で設定された正の補正係数を乗算器13を用いて掛け合わせる。この乗算器13の乗算結果、即ち減算結果(A−B)に補正係数を掛け合わせた信号が、サンプルホールドで発生したクロストークを補正する際の補正量となる。この補正量は、加算器14においてレジスタ11の出力信号である信号Aに加算される。
【0022】
ここで、上述したクロストーク補正の原理について、以下に式をもって説明する。なお、クロストークの発生していないときの信号量を信号1/信号2とし、信号1/信号2に対応する信号がクロストークによってそれぞれ信号1′/信号2′になるものとする。
【0023】
クロストークの発生により、クロストークの起きている信号1′は、
信号1′=信号1−(信号1−信号2)×混色率
と表される。ここに、混色率は、先述したように、CCD固体撮像素子の出力信号の信号処理系(図3を参照)におけるサンプルホールド回路104の特性によって決まる値である。
【0024】
このクロストークの起きている信号1′を、本実施形態に係る信号処理回路において補正することにより、その出力信号は、
出力信号=信号1′+(信号1′−信号2′)×補正係数
となる。
【0025】
ここで、補正係数および混色率が共に1に比べて十分に小さい正の値と仮定すれば、
出力信号≒信号1−(信号1−信号2)×混色率+(信号1−信号2)×補正係数
となる。
【0026】
さらに、混色率≒補正係数となるように補正係数を選定すれば、
出力信号≒信号1
となり、クロストークによる信号の変化を補正できることになる。このことから明らかなように、混色率に対応して外部で設定される補正係数も、CCD固体撮像素子の出力信号の信号処理系におけるサンプルホールド回路104の特性によって決まる値である。
【0027】
上述したように、カラーCCD固体撮像素子の出力信号をサンプルホールドした後、ディジタル化した信号を処理する際に、1ビット先に入力された信号の信号レベルから次に入力される1ビット後の信号の信号レベルを減算し、その減算出力に正の補正係数を掛け合わせた結果を補正量とし、この補正量を1ビット先に入力された信号に加算して出力することにより、サンプルホールドで発生したクロストーク(混色)を良好に補正できる。
【0028】
その結果、原信号を回復することができるため、それ以降の信号処理系(図3のDSP回路106)で種々の信号処理が行われた撮像信号を用いることで、良好な画像を再現できる。しかも、図1から明らかなように、補正のための信号処理回路は、レジスタ11、減算器12、乗算器13および加算器14からなる極めて簡単な回路であるため、複雑な回路を付加することなしに、所期の目的を達成できる。
【0029】
なお、上記実施形態では、カラーCCD固体撮像素子の出力信号をサンプルホールドした後、ディジタル化した信号を本信号処理回路の処理対象とした場合について説明したが、本発明はこれに限定されるものではなく、一般的に、サンプルホールド回路を経た周期性を持つ信号、特に1ビットごとに信号レベルの変化量の大きい信号が処理対象となる。
【0030】
【発明の効果】
以上説明したように、本発明によれば、サンプルホールド回路を経た周期性を持つ信号の処理回路において、1ビット先に入力された信号の信号レベルから次に入力される1ビット後の信号の信号レベルを減算し、その減算出力にサンプルホールド回路の特性に基づいて決定される正の補正係数を掛け合わせた結果を補正量とし、この補正量を1ビット先に入力された信号に加算して出力することにより、サンプルホールドで発生したクロストークを良好に補正できるため、複雑な回路を付加することなしに、原信号を回復することができる。
【0031】
また、カラーフィルタを持つ固体撮像素子の出力信号をサンプルホールドし、しかる後ディジタル化して処理する際に、1ビット先に入力された信号の信号レベルから次に入力される1ビット後の信号の信号レベルを減算し、その減算出力にサンプルホールドを行う回路の特性に基づいて決定される正の補正係数を掛け合わせた結果を補正量とし、この補正量を1ビット先に入力された信号に加算して出力することにより、サンプルホールドで発生したクロストークを良好に補正して原信号を回復することができるため、良好な画像を再現できることになる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すブロック図である。
【図2】カラーフィルタの原色ベイヤ配列を示す図である。
【図3】CCD固体撮像素子の出力信号の処理系を示すブロック図である。
【図4】サンプルホールド回路の回路構成の一例を示す回路図である。
【図5】クロストーク現象を示す波形図である。
【符号の説明】
11…レジスタ、12…減算器、13…乗算器、14…加算器、101…CCD固体撮像素子、102…CDS(相関二重サンプリング)回路、104…サンプルホールド回路、106…DSP(ディジタル信号処理)回路
Claims (3)
- サンプルホールド回路を経た周期性を持つ信号の処理回路であって、
入力された信号を1ビット分遅延する遅延手段と、
前記遅延手段で1ビット分遅延された信号の信号レベルから1ビット後に入力される信号の信号レベルを減算する減算手段と、
前記減算手段の減算結果に前記サンプルホールド回路の特性に基づいて決定される正の補正係数を掛け合わせる乗算手段と、
前記遅延手段で1ビット分遅延された信号に前記乗算手段の乗算結果を加算する加算手段と
を備えることを特徴とする信号処理回路。 - 前記サンプルホールド回路に入力される信号は、所定の色配列のカラーフィルタを受光面上に有する固体撮像素子の出力信号である
ことを特徴とする請求項1記載の信号処理回路。 - 所定の色配列のカラーフィルタを受光面上に有する固体撮像素子の出力信号をサンプルホールドし、しかる後ディジタル化して処理する処理方法であって、
ディジタル化されて入力された信号を1ビット分遅延する遅延ステップと、
前記遅延ステップで1ビット分遅延した信号の信号レベルから1ビット後に入力される信号の信号レベルを減算する減算ステップと、
前記減算ステップでの減算結果に前記サンプルホールドを行う回路の特性に基づいて決定される正の補正係数を掛け合わせる乗算ステップと、
前記遅延ステップで1ビット分遅延した信号に前記乗算ステップでの乗算結果を加算する加算ステップと
を有することを特徴とする固体撮像素子の出力信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34105497A JP4022962B2 (ja) | 1997-12-11 | 1997-12-11 | 信号処理回路および固体撮像素子の出力信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34105497A JP4022962B2 (ja) | 1997-12-11 | 1997-12-11 | 信号処理回路および固体撮像素子の出力信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177998A JPH11177998A (ja) | 1999-07-02 |
JP4022962B2 true JP4022962B2 (ja) | 2007-12-19 |
Family
ID=18342817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34105497A Expired - Fee Related JP4022962B2 (ja) | 1997-12-11 | 1997-12-11 | 信号処理回路および固体撮像素子の出力信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4022962B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4379006B2 (ja) * | 2003-06-04 | 2009-12-09 | 株式会社ニコン | 撮像装置 |
JP5459768B2 (ja) * | 2009-10-28 | 2014-04-02 | 京セラ株式会社 | 被写体距離推定装置 |
JP5325246B2 (ja) * | 2011-03-10 | 2013-10-23 | 株式会社メガチップス | 画像処理装置 |
-
1997
- 1997-12-11 JP JP34105497A patent/JP4022962B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11177998A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1729507B1 (en) | Image signal processing unit and method | |
JPS6086980A (ja) | 固体撮像装置 | |
JPH0614190A (ja) | 色分離及び輪郭補正回路 | |
JP4022962B2 (ja) | 信号処理回路および固体撮像素子の出力信号処理方法 | |
US5345265A (en) | Gamma correction circuit for a video camera | |
JP4175100B2 (ja) | 信号処理回路および信号処理方法 | |
JP4192111B2 (ja) | 画像入力装置 | |
JP2005210335A (ja) | 相関二重サンプリング回路、信号処理回路及び固体撮像装置 | |
US20080151085A1 (en) | system with a random number generator used to remove contouring in cmos imager data having an extended dynamic range | |
JP2606207Y2 (ja) | ビデオカメラのガンマ補正回路 | |
JP3433518B2 (ja) | 読出回路 | |
JP3938256B2 (ja) | テレビジョンカメラ装置 | |
JP2961908B2 (ja) | 固体撮像装置とその駆動方法 | |
JP2001186534A (ja) | 固体撮像装置 | |
JP2008109468A (ja) | 色信号処理回路およびカメラ装置 | |
JPH0416087A (ja) | 画像読取装置 | |
JP3901808B2 (ja) | キャリアブースト補正回路 | |
JPS59108491A (ja) | 撮像装置 | |
JP3631283B2 (ja) | 単板カラー撮像装置の信号処理回路 | |
JPH11261921A (ja) | 撮像装置 | |
JP4437940B2 (ja) | テレビジョンカメラ | |
JP2890736B2 (ja) | 撮像信号処理回路 | |
JP2522394B2 (ja) | 電荷結合素子の信号処理回路 | |
JP2823264B2 (ja) | 映像信号処理回路 | |
JP2004096610A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |