JP2890736B2

JP2890736B2 - 撮像信号処理回路

Info

Publication number: JP2890736B2
Application number: JP2207212A
Authority: JP
Inventors: 勇山本; 貴浅井田; 裕二大庭
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-08-04
Filing date: 1990-08-04
Publication date: 1999-05-17
Anticipated expiration: 2014-05-17
Also published as: JPH0490687A

Description

【発明の詳細な説明】Ａ産業上の利用分野本発明は、入射光を依存しない信号成分を発生する欠
陥画素を含む電荷結合素子（CCD:Charge Coupled Devic
e）等の固体撮像素子による撮像出力信号についてブレ
ミッシュ補正処理を施す撮像信号処理回路に関する。

Ｂ従来の技術一般に、半導体により形成したCCD等から成る固体撮
像素子では、半導体の局部的な結晶欠陥等により光が入
射していない状態で特異なレベルの信号を出力する欠陥
画素を生じ、この欠陥画素からの撮像出力に起因する画
質劣化があることが知られている。上記固体撮像素子に
おける欠陥画素としては、例えば、その撮像出力による
モニタ画面上の画像に黒点として現れる黒傷欠陥画素や
白点として現れる白傷欠陥画素が知られている。上記欠
陥画素からは、入射光量に応じた撮像出力に欠陥レベル
に応じたオフセット電圧が加算されて出力される。この
種の画素の欠陥は、ブレミッシュと呼ばれ、従来、固体
撮像素子に含まれる欠陥画素の位置及びその出力信号に
含まれるブレミッシュレベルすなわち欠陥レベルについ
てのデータをメモリに記憶しておき、このメモリから読
み出されるデータに基づいて、上記欠陥画素からの撮像
出力に起因する画質劣化を信号処理により補正するよう
にしている。

すなわち、例えば第６図に示すように、固体撮像素子
（41）の撮像出力信号CCD_OUTは、相関二重サンプルホー
ルド回路（42）を介してブレミッシュ補正処理用の信号
加算器（43）に供給され、この信号加算器（43）により
ブレミッシュ補正信号S_BRが加算混合されることによっ
てブレミッシュ補正処理が施されて、信号出力端子（4
4）から出力される。上記ブレミッシュ補正信号S_BRは、
ブレミッシュ補正信号発生回路（45）により図示しない
タイミング発生器によるタイミング信号に応じて発生さ
れ、位相調整回路（46）により位相調整されてから上記
信号加算器（43）に供給される。

ここで、上記相関二重サンプルホールド回路（42）
は、第１のサンプリングパルスSHPにより作動する第１
のサンプルホールド回路（S/H₁）と、第２のサンプリン
グパルスSHDにより作動する第２及び第３のサンプルホ
ールド回路（S/H₂），（S/H₃）と、これら第２及び第３
のサンプルホールド回路（S/H₂），（S/H₃）によるサン
プリング出力が供給される差動増幅器（Ａ）とを備えて
なる。

この相関二重サンプルホールド回路（42）は、上記固
体撮像素子（41）の撮像出力に含まれるランダム雑音成
分を相関二重サンプルホールド法により低減するもの
で、第７図に示すように、上記固体撮像素子（41）の撮
像出力信号CCD_OUTの黒レベルL_Bを上記第１のサンプルホ
ールド回路（S/H₁）により第１のサンプリングパルスSH
Pでサンプルホールドし、この第１のサンプリングパル
スSHPでサンプルホールドされた黒レベル信号S_LBPをさ
らに上記第２のサンプルホールド回路（S/H₂）により第
２のサンプリングパルスSHDでサンプルホールドすると
ともに、上記固体撮像素子（41）の撮像出力信号CCD_OUT
の映像レベルL_Sを上記第３のサンプルホールド回路（S/
H₃）により上記第２のサンプリングパルスSHDでサンプ
ルホールドし、上記第２のサンプリングパルスSHDでサ
ンプルホールドされた黒レベル信号S_LBDと映像レベル信
号_LSDとの差分を差動増幅器（Ａ）により映像信号CDS
_OUTとして取り出す。

そして、上記信号加算器（43）は、上記相関二重サン
プルホールド回路（42）によりランダム雑音成分が低減
された映像信号CDS_OUTに、上記ブレミッシュ補正信号発
生回路（45）から上記位相調整回路（46）を介して供給
されるブレミッシュ補正信号S_BRを加算混合することに
よりブレミッシュ補正処理を行う。

Ｃ発明が解決しようとする課題ところで、上述の如き従来のブレミシュ補正処理用の
撮像信号処理回路では、上記信号加算器（43）において
上記映像信号CDS_OUTに該映像信号CDS_OUTと同位相でブレ
ミッシュ補正信号S_BRを加算しなければ補正誤差による
画質劣化となるので、第８図に示すように上記位相調整
回路（46）により上記ブレミッシュ補正信号S_BRの位相
調整を高精度に行う必要があり、回路構成素子の出力位
相のバラツキを考慮した微妙な位相調整を行わなければ
ならない。

また、上記相関二重サンプルホールド回路（42）にお
いて、欠陥画素からの撮像出力のタイミングで第２のサ
ンプリングパルスSHDを止めることにより所謂０次ホー
ルドにより欠陥補正を行った場合には、この相関二重サ
ンプルホールド回路（42）から出力される映像信号CDS
_OUTにブレミッシュ成分が出力されないので、ブレミッ
シュ成分を含まない映像信号CDS_OUTにブレミッシュ補正
信号S_BRが加算混合されてしまい、誤補正による画質劣
化が発生する。また、このような欠陥補正では、前のデ
ータを保つため、そのデータがブレミッシュ成分を含ん
でいると、このブレミッシュ成分による画質劣化を伴う
ことになる。

さらに、上記相関二重サンプルホールド回路（42）の
ゲインを変更した場合には、上記信号加算器（43）にお
ける映像信号CDS_OUTとブレミッシュ補正信号S_BRとの加
算混合比も変更しなければ、補正誤差による画質劣化が
発生する。

そこで、本発明は、上述の如き従来のブレミシュ補正
処理用の撮像信号処理回路における問題点に鑑み、回路
構成素子の出力位相やバラツキや、処理系のゲインの変
更などに起因する補正誤差の発生を防止し、補正誤差に
よる画質劣化の虞れを少なくとした撮像信号処理回路を
提供するものである。

Ｄ課題を解決するための手段本発明に係る固体撮像素子の撮像信号回路は、同期信
号に基づいてタイミング信号発生手段により発生される
タイミング信号に応じて駆動される固体撮像素子により
得られた撮像出力信号に欠陥補正処理を施す撮像信号処
理回路であって、上記タイミング信号発生手段により発
生されるタイミング信号に応じて作動し、上記固体撮像
素子の複数の画素のうち入射光に依存しない信号成分を
発生する画素に対するブレミッシュ補正信号を予め記憶
したブレミッシュデータに基づいて形成して出力する補
正信号発生手段と、上記固体撮像素子による撮像出力信
号に上記ブレミッシュ補正信号を加算する信号加算手段
と、上記タイミング信号発生手段によりサンプリングパ
ルスが与えられ、上記信号加算手段により上記ブレミッ
シュ補正信号が加算された撮像出力信号の映像レベルを
画素毎にサンプルホールドして出力するサンプルホール
ド手段とを備えることを特徴とするものである。

Ｅ作用本発明に係る固体撮像素子の撮像信号処理回路では、
信号加算信号手段によりブレミッシュ補正信号が加算さ
れた撮像出力信号をサンプルホールド手段により画素毎
にサンプルホールドして出力する。

Ｆ実施例以下、本発明に係る固体撮像素子の撮像信号処理回路
の一実施例について、図面に従い詳細に説明する。

本発明に係る固体撮像素子の撮像信号処理回路は、例
えば第１図に示すように構成される。

この第１図に示す撮像信号処理回路は、撮像部にCCD
イメージセンサ（１）を用いたCCDビデオカメラ装置に
本発明を適用したもので、上記CCDイメージセンサ
（１）のブレミッシュ補正信号S_BRを出力する補正信号
発生回路（２）と、ブレミッシュ陥補正用の信号加算器
（３）と、この信号加算器（３）による加算出力信号を
サンプルホールドして信号出力端子（５）から出力する
サンプルホールド回路（４）などを備えてなる。

上記CCDイメージセンサ（１）は、同期信号発生器
（６）により与えられる同期信号に基づいてタイミング
信号発生器（７）が発生するタイミング信号に応じて作
動するCCD駆動回路（８）により駆動され、各画素の撮
像電荷が水平転送レジスタを介して１水平ライン分ずつ
順次読み出される。このCCDイメージセンサ（１）の各
画素から順次読み出される撮像出力信号CCD_OUTが、上記
ブレミシュ補正用の信号加算器（３）に供給される。

また、上記補正信号発生回路（２）は、上記タイミン
グ信号発生器（７）が発生するタイミング信号に応じて
作動し、上記CCDイメージセンサ（１）の複数の画素の
うち入射光に依存しない信号成分を発生する画素に対す
るブレミッシュ補正信号S_BRを出力する。この補正信号
発生回路（２）は、上記CCDイメージセンサ（１）につ
いて予め欠陥測定を行って求めたブレミッシュのある画
素の位置及びそのブレミッシュレベルを示すブレミッシ
ュデータを記憶しており、このブレミッシュデータに基
づいてブレミッシュ補正信号S_BRを形成して出力するよ
うになっている。

さらに、上記ブレミッシュ補正用の信号加算器（３）
は、第２図に示すように、上記CCDイメージセンサ
（１）による撮像出力信号CCD_OUTに上記ブレミッシュ陥
補正信号S_BRを例えば黒レベル部分に加算混合すること
によりブレミッシュ陥補正処理を行う。

また、上記サンプルホールド回路（４）は、上記CCD
イメージセンサ（１）による撮像出力信号CCD_OUTにラン
ダム雑音成分を相関二重サンプルホールド法により低減
する相関二重サンプルホールド回路であって、第２図に
示すように、上記信号加算器（３）による加算出力信号
ADD_OUTについて、黒レベルL_Bを第１のサンプリングパル
スSHPによりサンプルホールドし、この第１のサンプリ
ングパルスSHPによりサンプルホールドされた黒レベル
信号S_LBPをさらに第２のサンプリングパルスSHDにより
サンプルホールドするとともに、上記加算出力信号ADD
_OUTの映像レベルL_Sを上記第２のサンプリングパルスSHD
によりサンプルホールドし、上記第２のサンプリングパ
ルスSHDによりサンプルホールドされた黒レベル信号S
_LBDと映像レベル信号S_LSDとの差分を映像信号S_OUTとし
て取り出す。

なお、上記タイミング発生器（７）は、リードオンリ
ーメモリ（９）から読み出される欠陥位置データに基づ
いて、上記CCDイメージセンサ（１）の欠陥画素からの
撮像出力のタイミングで上記第２のサンプリングパルス
SHDを止めることにより、上記相関二重サンプルホール
ド回路（４）において所謂０次ホールドによる欠陥補正
処理を行う。

このような構成の撮像信号処理回路では、相関二重サ
ンプルホールド回路（４）の前段に設けた上記信号加算
器（３）において、上記CCDイメージセンサ（１）の撮
像出力信号CCD_OUTにブレミッシュ補正信号S_BRを加算混
合してブレミッシュ補正処理を施すので、この実施例の
ように上記相関二重サンプルホールド回路（４）により
サンプルホールドされる黒レベルL_B部分に上記ブレミッ
シュ補正信号S_BRを加算混合すれば、補正誤差による画
質劣化を伴うことなく確実にブレミッシュ補正処理を行
うことができる。また、上記相関二重サンプルホールド
回路（４）において、欠陥画素からの撮像出力のタイミ
ングで第２のサンプリングパルスSHDを止めることによ
り所謂０次ホールドにより欠陥補正を行った場合にも、
誤補正による画質劣化を伴うことがない。さらに、上記
相関二重サンプルホールド回路（４）のゲインを変更し
た場合にも、上記信号加算器（３）における撮像出力信
号CCD_OUTとブレミッシュ補正信号S_BRとの加算混合比も
変更する必要がない。

なお、この第１の実施例では、上記相関二重サンプル
ホールド回路（４）の前段にブレミッシュ補正用の信号
加算器（３）を設けたが、例えば第３図に示す第２の実
施例のように、相関二重サンプルホールド回路（14）を
構成している第１のサンプルホールド回路（14A）と第
２のサンプルホルード回路（14B）との間にブレミッシ
ュ補正用の信号加算器（13）を設けるようにしても上述
の第１の実施例と同様な効果を得ることができる。

すなわち、この第３図に示す撮像信号処理回路におい
て、CCDイメージセンサ（11）の撮像出力信号CCD_OUTが
供給される相関二重サンプルホールド回路（14）は、第
１のサンプリングパルスSHPにより作動する第１のサン
プルホールド回路（14A）と、第２のサンプリングパル
スSHDにより作動する第２及び第３のサンプルホールド
回路（14B），（14C）と、これら第２及び第３のサンプ
ルホールド回路（14A），（14B）によるサンプルホール
ド出力が供給される差動増幅器（14D）とを備えるとと
もに、上記第１のサンプルホールド回路（14A）と第２
のサンプルホールド回路（14B）との間に設けられたブ
レミッシュ補正用の信号加算器（13）を備えている。

上記ブレミッシュ補正用の信号加算器（13）には、上
記CCDイメージセンサ（11）の複数の画素のうち入射光
に依存しない信号成分を発生する画素に対するブレミッ
シュ補正信号S_BRがブレミッシュ補正信号発生回路（1
2）から供給される。

上記相関二重サンプルホールド回路（14）では、上記
CCDイメージセンサ（11）の撮像出力信号CCD_OUTの黒レ
ベルL_Bを上記第１のサンプルホールド回路（14A）によ
り第１のサンプリングパルスSHPでサンプルホールド
し、この第１のサンプリングパルスSHPでサンプルホー
ルドされた黒レベル信号S_LBPに上記信号加算器（13）に
よってブレミッシュ補正信号S_BRを加算する。そして、
この信号加算器（13）によってブレミッシュ補正信号S
_BRが加算された黒レベル信号S_LBPをさらに上記第２のサ
ンプルホールド回路（14B）により第２のサンプリング
パルスSHDでサンプルホールドするとともに、上記CCDイ
メージセンサ（11）の撮像出力信号CCD_OUTの映像レベル
L_Sを上記第３のサンプルホールド回路（14C）により上
記第２のサンプリングパルスSHDでサンプルホールド
し、上記第２のサンプリングパルスSHDてサンプルホー
ルドされた黒レベル信号S_LBDと映像レベル信号S_LSDとの
差分を差動増幅器（14D）により映像信号CDS_OUTとして
取り出す。

このような構成の第２の実施例の撮像信号処理回路で
は、上記相関二重サンプルホールド回路（14）におい
て、第１のサンプルホールド回路（14A）によりサンプ
ルホールドされた上記CCDイメージセンサ（11）の撮像
出力信号CCD_OUTの黒レベル信号S_LBにブレミッシュ補正
信号S_BRを上記信号加算器（13）により加算混合してブ
レミッシュ補正処理を施すので、この黒レベル信号S_LB
を第２のサンプルホールド回路（14B）でさらにサンプ
ルホールドする第２のサンプリングパルスSHDのタイミ
ング部分に上記ブレミッシュ補正信号S_BRを加算混合す
れば、補正誤差による画質劣化を伴うことなく確実にブ
レミッシュ補正処理を行うことができる。また、上記相
関二重サンプルホールド回路（14）において、欠陥画素
からの撮像出力のタイミングで第２のサンプリングパル
スSHDを止めることにより所謂０次ホールドにより欠陥
補正を行った場合にも、誤補正による画質劣化を伴うこ
とがない。さらに、上記相関二重サンプルホールド回路
（14）のゲインを変更した場合にも、上記信号加算器
（13）における撮像出力信号CCD_OUTとブレミッシュ補正
信号S_BRとの加算混合比も変更する必要がない。

なお、上述の第１及び第２の実施例の撮像信号処理回
路では、上記信号加算器（３），（13）において、上記
相関二重サンプルホールド回路（４），（14）によりサ
ンプルホールドされる黒レベルL_B部分に上記ブレミッシ
ュ補正信号S_BRを加算混合したが、上記相関二重サンプ
ルホールド回路（４），（14）によりサンプルホールド
される映像レベルL_S部分に上記ブレミッシュ補正信号S
_BRを極性反転して加算混合するようにしても良い。

また、上述の第１及び第２の実施例の撮像信号処理回
路では、固体撮像素子の撮像出力に含まれるランダム雑
音成分を相関二重サンプルホールド法により低減する相
関二重サンプルホールド回路を備えるものであったが、
本発明は相関二重サンプルホールド回路を備える撮像信
号処理回路に限定されるものでなく、例えば第４図や第
５図に示すように、一個のサンプルホールド手段により
撮像出力信号をサンプルホールドして出力するものであ
っても良い。

すなわち、第４図に示す撮像信号処理回路において、
CCDイメージセンサ（21）の撮像出力信号CCD_OUTは、補
正信号発生回路（22）により与えられるブレミッシュ補
正信号S_BRが信号加算器（23）により映像レベルに加算
混合される。この信号加算器（23）よる加算出力信号AD
D_OUTは、クランプ回路（24）により黒レベルがクランプ
されてからサンプルホールド回路（25）に供給される。
上記サンプルホールド回路（25）は、上記信号加算器
（23）による加算出力信号ADD_OUTの映像レベルをサンプ
ルホールドして信号出力端子（26）から映像信号S_OUTと
して出力する。

また、第５図に示す撮像信号処理回路において、CCD
イメージセンサ（31）の撮像出力信号CCD_OUTは、補正信
号発生回路（32）により与えられるブレミッシュ補正信
号S_BRが映像レベルに信号加算器（33）により加算混合
されて差動増幅器（34）の一方に入力端に供給される。
この差動増幅器（34）は、上記CCDイメージセンサ（3
1）の撮像出力信号CCD_OUTが遅延回路（35）を介して他
方の入力端に供給されており、上記信号加算器（33）に
よりブレミッシュ補正信号S_BRが加算混合された上記撮
像出力信号CCD_OUTから、上記遅延回路（35）を介して供
給される上記撮像出力信号CCD_OUTの黒レベルを減算する
ことにより、上記撮像出力信号CCD_OUTに含まれるランダ
ム雑音成分を低減する。この差動増幅器（34）による減
算出力信号SUB_OUTは、サンプルホールド回路（35）によ
り映像レベルがサンプルホールドされて、信号出力端子
（36）から映像信号S_OUTとして出力される。

なお、これら第３及び第４の実施例の撮像信号処理回
路において、上記CCDイメージセンサ（21），（31）の
撮像出力信号CCD_OUTにブレミッシュ補正信号S_BRを加算
混合する上記信号加算器（23），（33）は、上記サンプ
ルホールド回路（25），（35）の前段に配置するように
しても良い。

Ｇ発明の効果上述のように、本発明に係る固体撮像素子の撮像信号
処理回路では、サンプルホールド手段の前段に設けた信
号加算手段において、固体撮像素子の撮像出力信号にブ
レミッシュ補正信号を加算混合してブレミッシュ補正処
理を施すので、後段のサンプルホールド手段により画素
毎にサンプルホールドされる部分に上記ブレミッシュ補
正信号を加算混合すれば、補正誤差による画質劣化を伴
うことなく確実にブレミッシュ補正処理を行うことがで
きる。また、上記サンプルホールド手段において、欠陥
画素からの撮像出力のタイミングでサンプリングパルス
を止めることにより所謂０次ホールドにより欠陥補正を
行った場合にも、誤補正による画質劣化を伴うことがな
い。さらに、上記サンプルホールド手段等のゲインを変
更した場合にも、上記信号加算手段における撮像出力信
号とブレミッシュ補正信号との加算混合比を変更する必
要がない。

従って、本発明によれば、固体撮像素子による撮像出
力信号についてブレミッシュ補正処理を施すにあたり、
回路構成素子の出力位相のバラツキや、処理系のゲイン
の変更などに起因する誤補正の発生を防止し、誤補正に
よる画質劣化の虞れを少なくした撮像信号処理回路を提
供することができる。

【図面の簡単な説明】

第１図は本発明に係る固体撮像素子の撮像信号処理回路
の構成例を示すブロック図であり、第２図はこの第１図
に示した撮像信号処理回路の動作を示すタイミングチャ
ートである。第３図は本発明に係る固体撮像素子の撮像信号処理回路
の他の構成例を示すブロック図である。第４図は本発明に係る固体撮像素子の撮像信号処理回路
の他の構成例を示すブロック図である。第５図は本発明に係る固体撮像素子の撮像信号処理回路
の他の構成例を示すブロック図である。第６図は従来の固体撮像素子の撮像信号処理回路の構成
を示すブロック図であり、第７図及び第８図はこの第６
図に示した撮像信号処理回路の動作をそれぞれ示すタイ
ミングチャートである。（１），（11），（21），（31）……固体イメージセン
サ（２），（12），（22），（32）……補正信号発生器（３），（13），（23），（33）……信号加算器（４），（14），（25），（35）……サンプルホールド
回路（５），（15），（26），（36）……信号出力端子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭61−30882（ＪＰ，Ａ) 特開平１−94773（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/30 - 5/335

Claims

(57)【特許請求の範囲】

【請求項１】同期信号に基づいてタイミング信号発生手
段により発生されるタイミング信号に応じて駆動される
固体撮像素子により得られた撮像出力信号に欠陥補正処
理を施す撮像信号処理回路であって、上記タイミング信号発生手段により発生されるタイミン
グ信号に応じて作動し、上記固体撮像素子の複数の画素
のうち入射光に依存しない信号成分を発生する画素に対
するブレミッシュ補正信号を予め記憶したブレミッシュ
データに基づいて形成して出力する補正信号発生手段
と、上記固体撮像素子による撮像出力信号に上記ブレミッシ
ュ補正信号を加算する信号加算手段と、上記タイミング信号発生手段によりサンプリングパルス
が与えられ、上記信号加算手段により上記ブレミッシュ
補正信号が加算された撮像出力信号の映像レベルを画素
毎にサンプルホールドして出力するサンプルホールド手
段とを備えることを特徴とする撮像信号処理回路。