KR100340886B1 - 전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법 - Google Patents

전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법 Download PDF

Info

Publication number
KR100340886B1
KR100340886B1 KR1020000010214A KR20000010214A KR100340886B1 KR 100340886 B1 KR100340886 B1 KR 100340886B1 KR 1020000010214 A KR1020000010214 A KR 1020000010214A KR 20000010214 A KR20000010214 A KR 20000010214A KR 100340886 B1 KR100340886 B1 KR 100340886B1
Authority
KR
South Korea
Prior art keywords
film
precursor
liquid
conductive film
delete delete
Prior art date
Application number
KR1020000010214A
Other languages
English (en)
Inventor
하세가와미쯔도시
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Application granted granted Critical
Publication of KR100340886B1 publication Critical patent/KR100340886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes

Abstract

한 쌍의 디바이스 전극 사이에 배열된 전자 방출 영역을 포함하는 도전막을 갖고 있는 전자 방출 디바이스를 제조한다. 도전막은 상기 막의 재료를 포함하고 있는 액체를 잉크젯 방식으로 기판에 도포한 후 도포된 액체를 건조시키고 열처리하므로써 형성된다. 만일 도포된 액체에서 또는 액체를 건조시켜 형성된 프리커서 막에, 또는 프리커서 막을 열처리하므로써 형성된 도전막내에 결함 상태가 검출되면 결함이 있는 영역에 동일한 액체를 재도포하므로써 치유할 수 있다. 결함 상태를 검출해서 치유하는 단계는, 용액의 도포, 건조 또는 베이킹 단계 후에 실행된다.

Description

전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법{METHOD OF MANUFACTURING ELECTRON-EMITTING DEVICE, ELECTRON SOURCE AND IMAGE-FORMING APPARATUS}
본 발명은 도전막(electroconductive film)을 갖는 전자 방출 디바이스, 다수의 이와 같은 전자 방출 디바이스를 기판 상에 배치시켜 구현된 전자원(electron source), 및 이를 포함하는 화상 형성 장치를 제조하는 방법에 관한 것이다.
CRT는 전자 빔을 이용해 화상을 디스플레이하기 위한 화상 형성 장치용으로 널리 사용된다.
한편, 최근에, 액정(liquid crystal)을 사용하는 평면 패널 디스플레이 장치(flat panel display apparatus)가 어느 정도 CRT를 대체하고 있다. 그러나, 이들은 발광형(emissive type)이 아니기 때문에 백라이트(back light)가 제공되어야 한다는 단점이 있으므로 발광형 디스플레이 장치에 대한 강한 요구가 존재하였 다. 플라즈마 디스플레이(plasma display)는 발광형 디스플레이 장치로서 상업적으로 이용가능한 반면, CRT와는 다른 원리에 기초하기 때문에 콘트래스트, 색상 효과 및 다른 기술적 요인의 관점에서 최소한 현재는 CRT와는 전혀 상대가 되지 못하고 있다. 전자 방출 디바이스는 다수의 이와 같은 장치를 배치시켜 전자원을 제조하는데 있어서 매우 유망하게 보이며, 이와 같은 전자원을 포함하는 화상 형성 장치는 광방출 효과에 대해 CRT만큼 효과적일 것으로 기대되기 때문에, 이와 같은 유형의 전자 방출 디바이스의 연구와 개발 분야에서 많은 노력들이 이루어져 왔다.
예를 들어, 본 발명의 출원인은 냉음극형 디바이스인 다수의 표면 도전형 전자 방출 디바이스를 배치시켜 구현되는 전자원 및 이와 같은 전자원을 포함하는 화상 형성 장치에 대해 많은 제안을 하고 있다.
표면 도전형 전자 방출 디바이스 및 이와 같은 장치를 포함하는 이들 전자원의 구성 및 특성이 일본 공개 특허 제7-235255호를 포함하여 다수의 문서에 상세히 설명되어 있기 때문에, 본 명세서에서는 요약해서 기술될 것이다. 첨부 도면 4a 및 4b는 기판(1), 한 쌍의 디바이스 전극(2 및 3), 및 전자 방출 영역(5)을 포함하는 도전막(4)을 포함하는 표면 도전형 전자 방출 디바이스를 개략적으로 설명한다. 전자 방출 영역을 생성하는 방법으로 인해, 도전막의 일부가 변형, 파괴되어 한 쌍의 디바이스 전극 사이에 전압을 인가함으로써 전기적으로 대단히 높은 저항을 가지게 한다. 이 처리는 '통전 포밍 처리(energization forming process)'라 불린다. 도전막 내에서 전자 방출에 대해 잘 동작하는 전자 방출 영역을 생성하기 위해, 후자는 양호하게 팔라듐 산화물(PdO)의 미립자와 같은 도전성 미립자를 포함한다. 펄스 전압은 양호하게 통전 포밍 처리를 위해 사용된다. 통전 포밍에 사용될 펄스 전압은 도 13a에 도시된 바와 같은 일정한 파고(waveheight)을 가질 수 있으며, 그렇지 않으면, 도 13b에 도시된 바와 같이, 점진적으로 증가하는 파고를 가질 수도 있다.
미립자의 도전막은 도전성 미립자가 기판 상에 직접 피착되는 가스 피착 기법을 사용하여 제조될 수도 있는 반면, 도전막을 구성하는 성분으로 된 화합물의 용액(예를 들어, 유기 금속 화합물)을 기판에 도포하고 전형적으로 열처리에 의해 원하는 도전막을 생성하는 기법이 대규모 전자원을 제조하는데에 특히 유익하다. 이는 진공 장치가 필요치 않으므로 비용이 덜 들기 때문이다. 유기 금속 화합물의 용액을 목적된 영역에만 도포하기 위해, 잉크젯 디바이스가 유익하게 사용될 수 있는데, 이는 도전막에 대해 추가적인 패터닝 동작이 필요없기 때문이다.
전자 방출 영역을 생성한 후에, 장치를 통해 흐르는 전류 밀도를 증가시키기 위해 피착에 의해 전자 방출 영역과 그 부근에 탄소를 주성분으로서 포함하는 막이 형성되어, 유기 물질을 포함하는 적절한 분위기에서 디바이스 전극들 사이에 펄스 전압을 인가함으로써 디바이스의 전자 방출 특성을 개선한다(활성화 처리라 불리는 처리).
다음으로, 전자 방출 디바이스는 양호하게 '안정화 처리'라 불리는 처리가 수행되는데, 여기서, 디바이스는 진공 용기에 놓여 열처리되고, 진공 용기에 남아있는 유기 물질을 양호하게 제거하고 장치를 안정적으로 동작하게 만들기 위해 진공 용기는 점진적으로 진공 상태로 된다.
본 발명의 출원인이 양수인에 의한 표면 도전형 전자 방출 디바이스를 포함한 전자원의 도전막을 생성하기 위한 방법이 일본 공개 특허 제8-273529호에 공개되어 있다.
본 발명의 목적을 위해 사용될 수 있는 잉크젯 디바이스는 아래와 같이 요약될 수 있다.
잉크젯 디바이스는 이 디바이스에 사용되는 잉크 분사 기술에 따라 대충 2가지 유형으로 분류된다.
제1 잉크 분사 기술에 따르면, 노즐에 배치된 압전 소자의 수축에 의해 발생되는 압력에 의해 잉크의 미세한 액체 방울이 분사된다. 제2 기술은 버블젯 시스템이라 불리는데, 여기서는 잉크가 발열 저항에 의해 버블로 열처리되어 미세한 액체 방울의 형태로 분사된다.
도 5와 도 6은 이들 2종류의 잉크젯 디바이스를 설명한다.
도 5는 제1 유리로 만든 노즐(21), 제2 유리로 만든 노즐(22), 실린더형 압전 소자(23), 통상 유기 금속 화합물의 용액인 분사될 액체를 도포하기 위한 튜브(25 및 26), 및 전기 신호 입력 단자(27)을 포함하는 압전 제트형 잉크젯 디바이스를 도시한다. 소정의 전압이 전기 신호 입력 단자에 인가될 때, 실린더형 압전 소자가 수축하여 미세한 방울로 머물러 있는 액체를 분사한다.
도 6은 기저 플레이트(31), 발열 저항(32), 지지 플레이트(33), 액체 경로(34), 제1 노즐(35), 제2 노즐(36), 분할 벽(37), 소정의 액체를 포함하는 한 쌍의 액체 챔버(38 및 39), 한 쌍의 액체 공급 포트(310 및 311) 및 상부 플레이트(312)를 포함하는 버블 제트형 잉크젯 디바이스를 도시한다. 이러한 구조의 경우, 액체 챔버 내의 액체는 발열 저항에 의해 발생된 열에 의해 액체 방울로서 노즐로부터 버블 형태로 분사된다. 앞에서 기술한 각 디바이스는 한 쌍의 노즐을 가지는데, 본 명세서에서 검토하는 유형의 디바이스에 마련되는 노즐의 개수는 2개로 제한되지 않는다.
앞서 언급한 유형 중 소정의 잉크젯 디바이스를 이용하여 소정 영역에만 유기 금속 화합물 용액의 미세한 액체 방울을 도포한 다음, 그 용액을 건조시킨 후, 열분해를 위한 열처리를 행하여 통상 금속이나 금속 산화물의 미립자로 이루어진 도전막을 생성한다.
이렇게 생성된 도전막은, 도전막의 전기 저항, 디바이스 전극의 간격 및 다른 요인에 따라 변동될 수도 있지만, 양호하게는, 수 나노미터에서 50 나노미터(nanometer) 사이의 두께를 가진다. 전자원의 하나의 전자 방출 디바이스 및 다수의 전자 방출 디바이스들 간에도 막 두께의 변동은 역시 엄격하게 제한되어야만 한다.
만일 전자 방출 디바이스의 도전막 두께가 크게 변하면, 전자 방출 디바이스에서 전자 방출 영역은 정확하고 적절히 형성되지 않을 수도 있다. 이와 비슷하게, 도전막의 막 두께가 크게 변하는 다수의 전자 방출 디바이스를 포함하는 전자원은 전자 방출에 대해 균등하게 동작하지 않을 수도 있다.
따라서, 도전막을 생성하는데 사용되는 잉크젯 디바이스는 불필요한 막 두께의 변화가 발생되지 않는 균일한 도전막의 생산을 보증하기 위해 철저하게 검사되고 통제되어야 한다.
상술한 관점에서 양호하게 동작하는 다수의 전자 방출 디바이스를 포함하는 전자원을 사용함으로써 대형의 고 해상도의 플랫형 화상 형성 장치가 제조될 수 있다.
따라서, 개개의 전자 방출 디바이스 상에 도전막을 형성하기 위해 사용되는 잉크젯 디바이스는 결함있는 디바이스의 생산을 방지하기 위해 엄격히 통제되어야 하지만, 결함있는 디바이스를 생산하는 확률은 화상 형성 장치 내에 배치되는 전자 방출 디바이스의 개수가 증가함에 따라 불가피하게 상승한다.
잉크젯 디바이스에 의해 생성되는 결함있는 도전막을 발생시키는 원인에는 잉크젯 디바이스를 제어하기 위한 전기 신호 내에 혼입되어 장치의 정상적인 액체 방울 분사 동작을 간섭하여, 생성될 도전막의 막 두께를 설정 수준과 상당히 다르게 만드는 노이즈, 전자원 기판 상에 도포되는 액체 방울의 위치를 변동시키는 기계적 진동 및 잉크젯 디바이스 내에 함유된 액체에 포함되어 디바이스의 정상적인 액체 분사를 간섭하여 두께, 위치, 및 형상(profile)의 측면에서, 생성될 도전막의 두께를 허용할 수 없도록 만드는 이물질을 포함한 다양한 원인이 있다.
대량 생산을 기초로 전자 방출 디바이스를 제조할 때, 특히, 하나의 기판 상에 다수의 전자 방출 디바이스가 생성되어야 할 때에는, 양품 생산율 또는 그 제조 수율을 개선하는 것은 매우 어렵다.
제조 수율에는 비싼 제조 단가와 불량 제품의 처리가 뒤따른다. 그러므로, 산업 쓰레기를 억제하기 위한 사회적 필요성에서 보면, 전자 방출 디바이스를 생산성이 높게 제조하는 방법이 강하고 절실하게 요구된다.
앞에서 기술한 상황하에서, 따라서 본 발명의 목적은 디바이스를 제조하는 중에 제거된 불량 도전막을 양호한 막으로 교정하는데 사용될 수 있는 전자 방출 영역을 포함한 도전막을 갖는 표면 도전형 전자 방출 디바이스와 같은 전자 방출 디바이스를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 디바이스를 제조하는 중에 그 디바이스에서 발견된 불량 도전막을 부분적으로 교정함으로써 제조 수율을 상당히 개선시킬 수 있는 다수의 전자 방출 디바이스를 포함하는 전자원을 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 제조 수율을 효과적으로 상당히 개선시킬 수 있으며, 화상 결함이 없고 눈에 띄는 휘도 변동이 없는 화상 형성 장치를 생산할 수 있는 다수의 전자 방출 디바이스를 배치시켜 만들어지는 전자원을 포함하는 화상 형성 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 앞에서 언급한 목적들은 한 쌍의 디바이스 전극 사이에 배치된 전자 방출 영역을 포함하는 도전막을 갖는 전자 방출 디바이스를 제조하는 방법을 제공함으로써 달성되며, 이러한 방법은 전자 방출 영역을 포함하는 도전막을 형성하는 처리가, 도전막 재료를 함유한 액체를 잉크젯 방법에 의해 기판에 도포한 후, 도포된 액체에서의 소정의 결함 상태를 검출하여, 결함이 검출된 영역에 재료를 함유한 액체를 잉크젯 방법으로 재도포하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 각각이 한 쌍의 디바이스 전극 사이에 형성된 전자 방출 영역을 포함한 도전막을 갖는 기판 상에 배치된 다수의 전자 방출 디바이스를 포함하는 전자원을 제조하는 방법을 제공하는 것으로, 전자 방출 디바이스가 상술된 방법으로 제조되는 것이 특징이다.
본 발명의 또 다른 특징에 따르면, 각각이 한 쌍의 디바이스 전극 사이에 형성된 전자 방출 영역과 전자원으로부터 방출된 전자들의 복사에 의해 화상을 형성하기 위한 화상 형성부를 포함하는 도전막을 갖는 다수의 전자 방출 디바이스를 기판 상에 배치함으로써 형성되는 전자원을 포함하는 화상 형성 장치를 제조하기 위한 방법도 역시 제공된다.
도 1a, 1B, 1c, 1d, 및 1e는 본 발명에 따른 전자 방출 디바이스를 제조하는 방법을 개략적으로 설명하는 것으로, 프리커서 막을 검사하고 결함있는 프리커서 막을 제거하고, 대체 프리커서 막을 형성하는 단계를 도시하는 도면.
도 2a, 2b 및 2c는 본 발명에 따른 전자 방출 디바이스를 제조하는 방법을 개략적으로 설명하는 것으로, 결함있는 프리커서 막을 제거하는 대안적인 단계를 도시하는 도면.
도 3a는 통전 포밍 처리의 결과로서 누설 전류가 있는 전자 방출 디바이스의 If-Vf 관계를 도시하는 도면.
도 3b는 통전 포밍 처리가 수행되는 전자 방출 디바이스의 If-Vf 관계를 도시하는 그래프.
도 4a 및 4b는 표면 도전형 전자 방출 디바이스를 개략적으로 설명하며, 그 구성을 도시하는 도면.
도 5는 압전 제트형 잉크젯 디바이스를 개략적으로 설명하는 도면으로, 그 구성을 도시하는 도면.
도 6은 버블 제트형 잉크젯 디바이스를 개략적으로 설명하는 도면으로, 그 구성을 도시하는 도면.
도 7은 국부적으로 환원 분위기를 생성하기 위한 장치의 개략적 도면.
도 8a, 8b, 8c, 8d, 및 8e는 매트릭스형 배선 구조를 갖는 전자원을 형성하는 처리의 개략적 도면.
도 9는 본 발명에 따른 방법에 의해 제조되는 화상 형성 장치의 개략도.
도 10은 통전 포밍 처리에 사용되는 배선 구조의 개략도.
도 11a, 11b, 11c, 11d, 및 11e는 본 발명의 목적을 위해 포토리소그래피에 의해 배선 처리될 전자원의 일부의 개략도.
도 12는 라인 A-A를 따라 취한 도 11a 내지 11e의 전자원의 평면도.
도 13a 내지 13b는 본 발명의 목적을 위해 통전 포밍 처리에 사용될 수 있는 2개의 서로 다른 펄스 전압 파형을 도시하는 그래프.
도 14는 도전성 미립자로 된 막의 막 두께와 시트 저항간의 관계를 도시하는 그래프.
도 15는 사다리형 배선 구조를 갖는 전자원의 개략도.
도 16은 도 15에 도시된 전자원을 포함하는 화상 형성 장치의 개략도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2, 3 : 디바이스 전극
5 : 전자 방출 영역
6 : 프리커서 막
11 : 반사기
12 : 잉크젯 디바이스
13 : 화상 장치
14 : 용매 방울
지금부터, 본 발명의 양호한 실시예를 도시하는 첨부된 도면을 참조하여 본 발명이 보다 상세히 기술될 것이다.
한 특징으로, 본 발명은 특히 각각이 기판 상에 마주보게 배치된 한 쌍의 디바이스 전극 및 쌍으로 된 디바이스 전극에 접속되고 전자 방출 영역을 그 일부로서 포함하는 도전막을 갖는 기판 상에 배치된 다수의 전자 방출 디바이스를 포함하는 전자원을 제조하는 방법에 관한 것으로, 각 전자 방출 디바이스에 대해 도전막을 형성하는 처리는 도전막 재료를 함유한 액체 방울을 잉크젯 디바이스에 의해 기판의 소정 영역에 도포하여 건조시킨 후, 도전성의 미립자 막을 생성하기 위해 도포한 액체를 열처리하는 단계 및 추가적인 단계들을 더 포함한다.
본 발명을 수행하는 제1 양호한 모드에서, 추가적인 단계에는 잉크젯 디바이스로 액체 방울을 도포하는 단계의 결과로서 생성된 도전성의 미립자 막(이후부터 프리커서 막(precursor film)이라 칭함)을 형성하기 위한 프리커서 막을 검사하는 단계, 검사 단계의 결과 결함이 있다고 판정된 영역으로부터 막을 제거하는 단계 및 제거된 영역에 액체 방울을 재도포하는 단계를 포함한다. 이제, 이들 단계들이 도 1a 내지 도 1e를 참조하여 기술될 것이다.
우선, 도 1a를 참조하면, 전자원을 형성하기 위한 기판(1) 및 한 쌍의 디바이스 전극(2 및 3)이 도시되어 있다. 다음으로 프리커서 막(6)이 쌍으로 된 디바이스 전극들 사이에 형성되어 전기적으로 이들을 접속한다. 만일 생성된 프리커서 막이 적절한 위치로부터 이탈되면 앞서 언급한 방법에 의해 교정된다. 보다 구체적으로, 참조 기호 6'는 교정되어야 할 이탈된 프리커서 막을 가리킨다. 이탈과 같은 프리커서 막 상의 비정상적인 상태를 검출하기 위해 사용될 수 있는 기법에는 광학 현미경을 통한 시각적 관찰도 포함된다. 도 1a는 비정상적인 상태를 검출하기 위한 구성을 도시한다. 도 1a를 참조하면, 반사기(11), 교정하는데 쓰이는 용매를 분사하기 위한 잉크젯 디바이스(12), 및 화상 확대 광학 시스템을 포함한 화상 장치(13)이 도시되어 있다. 이러한 구성으로 인해, 결함있는 프리커서 막이 검출될 수 있고, 교정을 위해 결함 부위에 용매가 가해질 수 있는 한편, 이와 동시에 잉크젯 디바이스가 적절한 위치로 설정되도록 화상 장치를 써서 검사될 수 있다. 결함있는 형상, 프리커서 막의 비정상적인 막 두께, 및 도전막의 도전성 재료의 프리커서인 금속 화합물의 비정상적으로 큰 결정 입자를 포함한 비정상적인 상태가 프리커서 막의 위치 변동과 더불어 이러한 검출 작업에 의해 검출될 수 있다. 이러한 비정상적인 상태의 프리커서 막은 본 발명의 목적을 위해 결함이 있는 것으로 판정된다.
결함있는 막을 제거하기 위해 다양한 기술들이 사용될 수 있다.
제1 기술에 있어서, 잉크젯 디바이스를 사용하여 물이나 유기 용매와 같은 용매를 가해서 형성된 막은 용해와 희석을 통해 확장된다. 비록 막은 인접하게 배치된 디바이스들에 도달되도록 확장되지 않아야 하지만, 만일, 이러한 막의 디바이스가 상당한 거리만큼 인접한 디바이스들과 떨어져 있고 건조 및 열처리되어 막의 미립자들이 확산되어 전체적으로 보았을 때 전기적으로 비전도성이 되도록 충분히 확장될 수 있는 경우 이 기술은 간단하고 효율적임이 증명된다.
막을 제거하는 상기 기술이 도 1b 내지 도 1d를 참조하여 더 기술될 것이다. 우선, 용매 방울(14)이 도 1b에 도시된 바와 같이 교정될 프리커서 막에 도포된다. 다음으로 프리커서 막 상에 형성된 용매 웅덩이(15)가 확장되지만, 인접하게 위치된 소정의 전자 방출 디바이스에 도달하지는 않는다. 용매가 건조되면, 남아 있는 유기 금속 화합물의 양은 도 1d에 도시된 바와 같이 무시할 만하며, 프리커서 막 형성 전의 디바이스의 형상이 실질적으로 회복된다. 본 발명의 방법에서, 상기 단계를 거쳐 결함있는 막이 제거된 후에 도 1e에 도시된 바와 같이 다시 한 번 프리커서 막을 형성하였다.
이제, 도전성의 미립자의 막의 막 두께와 시트 저항간의 관계를 설명할 것이다.
본 발명에 사용될 수 있는 도전성 박막이 저항률 ρ를 갖는 재료로 만들어지며, 폭 w, 길이 l, 및 두께 t를 갖는 경우, 막의 시트 저항 Rs는 막의 길이 방향의 서로 마주보는 양단 사이에서 결정되는 막의 전기 저항 R을 정의하기 위해 사용된다.
R=Rs*l/w
만일, ρ과 t가 상수이고 위치에 의존되지 않으면, 시트 저항 Rs는 아래의 방정식으로 표현된다.
Rs=ρ/t
따라서, 만일 평균 막 두께가 막의 미립자의 평균 직경보다 충분히 크다면 Rs는 t에 반비례한다. 이는 미립자로 된 막이 다양한 계산에 있어서 균일하고 연속적으로 연장되는 막으로 간주할 수 있으며, 작은 값을 가지는 막 두께의 위치에 따른 변동은 본 발명에서 어떠한 중요성도 가지지 않기 때문이다.
그러나, 만일 평균 막 두께가 막의 미립자의 평균 직경과 거의 같다면, 막은 미립자로 이루어져 있고 막 두께의 위치에 따른 변동은 평균 막의 두께에 비해 무시할 수 없게 되어, 막 두께에 반비례하는 상기 관계를 이용해 얻어진 값보다 시트 저항을 더 크게 만든다는 사실로부터 발생하는 막의 국부적인 불균일성에 의해 막의 시트 저항은 상당한 영향을 받게 된다.
평균 막 두께가 더욱 감소함에 따라, 막의 미립자들이 많은 부분에서 서로 접촉하지 않기 때문에 저항이 급격히 증가하여 전체적으로 보았을 때 막이 완전히 비도전체가 된다. 이러한 상태에서, 하나의 미립자나 다수의 미립자에 의해 형성되는 각각의 클러스터(cluster)는 서로 접촉하지 않기 때문에 분리된다. 이러한 상황하에서 더 이상 막이라 부르는 것은 적절하지 못할 것이나, 그렇게 부르는 것이 오해의 소지를 낳지 않는 한, 편의상 계속 막이라 부를 것이다.
도 14는 실시예 1-1 및 다른 실시예를 참조하여 본 명세서에서 기술되는 바와 같이 유기 팔라듐 화합물의 수용액을 사용하여 생성된 팔라듐 산화물(PdO)의 미립자로 된 막의 막 두께와 시트 저항 사이의 관계를 도시하는 그래프이다. 이들 실시예에서, 막 두께는 유기 팔라듐 화합물의 수용액 방울을 도포하는 횟수를 제어하거나, 도포된 수용액 방울에 의해 점유된 면적을 확장하기 위해, 가해진 수용액 방울에 물 방울을 추가로 도포함으로써 제어되었다. 다음으로, 도포된 유기 팔라듐 화합물을 300℃에서 12분간 열처리함으로써 팔라듐 산화물(PdO)로 변환시켰다. 이 실시예에서 사용된 소정 샘플에서, 팔라듐 산화물(PdO) 미립자는 10±2㎚의 평균 입자 직경을 보였다. 평균 막 두께가 약 15㎚보다는 더 크나, 실제값이 (도 14에 굵은 실선으로 지시된)평균 막 두께가 평균 입자 직경과 거의 같을 때, 상기 관계를 적용하여 얻은 계산치(도 14에서 가는 실선으로 표시된)보다 더 크다면, 또한 시트 저항 Rs도 막 두께 t에 반비례한다는 것을 알았다. 막 두께가 6㎚ 정도 되면 막의 시트 저항이 급격히 증가되어 전기 전도성을 잃게 되었다. 따라서, 본 명세서에서 기술된 실시예에서의 결과는 상기 관찰과 잘 일치한다.
따라서, 본 발명을 수행하는데 중요한 것은 프리커서 막이 확장되는 범위를 결정하는 것이 명백히 중요하다. 만일 정상적인 프리커서 막을 열처리하여 얻어진 도전막이 두께 t, 표면적 s를 가지며, 상술된 교정 동작에서 용매를 도포하여 면적 S를 가지도록 확장되면, 후속된 열처리에 의해 생성되는 막(실제로는 막이 아닌)의 평균 두께 T는 T=st/S로 표현된다. 막이 전체적으로 어떠한 도전성도 나타내지 않도록 하기 위해, T는 막의 미립자의 평균 입자 직경 D보다 충분히 작아야만 한다. 보다 구체적으로, T는 양호하게 D의 60%보다 작다.
두번째로 용액 방울을 도포하는 작업은 상기 단계에서 도포된 용매가 건조된 때나 정상적인 프리커서 막이 열처리되어 도전막을 생성한 후에 수행될 수 있다. 만일, 용액의 방울을 프리커서 막의 열처리 후에 도포하면, 상기 단계에서 도포된 용매에 의해 희석 및 확장된 프리커서 막은 분리된 미립자들을 함유하게 될 것이고, 교정된 디바이스가 처음부터 잘 동작하는 디바이스처럼 적절하게 동작하도록 만들기 위해 처음에 도포될 때와 같은 방식으로 용액이 기판을 적실 것이다. 만일 디바이스가 금속 산화물의 도전성 미립자를 순수한 금속의 도전성 미립자로 변환시키기 위한 환원 가스(reducing gas)에 국부적으로 노출될 때, 미립자는 더욱 응집되어 그 직경이 증가하고 용매를 도포하여 프리커서 막의 면적을 확장시키는 것이 다소 제한되는 때조차도 성공적으로 막을 전역적으로 비전도성이 되게 한다.
만일 용매가 리간드(ligand)를 함유하고 있다면, 막은 용매에 보다 쉽게 용해될 수도 있다. 즉, 프리커서 막을 구성하는 금속 화합물의 금속 원자와 쉽게 조화할 수 있는 리간드를 함유하는 솔트 수용액은 프리커서 막을 쉽게 용해시킬 수 있다. 양호하게는, 본 발명을 위해 상기 리간드에 킬레이트화 가능한 리간드( chelatable ligand)가 사용된다. 그러한 리간드 가능물에는 다이아민, 아미노산 및 디카르복실산이 포함된다.
상술된 제1 기술을 사용하여 용매로 막을 희석시킨 후(도 2a 참조), 결함있는 프리커서 막을 제거하기 위한 제2 기술을 사용하는 경우, 이 용매는 흡수되어 막으로부터 제거된다. 도 2b에 도시된 바와 같이 로드(17)의 전단에 꼭 맞는 다공성 수지(16)의 스폰지 조각에 의해 또는 선택적으로 주사 바늘 또는 튜브에 의해 용매의 흡수 작용이 수행된다. 다른 프리커서 막이 형성될 수 있도록 프리커서 막을 용해하는 용액을 제거한 후, 디바이스는 도 2c에 도시된 바와 같은 본래의 형상을 나타낸다. 이러한 기술을 이용하여, 상술된 제1 기술이 사용되는 경우보다 전자 방출 디바이스가 조밀하게 배열될 수도 있다. 다시 말해서, 이러한 기술은 용매의 웅덩이(puddle)가 충분히 확장될 수 없으며 제1 기술이 유용하지 않은 경우에 적합하다.
본 발명을 수행하는 제2 양호한 모드에서, 부가 단계들에 잉크젯 디바이스에 의해 도포된 액체 방울을 열처리함으로써 생성된 도전막을 검사하는 단계, 검사 단계에서 결함이 있다고 판정된 도전막을 제거하는 단계 및 제거된 결함이 있는 막의 적정 영역에 액체 방울을 도포하며 대체 도전막을 생성하기 위해 그 막을 열처리하는 단계가 포함된다.
광학 현미경은 검사 단계에서 도전막을 광학적으로 관찰하는데 사용된다. 대안으로, 도전막은 전자 방출 디바이스 각각의 전기 저항을 관찰함으로써 검사될 수도 있으며, 이러한 검사 기술은 소정의 비정상 막 두께를 검출하기 위한 광학 관찰 기술보다 민감하게 실행될 수도 있다.
이 단계에서 도전막이 용매 내에서 용해되지 않기 때문에, 본 발명을 수행하는 제1 모드를 참조하여 상술된 도전막 희석 기술이 유용하게 사용될 수 없다. 따라서, 도전막을 물리적으로 제거하는 기술은 본 발명을 수행하는 제2 모드에 적합하다. 예를 들어, 실리콘 러버와 같이 부드러운 접착성 물질을 구비하는 미세 로드가 사용되며 이것을 제거하기 위해 실리콘 러버에 접착되도록 도전막 상에 압착될 수도 있다.
도전막이 기판에 덜 접착되면 도전막이 완전히 제거될 수 있다. 특히, 도전막이 전기적으로 도전성인 금속 산화물의 미립자로 이루어진 경우, 금속 산화물을 순수 금속으로 화학적으로 환원시킴으로써 도전막의 접착이 감소될 수 있다. 예를 들어, 도전막이 팔라듐 산화물(PdO)의 미립자로 이루어진 경우, 산화물을 수소 함유 분위기에 노출시킴으로써 금속 Pd로 쉽게 환원시킬 수 있다. 환원 반응은 실온에서 진행될 수도 있지만, 도전막이 약 150 ℃로 열처리되는 경우 보다 신속히 진행될 수도 있다. 도 7에 도시된 바와 같이 이중 노즐 구조를 사용하면 선택된 디바이스만을 환원 가스에 노출하는데 적절히 사용될 수도 있다. 이중 노즐 구조의 내부 노즐(41)은 환원 가스를 분사하는데 사용되며, 분사된 이들 환원 가스는 이중 노즐의 외부 노즐(42)에 의해 흡입된다. 가스가 내부 노즐로부터 방출되는 비율보다 상당히 큰 비율로 환원 가스를 흡수하도록 외부 노즐이 제조되는 경우, 환원 가스의 흐름(42)는 분산되지 않으며 국부적 환원 분위기를 생성하기 위해 노즐 팁에 근접한 영역을 통해서만 가스가 흐른다. 그러한 구성의 경우, 제거될 도전막(44)는 기판과의 접착을 감소시키기 위해 국부적 환원 가스에 노출되어 어렵지 않게 제거될 수도 있다. 수소를 함유한 혼합 가스는 팔라듐 산화물(PdO)의 미립자들의 막이 노출되는 환원 가스로서 양호하게 사용된다. 대안으로, 수소를 함유한 환원 가스는 수소 농도가 충분히 낮으므로 혼합 가스가 폭발의 위험이 없고 본 발명을 위해 특정한 폭발 방지 장치가 전혀 필요치 않기 때문에 1 내지 2%의 수소 농도로 실현하도록 희유 가스 또는 질소 가스와 같은 비활성 가스로 유리하게 희석될 수도 있다.
본 발명을 수행하는 제3 양호한 모드에서, 부가 단계들에는 도전막을 생성하기 위해 잉크젯 디바이스를 사용하여 도전막의 물질의 용액 방울을 도포하고 이후의 활성화 공정이 있거나 없이 전자 방출 영역을 생성하기 위해 통전 포밍 처리를 수행한 후 기판 상에 형성된 각 전자 방출 디바이스 상의 도전막을 검사하는 단계, 및 잉크젯 디바이스에 의해 다시 한번 액체 방울을 도포함으로써 상기 검사 단계에서 결함있는 것으로 판정된 각각의 디바이스 상에 도전막을 형성하는 단계가 포함된다. 필요하다면, 도전막은 액체 방울을 도포하는 단계 이전에 제거될 수도 있다.
상술된 활성화 공정은 디바이스를 통해 흐르는 전류를 증가시키고 디바이스의 전자 방출 성능을 향상시키기 위해 전자 방출 영역 및 그 근처에 주요 성분으로서 카본을 함유한 피착물 막을 형성하도록 디바이스의 도전막 내에 전자 방출 영역을 생성한 후 유기 물질을 함유한 적정 분위기에서 기판 상에 형성된 각 전자 방출 디바이스의 디바이스 전극들 사이에 펄스 전압을 인가하는 처리이다.
상술된 바와 같이, 검사 단계에 광학 현미경이 사용될 수도 있지만, 각 디바이스는 디바이스를 통해 전류를 흐르게 함으로써, 그리고 디바이스에 인가되는 전압(디바이스 전압) Vf과 디바이스를 통해 흐르는 전류(디바이스 전류) If 사이의 관계(If-Vf 관계)를 관찰함으로써 검사될 수 있다.
활성화 공정 완료 후 수행된 검사 단계에서 전자 방출 디바이스 각각에 대해 If-Vf 관계를 관찰하는 경우, 전자원의 통상 동작시 디바이스를 구동하는데 사용되는 삼각파 펄스 전압이 인가될 수도 있다. 결함있는 전자 방출 디바이스는 그것이 상당히 큰 전기 저항을 나타내거나 디바이스 전극이 단락 회로인 경우 쉽게 검출될 수도 있다. If-Vf 관계가 저항적으로(ohmically) 영향을 받기 때문에 디바이스 내의 누설 전류 또한 용이하게 검출될 수도 있다. 그렇지 않으면, 디바이스는 여러 이유로 인해 If-Vf 관계의 임계 전압이 정상 값에서 편차를 나타낼 수도 있으며, 이것 또한 검출되고 식별될 수 있다.
전자원의 통상 동작시 디바이스를 구동하는데 사용되는 전압을 인가함으로써 활성화 공정 이전에 검사 단계가 수행되면, If 값은 매우 낮으며 전자 방출 영역의 균열이 넓어져 디바이스의 전자 방출 성능에 악영향을 미친다. 그러나, 디바이스는 균열이 넓어져 발생되는 전압보다 상당히 낮은 임계 전압을 갖는 비선형 I-V 관계를 나타내기 때문에, 임계 전압이 소정의 범위 이내인 것으로 밝혀지면 디바이스가 양품인 것으로 판정되며, 전압이 그 범위 이내인 것으로 밝혀지지 않으면 불량인 것으로 판정될 수도 있다.
특히, 임계 전압보다 약간 높은 삼각파 펄스 전압이 전자원의 각 디바이스에 인가되어 디바이스의 I-V 관계를 보여준다. 상술된 바와 같이, 디바이스 전극들 간의 단락 회로 및 디바이스에 존재하는 누설 전류는 관찰된 I-V 관계로부터 검출될 수 있다. 게다가, 구해진 데이타를 사용하여 계산함으로써 If-Vf 관계의 2차 미분이 결정되며, 피크치를 찾을 수 있으며 임계 전압용으로 추출되어 디바이스가 양품인지 또는 불량인지를 판정하는데 사용된다. 2차 미분을 판정하는 계산의 경우 실질적으로 잡음이 없는 데이타를 사용시 주의해야 한다. 필요하다면, 반복 관찰되어야 하며, 관찰된 값의 평균이 잡음을 최소화하는데 사용되어야 한다. 도 3a은 저항적으로 영향을 받는 If-Vf 관계의 그래프를 도시한다. 그러한 관계를 보여주는 디바이스를 통해 누설 전류가 흐른다고 가정해도 된다. 반대로, 도 3b는 정상적인 If-Vf 관계의 그래프 및 d2If/dVf2-Vf로 계산된 값의 그래프를 도시한다. 2차 미분의 얻어진 피크치에 대응하는 전압 Vth이 임계 전압으로서 사용되며, 임계 전압이 주어진 범위 이내인 것으로 밝혀지면 디바이스가 양품인 것으로 판정된다. 따라서, 활성화 공정 이전에 If-Vf 관계를 판정하는데 복잡한 검사 장치가 사용되어야 하지만, 활성화 공정을 2회 수행하는 단점이 없기 때문에 제2 도전막을 생성하는 동작이 자주 수행되어야 한다고 기대되는 경우 이러한 기술이 권장된다. 단락 회로이며 누설 전류 면에서 결함이 있는 것으로 판정된 각 전자 방출 디바이스로부터 도전막을 제거하는 단계는 본 발명을 위해 필수적이다. 그러나, 도전막은 통전 포밍 처리에서 사용되는 과다 전류일 수도 있는 한 가지 이유 또는 다른 이유로 인해 전자 방출 영역의 균열이 상당히 넓어졌다면 이 단계에서 사실상 제거될 필요가 없다. 그러한 경우 용액의 방울을 도전막의 사이트에 간단히 도포하여 또 다른 도전막을 형성하며, 이후 통전 포밍 처리를 행한다.
도전막의 물질의 화합물의 용액을 잉크젯 디바이스에 의해 도포할 때 뿐만 아니라 도전막을 형성하기 위해 분산된 도전성 미립자를 함유한 용액이 사용되는 경우에도 제2 및 제3 기술이 사용될 수 있다는 것을 주목하라.
상술된 제3 기술이 사용되면, 활성화 공정 후에 검사 단계가 수행되지 않고 화상 형성 장치를 조립하기 전 또는 후에 활성화 공정이 수행될 수도 있다. 화상 형성 장치 어셈블링 후에 활성화 공정이 수행되는 경우, 적절한 유기 가스 물질이 화상 형성 장치의 진공실 내에 배치되며 활성화 공정 시의 장치의 전자 방출 디바이스에 펄스 전압이 반복적으로 인가된다. 반대로 화상 형성 장치를 조립하기 전에 활성화 공정이 수행되는 경우, 장치의 전자원은 적절한 가스 물질과 함께 적절한 진공 장치 내에 배치되며 장치의 전자 방출 디바이스에 펄스 전압이 반복 인가된다.
전자의 절차는 소정의 부가 진공 장치가 필요치 않다는 장점을 가지지만, 후자의 절차는 활성화 공정용의 어떠한 유기 물질도 화상 형성 장치의 진공실 내로 도입될 필요가 없으므로, 진공실 내에 이미 존재하는 유기 물질은 만약 있다고 하더라도 본 장치의 동작을 안정화시키도록 용이하게 제거될 수 있다. 실제 제조 상태를 고려함으로써 활성화 공정을 위해 상기 2가지 절차들 중 하나가 선택될 수도 있다. 활성화 공정에 사용되는 유기 물질은 아세톤 및 n-헥산을 포함한다. 대안으로, 디바이스에 의해 생성된 유기 물질을 개발하는데 오일이 있는 배기 장치가 사용될 수도 있다.
활성 공정 후의 제3 기술에 의해 검사 단계가 수행되는 경우 후자의 절차가 필수적으로 사용된다고 말할 필요가 없다.
본 발명은 상술된 제1 내지 제3 기술 중 한 가지에 의해 제조된 전자원을 포함하는 평탄형 화상 형성 장치를 제조하는 방법을 포함한다.
[실시예]
이제, 실시예를 사용하여 본 발명을 좀 더 상세히 설명하기로 한다.
[실시예 1-1]
이 실시예에서, 도 8a 내지 8e를 참조하여 후술되는 바와 같이 전자원이 제조된다.
(단계-a)
스피너를 사용하여 기판 상에 포토레지스트(AZ1370:Hoechst Corportion에서 상용화)를 가함으로써 레지스트 층이 형성된 기판(1)을 생성하기 위해 소다 석회 유리판을 완전히 세정한 후 스퍼터링에 의해 0.5㎛ 두께로 실리콘 산화물(SiO2)막이 그 상부에 형성된다. 그 후, 포토레지스트는 기판 상에 형성되는 전자 방출 디바이스 각각의 디바이스 전극의 외형에 대응하는 한 쌍의 개구를 생성하도록 노광되며 광 화학적으로 현상된다. 그 후, Ti 및 Pt는 5 nm 및 50 nm의 각 두께로 차례로 피착된 후, 유기 용매에 의해 제거되어 리프트-오프(lift-off) 기술을 사용하여 전자 방출 디바이스의 디바이스 전극(51 및 52)를 생성한다(도 8a 참조).
(단계-b)
스크린 프린팅에 의해 소정 패턴의 Ag 페이스트가 형성되고 베이크되어 Y 방향 배선(53)을 생성하며, 이들 각 배선은 20㎛ 정도의 두께 및 100㎛ 폭을 갖는다(도 8b 참조).
(단계-c)
프린팅에 의해 소정 패턴의 유리 페이스트가 형성되고 베이크되어 각 행의 디바이스에 대한 층간 절연층(54)를 생성한다. Y 방향 배선 및 나머지 영역의 약 35㎛ 상에 배치된 영역 내에 약 250㎛ 폭과 약 20㎛ 두께를 나타내는 층간 절연층에 의해 후자가 커버되도록 각 디바이스 전극(52)에 대해 차단(cutout) 영역(55)이 형성된다(도 8c 참조).
(단계-d)
층간 절연층(54) 상에 소정 패턴의 Ag 페이스트가 형성되며 베이크되어 X 방향 배선을(56)을 생성하되, 이들 각 배선은 약 200㎛ 폭과 약 15㎛ 두께를 갖는다.
(단계-e)
그 후, 유기 팔라듐 화합물 및 에탄올 아민의 화합물의 액체 방울이 압전젯(piezo-jet)형 잉크젯 디바이스에 의해 각 전자 방출 디바이스에 도포되어 디바이스의 도전막용 프리커서 막(57)을 생성한다. 생성된 X 방향 배선들 중 소정의 인접하게 위치된 배선들은 약 350㎛만큼 분리되지만, Y 방향 배선들 중 소정의 인접하게 위치된 배선들은 약 270㎛만큼 분리된다. 프리커서 막은 실질적으로 직경이 약 48㎛인 원형 외형을 갖는다. 액체 방울은 생성된 프리커서 막이 후술되는 열 처리 후 약 15 nm의 막 두께를 나타내도록 도포된다(도 8e 참조).
도 5는 쌍으로 이루어진 노즐들 중 하나만이 프리커서 막 형성에 사용되더라도 이 단계에서 사용된 것과 유사한 잉크젯 디바이스를 개략적으로 도시한다.
(단계-f)
막이 양품인지 또는 불량인지를 자동적으로 판정하기 위해 현미경 및 광학 센서를 사용하는 화상 처리 기술을 사용하여 각각의 프리커서 막을 관찰한다. 적절한 위치로부터 옮겨지거나 변형되어 적절한 원형을 나타내거나 직경이 48㎛보다 크거나 32㎛ 미만인 하나의 대형 결정을 하나 이상 구비하는 소정의 막은 불량이라고 판정되며, 단계-e에서 사용되었던 노즐을 사용하여 잉크젯 디바이스에 의해 결함이 있는 영역에 부틸 아세테이트를 도포한다. 잉크젯 디바이스는 용액의 분사를 위해 조정되어 각 방울이 약 60㎛3의 용량을 나타내며 배선에 의해 둘러싸인 전체 영역 상의 막을 확장하기 위해 각각의 결함있는 디바이스에 총 10 방울을 제공하여 결함있는 프리커서 막을 용해하고 희석한다. 그 후, 건조를 위해 부틸 아세테이트 용매가 10분간 120℃로 유지된다. 그 결과, 확장된 프리커서 막은 원래 영역의 약 13.5배의 영역을 나타낸다. 따라서, 막을 열처리하여 얻어진 팔라듐 산화물 막은 약 1 nm의 평균 막 두께를 나타내며, 이것은 약 10 nm의 미립자의 평균 직경보다 상당히 작다. 다시 말해서, 용매에 의해 확장된 프리커서 막은 다음 단계에 그다지 영향을 미치지 않는다.
(단계-g)
단계-e에 대해 상술된 바와 같은 조건에서 프리커서 막이 상기 단계에서 제거되는 영역 상에 프리커서 막이 다시 형성된다. 다음에 프리커서 막이 양품인지를 보기 위해 현미경을 통해 관찰한다.
(단계-h)
그 후, 프리커서 막은 300 ℃에서 10분간 열 처리되어 PdO 미립자로 이루어진 도전막을 생성한다.
(단계-i)
그 후, 제조된 전자원 기판(그 위에 다수의 디바이스 쌍 및 각 디바이스 전극 쌍 사이에 배열된 도전막 상에 구비되어 있는) 도 9에 개략적으로 도시된 구성을 갖는 화상 형성 장치를 생성하는데 사용된다. 프릿 유리를 사용하여 배면판(rear plate;62) 상에 전자원 기판(61)을 확보한 후, [유리 기판(64)의 내부 표면 상에 배열된 형광막(65) 및 메탈 백(66)을 구비하는] 면판(63;face plate)은 그 사이에 배치된 지지 프레임(67)과 배열되며, 그 후 프릿 유리가 면판(63), 지지 플레임(67) 및 배면판(62)의 접촉 영역에 적용되어 내부를 기밀하게 봉지하기 위해 400 ℃로 10 분간 대기에서 베이크된다. 도 9에서, 참조 번호(68)은 전자 방출 디바이스를 나타내며, 참조 번호(69 및 70)은 각각 X 방향 디바이스 배선 및 Y 방향 디바이스 배선을 나타낸다.
본 장치가 흑색 및 백색 화상용인 경우 형광막(65)는 형광체만으로 이루어지지만, 본 실시예에서의 형광막(65)는 제1 위치에 블랙 스트라이프를 형성하고 그들을 분리시키는 갭을 주요 색상들의 스트라이프형 형광 부재로 채움으로써 제조된다. 블랙 스트라이프는 통상 흑연을 주성분으로서 함유하는 물질로 이루어진다. 유리 기판(64) 상에 형광 물질을 제공하는데 슬러리(slurry) 기술이 사용된다.
형광막(65)의 내부 표면 상에는 통상 메탈 백(66)이 배열된다. 형광막(65)를 제조한 후, 형광막(65)의 내부 표면 상에서 평활 가공[통상 필르밍(filming)이라 칭함]을 수행한 후 진공 증착에 의해 그 상부에 알루미늄층을 형성함으로써 메탈 백(66)이 제조된다.
형광막(65)의 도전성을 향상시키기 위해 투명 전극이 형광막(65)의 외측 상의 면판(63) 상에 배열될 수도 있지만, 메탈 백이 충분한 도전성을 제공하기 때문에 이 실시예에서는 그러한 투명 전극이 사용되지 않았다.
상기 본딩 가공의 경우, 컬러 형광 부재(122)와 전자 방출 디바이스 사이의 정확한 위치적 상응성을 보장하도록 주의 깊게 성분들이 배열된다.
(단계-j)
그 후, 제조된 유리 용기(이하, 엔벨로프라 칭함)는 상기 다수의 도전막 각각의 전자 방출 영역을 형성하기 위해 후술되는 방식으로 통전 포밍 처리가 수행되는 경우, 1.3×10-4Pa 미만으로 내부 압력을 감소시키기 위해 배기 파이프(도시되지 않음)에 의해 배기된다. 통전 포밍 처리에 있어서, Y 방향 배선은 공통 전극(73)에 접속되며 도 10에 도시된 바와 같이 하나씩 X 방향 배선에 대한 전압에 적용된다. 도 10에서, 참조 번호(71 및 72)는 각각 X 및 Y 방향 배선을 나타내며, Y 방향 배선(72)는 공통 전극(73)에 의해 접지에 접속된다. 전자 방출 디바이스(74)는 X 및 Y 방향 배선의 교차부 각각에 배열된다. 참조 번호(75)는 애노드가 X 방향 배선들 중 하나에 접속되며 캐소드가 전류 강도 측정용의 저항기(76)에 의해 접지에 접속된 펄스 발생기를 나타낸다. 도 10에서 참조 번호(77)은 에너지화 형성에 사용되는 펄스 전류를 모니터링하기 위한 오실로스코프를 나타낸다.
도 13b에 도시된 파형을 갖는 전압이 통전 포밍 처리에 사용된다.
도 13b를 참조하면, 인가된 전압은 펄스폭 T1=1msec이며 펄스 간격 T2=10msec인 삼각파 펄스 전압이며 파고(에너지화 형성용 피크 전압)는 0.1V씩 점차로 증가된다. 통전 포밍 처리 동안, 전자 방출 디바이스의 저항을 결정하기 위해 0.1V의 여분의 펄스 전압이 에너지화 형성 펄스 전압의 간격으로 삽입되며 디바이스에 대한 저항이 100kΩ 이상이면 통전 포밍 처리는 종료된다.
(단계-k)
그 후, 엔벨로프의 내부에 1.3×10-2Pa 압력을 생성하기 위해 엔벨로프 내로 아세톤이 도입된다. 그 후, 펄스 전압을 인가함으로써 활성화 공정이 수행된다. 인가된 펄스 전압은 파고가 18 V인 구형파가다.
(단계-l)
전체 엔벨로프의 온도를 200℃로 유지하면서 내압을 약 1.3×10-6Pa로 감소시키기 위해 10 시간 동안 엔벨로프 내부의 압력이 배기된다.
본 장치가 매트릭스 드라이브에 의해 화상을 디스플레이하기 위해 적절히 동작한다는 것을 확인한 후, 기밀하게 봉지하기 위해 배기 파이프(도시되지 않음)가 가스 버너에 의해 열처리되어 용접된다.
마지막으로, 고주파 열처리를 이용하여 엔벨로프에 게터링 공정을 행한다.
생성된 화상 형성 장치는 눈에 띄는 휘도 변동이 없는 화상을 디스플레이하기 위해 양호하게 동작한다.
[실시예 1-2]
이 실시예에서 제조된 화상 형성 장치는 상이한 방식으로 다수의 전자 방출 디바이스가 배선된다는 것을 제외하고는 실시예 1-1과 동일하다. 특히, 이 실시예에서는 사다리형 배선 구성이 사용된다.
이 실시예에서는, 도 15에 도시된 바와 같이, 한 쌍의 배선(95-a 및 95-b)이 기판(91) 상에 배열되며 실시예 1-1을 참조하여 상술된 방식으로 제조된 각각의 도전막(94)를 갖는 다수의 디바이스 전극 쌍(92 및 93)이 사이에 배열되며 배선에 접속된 후, 도 16에 도시된 바와 같이, 기판(91)은 전자가 통과할 수 있는 애퍼처(97)을 갖는 그리드 전극(96)이 구비된 엔벨로프 내에 배치되어 실시예 1-1의 경우에서와 같이 화상 형성 장치를 생성한다. 화상 형성 장치는 실시예 1-1에서와 같이 효율적으로 동작한다. 도 9의 대응부와 동일하거나 유사한 도 16의 성분은 각각 동일한 참조 번호로 나타내었다는 것을 주의하라.
[실시예 2]
이 실시예에서, 화상 형성 장치는 다음을 제외하고 실시예 1-1의 방법을 사용함으로써 제조된다.
버블 제트형 잉크젯 디바이스는 실시예 1-1의 단계-e에 기술된 바와 같이 용액 방울을 도포하는데 사용된다. 잉크젯 디바이스는 도 6에 도시된 바와 같은 구성을 갖는다. 이 실시예에서, 노즐(35 및 36) 중 하나는 용액이 2wt%만큼 금속을 함유하도록 물로 팔라듐 아세테이트 모노에탄올 아민(PAME)를 용해시킴으로써 제조되는 유기 팔라듐 용액의 방울을 도포하는데 사용된다.
게다가, 막을 용해시키기 위해 실시예 1-1의 단계-f에서 수용불가능한 것으로 판정된 프리커서 막에 물 방울을 제공한다. 물 방울은 단계-e에서 사용되지 않는 노즐을 통해 도포된다.
제조된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하도록 동작한다.
이 실시예에서는 팔라듐 아세테이트 수용액도 또한 사용될 수 있다는 것을 주의하라.
유사하게, 부틸 아세테이트는 실시예 1-1의 경우에서 결함있는 프리커서 막을 용해시키기 위한 용매로서 사용될 수도 있다. 동일한 효과를 발생시키기 위한 액체 방울을 도포하는 횟수가 2배이면 도포할 액체 방울의 용량은 반감될 수도 있다. 상술된 절차는 실시예 1-2에서 기술된 바와 같은 사다리형 배선 구조를 갖는 전자원을 제조하는데 사용될 수도 있다.
[실시예 3-1]
이 실시예에서, 디바이스 전극뿐만 아니라 배선들도 포토리소그래피에 의해 형성될 수 있다. 이 실시예에서 화상 형성 장치를 제조하는 절차는 도 11a 내지 11e 및 도 12를 참조하여 기술될 것이며, 여기서 도 12는 이 실시예의 전자원의 개략 평면도이며 도 11a 내지 11e는 도 12에서 라인 A-A를 따라 취해진 단면도이다. 층간 절연층 및 접촉홀은 도 12에서는 생략되어 있다는 것을 주의하라.
(단계-a)
소다 석회 유리판을 완전히 세정한 후, 스퍼터링에 의해 0.5㎛ 두께의 실리콘 산화막이 그 상부에 형성되어 기판(81)을 생성한다. 그 후, 스피너를 사용하여 기판을 회전시키면서 포토레지스트(AZ1370:Hoechst로부터 상용화됨)가 제공된 후 베이크된 Cr막 및 Au막은 진공 증착에 의해 각각 5nm 및 600nm 두께로 기판 상에 순차적으로 형성된다. 그 후, 포토마스크 화상은 Y 방향 배선(하부 배선)용 마스크를 생성하기 위해 노출되고 현상된 후 Au/Cr 피착막은 습식 에칭되어 바람직한 패턴을 갖는 Y 방향 배선(하부 배선)을 얻기 위해 습식 에칭된다(도 11a 참조).
(단계-b)
실리콘 산화막의 층간 절연층(83)은 RF 스퍼터링에 의해 1.0㎛ 두께로 피착된다(도 11b 참조).
(단계-c)
그 후, 단계-b에서 피착된 실리콘 산화막을 통해 생성되는 접촉홀(84)의 실리콘 산화막 상에 포토레지스트 패턴이 형성되며, 마스크로서 레지스트 패턴을 사용하여 RIE(반응성 이온 에칭)을 사용하여 층간 절연층(83)을 에칭함으로써 접촉홀(84)가 실질적으로 제조된다. 에칭 가스로서 CF4및 H2가 사용된다(도 11c 참조).
(단계-d)
그 후, 포토레지스트(RD-2000N-41:Hitachi Co., Ltd.에서 상용)의 패턴은 디바이스 전극들 사이의 갭 L을 나타내는 디바이스 전극(51 및 52)용으로 제조되며, Ti 및 Ni는 진공 증착에 의해 각각 5nm 및 100nm 두께로 순서대로 피착된다. 그 후, 포토레지스트 패턴은 유기 용매로 용해되며, 폭이 300㎛인 Ni/Ti 피착층은 디바이스 전극 쌍(51 및 52)을 생성하도록 리프트 오프되어 3㎛ 갭에 의해 분리된다(도 11d 참조).
(단계-e)
그 후, 포토레지스트 패턴은 디바이스 전극(51 및 52) 상에 X 방향 배선(상부 배선)용으로 제조되며 Ti 및 Au는 진공 증착에 의해 각각 5nm 및 100nm 두께로 순차적으로 피착된다. 그 후, 리프트 오프 기술에 의해 포토레지스트의 소정의 불필요한 영역이 제거되어 상부 배선(85)를 생성한다(도 11e 참조).
(단계-f)
실시예 1-1의 단계-e에서와 같이 액체 방울을 도포하여 프리커서 막을 만든다. 유기 팔라듐(ccp-4230:Okuno Pharmaceutical Co., Ltd.에서 상용화됨) 용액이 사용된다.
(단계-g)
각각의 프리커서 막을 현미경에 의해 관찰한다. 적절한 위치로부터 옮겨지거나 변형되어 적절한 원형을 나타내지 않거나 직경이 48㎛보다 크거나 32㎛ 미만인 하나의 대형 결정을 하나 이상 구비하는 소정의 막은 수용되지 않으리라 판정되며, 단계-e에서 사용되었던 노즐을 사용하여 잉크젯 디바이스에 의해 결함이 있는 영역에 부틸 아세테이트를 도포한다. 잉크젯 디바이스는 용액의 분사를 위해 조정되어 각 방울이 약 60㎛3의 용량을 나타내며 배선에 의해 둘러싸인 전체 영역 상의 막을 확장하기 위해 각각의 결함있는 디바이스에 총 10 방울을 도포하여 결함있는 프리커서 막을 용해하고 희석한다. 그 후, 건조를 위해 부틸 아세테이트 용매가 남겨진 후 10분간 300℃로 열 처리된다. 열 처리의 결과로서, 양품인 프리커서 막들은 PdO 미립자의 여러개의 도전막으로 변화된다. 처리된 영역들은 높은 저항을 나타내게 된다.
(단계-h)
단계-f에 대해 상술된 바와 같은 조건에서 상기 단계에서 프리커서 막이 제거된 영역 상에 프리커서 막이 다시 형성된다. 양품이라는 것을 확인하기 위해 프리커서 막을 현미경을 통해 관찰한다. 실시예 1-1에서 2차로 생성된 프리커서 막이 허용가능한 직경을 나타내지만 제1 검사 단계에서 수용된 프리커서 막보다 약간 크다. 이것은 2차로 도포된 용액은 유기 팔라듐 화합물의 박막이 이미 존재할 때 1차로 도포된 용액보다 확장될 가능성이 크기 때문이다. 이것과는 반대로, 2차로 형성된 프리커서 막은 1차로 형성된 것과 실질적으로 동일한 외형을 나타낸다. 이것은 유기 팔라듐 화합물이 응고된 PdO 입자로 변화되어 1차로 도포된 액체 방울 및 2차로 도포된 액체 방울에 기판의 동일한 레벨의 습식 가능성(wetability)을 보증한다.
(단계-i)
그 후, 프리커서 막은 300℃에서 10분간 열처리되어 PdO의 미립자로 이루어진 도전막을 생성한다.
다음의 단계들은 실시예 1-1의 단계들과 동일하였다.
생산된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
[실시예 3-2]
이 실시예에서, 비교 결과를 얻기 위하여 버블 제트형 잉크젯 디바이스가 사용되었다는 것을 제외하고는 화상 형성 장치를 생산하는데 실시예 3-1의 단계들을 사용하였다.
[실시예 4]
이 실시예에서는 다음을 제외하고는 실시예 2의 단계들을 사용하였다.
양품인 프리커서 막들의 두께는 80㎛, 또는 실시예 2의 대응하는 것의 2배이었다. 이들의 막 두께는 30㎛ 이었다. 이들 막들이 실시예 2에서와 같이 처리되었다면, 평균 막 두께가 충분히 작지 않을 수 있기 때문에 양호한 전기 도전막이 생산되지 않았을 것이다.
검사 단계에서 제거시킨 프리커서 막을 용해시켜 확장시키기 위해 용매의 액체 방울들을 버블 제트형 잉크젯 디바이스로서의 상기 막들에 도포하였다. 에틸렌디아민테트라아세테이트(EDTA)의 암모니움 솔트의 5 wt％ 수용액이 용매로서 사용되었다. 이 수용액은 물보다 빠르게 프리커서 막을 용해시킬 수 있도록 pd 이온으로 코디네이트된 리간드를 함유하고 있다.
전자원을 300℃ 에서 10분 동안 열 처리한 후에 도 7을 참조해서 앞서 언급한 바와 같은 이중 노즐 구조를 이용해서 결함있는 전자 방출 디바이스들을 환원 분위기중에 국부적으로 노출시켜 전자원을 약 150℃로 유지시켰다. 이 환원 분위기는 수소 농도가 2％가 되게 질소 가스 N2로 수소 가스 H2를 희석시켜 제조한 혼합 가스를 포함하고 있다. 공기 중에서 수소 가스가 폭발할 수 있는 하한은 4％이기 때문에 상기 혼합 가스는 제조 설비의 배기가 양호하다면 어떤 폭발 방지 장치 없이도 사용될 수 있을 것이다.
상기 처리의 결과로서, 관련된 PdO 미립자들은 Pd 미립자로 전환된 후에 큰 입자들로 응결되어 전반적으로 어떤 전기적 전도성도 보여주지 않았다.
나머지 단계들 모두는 실시예 2의 단계들과 동일하였다.
생산된 화상 형성 장치는 실시예 2의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
[실시예 5-1]
이 실시예에서는, 직경이 80㎛인 프리커서 막을 형성하기 위한 조건들이 선택되었다는 것을 제외하고는 실시예 1-1의 단계-a 내지 단계-e가 사용되었다. 본 실시예에서는 결함있는 프리커서 막들의 직경이 크기 때문에 용매로 용해시켜도 충분히 확장될 수 없었기 때문에 다음의 단계가 요구되었다.
(단계-f)
실시예 4에서 사용된 바와 같은 EDTA의 5wt％ 수용액의 액체 방울들을 현미경 관측을 통해서 불량한 것으로 판정된 프리커서 막에 도포하였으며 용해된 프리커서 막을 함유하는 용액은 폴리에스테르 스폰지 조각이 설치되어 있는 로드를 결함있는 영역에 대어주므로써 흡수되었다.
다음 단계들은 실시예 1-1의 것들과 동일하였다.
생산된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
이 실시예에 있어서 고선명도 화상 형성 장치를 형성하기 위하여 전자 방출 디바이스들을 고 밀도로 배열할 수 있다. 결함있는 프리커서 막들이 용매에 의해서 간단히 용해된 경우에 무시할 수 없는 누설 전류가 발생할 수 있는 가능성은 결함있는, 프리커서 막을 완전히 제거하므로써 제거할 수 있다.
[실시예 5-2]
이 실시예에 있어서, 실시예 5-1의 대응 부분들과 같은 효과를 갖는 화상 형성 장치를 형성하기 위하여 버블 제트형 잉크젯 디바이스가 사용되었다는 것을 제외하고는 화상 형성 장치를 생산하는데 실시예 5-1의 단계들을 사용하였다.
[실시예 6-1]
이 실시예에 있어서는 다음을 제외한 실시예 5-1의 단계들을 사용하였다.
실시예 5-1의 검사 단계-f에 의해서 결함있는 것으로 판정된 프리커서 막들에 용매의 액체 방울을 도포하고, 이후에 용해된 프리커서 막을 함유하고 있는 용액은 배기 장치에 접속된 실리콘 튜브로 이루어진 주사 바늘로 흡수하였다.
이 실시예에서는 실시예 5-1과 비교할 때 비교적 큰 제조 장치가 이용되야만 했지만, 제조 동작에 있어서 스폰지를 대체해야 할 필요가 없어 연속적인 제조 동작에 효과적이므로 대량 생산에 적합하다.
이 실시예의 기술은 유사한 결과를 성취하기 위하여 실시예 1-2에 기술된 사다리-형 배선 배열을 갖고 있는 전자원에 적용할 수 있다.
[실시예 6-2]
이 실시예에서, 실시예 6-1의 대응하는 것과 동일한 효과를 갖고 있는 화상 형성 장치를 생산하기 위하여 버블 제트형 잉크젯 디바이스가 이 실시예에서 이용되었다는 것을 제외하고는 실시예 6-1의 단계들을 사용하였다.
[실시예 7]
이 실시예에서는 스크린 인쇄에 의해 배선들이 형성되는 동안 오프셋 인쇄에 의해 디바이스 전극들이 제조되었다.
(단계-a)
소다 석회 유리판을 완전하게 세척한 후에 이 판위에 실리콘 산화물(SiO2) 막을 스퍼터링에 의해 0.5㎛ 두께로 형성하여 기판(1)을 생산하였다. 이후에, Pt 수지산염 페이스트를 이용하여 오프셋 인쇄하므로써 각각의 전자 방출 디바이스용의 한 쌍의 디바이스 전극(51 및 52)을 형성하였다. 이 디바이스 전극들은 50㎛의 갭으로 분리되어 있다. (도 8a 참조)
이 후에는 실시예 1-1의 단계-b 내지 단계-d가 실시되었다.
(단계-e)
실시예 2의 단계-e에서 사용된 것과 같은 수용액 PAME의 액체 방울은 도전성 프리커서 막이 형성되도록 버블 제트형 잉크젯 디바이스에 의해서 각각의 전자 방출 디바이스에 도포되었다. 이 단계의 조건들은 100㎛의 직경을 갖고 있는 원형 프리커서 막이 형성되도록 선택되었다. 이후에, 프리커서 막들은 10분 동안 300℃에서 열처리되어 PdO 미립자들로 이루어진 도전막이 형성되었다.
(단계-f)
각각의 전자 방출 디바이스의 전기 저항을 측정하여 기준값 보다 20% 이상 벗어난 저항을 갖고 있는 전자 방출 디바이스는 제거하였다.
직경이 200㎛ 이고 두께가 500㎛인 실리콘 고무 조각이 설치되어 있는 로드로 각각의 결함있는 전자 방출 디바이스를 눌러서 도전막을 흡수하여 제거하였다.
(단계-g)
도전막은 제거된 도전막을 대체하기 위하여 단계-e에서와 같이 형성되었다.
다음의 단계들은 실시예 1-1의 단계들과 동일하다.
이렇게 형성된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄게 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
[실시예 8]
이 실시예에서는 다음을 제외한 실시예 7의 단계들이 실시되었다.
실시예 7의 단계-f에서 결함있는 것으로 판정된 도전막들 각각은 실시예 4에서 이용된 기술에 의해 화학적으로 환원되었고 이후에 환원된 물질의 용액은 실시예 7에서 설명한 바와 같은 식으로 실리콘 고무로 흡수하여 제거하였다.
화학적 환원의 효과는 도전막의 PdO 미립자들을 금속 Pd로 환원시켜서 도전막을 유리 기판에 대한 부착물로서 환원시키면 도전막에 실리콘 고무를 압착시키므로써 도전막을 용이하게 확실히 제거할 수 있다는 것이다.
[실시예 9]
실시예 7의 단계-a 내지 단계-e를 실시한 후에 다음 단계들을 실행하였다.
(단계-f)
실시예 7의 다음의 단계-a 내지 단계-e를 실시하므로써 제조된 전자원 기판은 진공실내에 배치된 후에 이 진공실은 1.3×10-4Pa 미만의 압력 레벨로 배기되었다. 여기서 사용된 배기 시스템은 메인 펌프로서의 이온 펌프와 보조 펌프로서의 스크롤 펌프를 포함하는 초고 진공 시스템이다.
이후에, 도전막 각각에 전자 방출 영역을 형성하기 위하여 실시예 1-1의 단계-j에 대하여 설명한 바와 같은 식으로 전자원에 대하여 통전 포밍 처리를 하였다.
(단계-g)
계속해서, 진공실 내에 아세톤을 주입해서 진공실을 1.3×10-2Pa의 압력 레벨로 유지시키고 전자원을 실시예 1-1의 단계-k에 대하여 설명한 바와 같은 식으로 활성화 처리를 하였다.
(단계-h)
진공실은 약 200℃로 열처리되어, 1.3×10-6Pa 미만의 압력 레벨까지 10시간 배기되었다. 계속해서, 18V의 파고를 갖고 있는 삼각파 펄스 전압을 전자 방출 디바이스들에 순차적으로 가하여 각 디바이스의 디바이스 전류 If와 대응하는 디바이스 전압 Vf를 관찰하였다.
전자 방출 디바이스들의 대부분은 10V에 가까운 임계 전압을 갖고 있는 비선형 If-Vf 관계를 나타내었다. 각 디바이스의 디바이스 전류 If는 임계값 이하로 매우 작았다. 보다 상세하게 말하면, Vf 18V인 경우, If는 1.4-1.7mA이었다. 그러나, 동일 방식으로 제조된 다수의 전자 방출 디바이스들의 몇몇은 오믹 효과를 보여주었고 다른 디바이스들은 Vf 18V인 경우, 유효한 If를 나타내지 못했다. 이들 디바이스 각각은 Vf는 18V에서 If가 1.2mA 보다 작은 값을 보여주는 디바이스와 함께 결함있는 것으로 제거하였다.
(단계- i)
진공실로부터 전자원을 추출한 후 결함있는 전자 방출 디바이스들 각각의 도전막을 실시예 8에서와 같이 화학적으로 환원시켜서 제거하였고 결함있는 전자 방출 디바이스가 없는 전자원을 생산하기 위하여 상기 단계들을 반복하였다.
(단계-j)
엔벨로프가 실시예 1-1의 단계-i에서와 같이 준비되었다. 이후, 엔벨로프는 배기되었으며 배기관은 실시예 1-1의 단계-l에서와 같이 화상 형성 디바이스를 생산하기 위하여 엔벨로프가 게터링 처리되기 전에 용접되었다.
생산된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
[실시예 10]
이 실시예에서는, 실시예 7의 단계-a 내지 단계-e와 실시예 9의 단계-f가 실행되었다. 이후에는 다음 단계들을 실행하였다.
(단계-g)
상기 단계들 후에, 삼각파 펄스를 전자 방출 디바이스들에 순차적으로 가해서 각 디바이스의 디바이스 전류 If와 대응하는 디바이스 전압 Vf을 관찰하였다. 삼각파 펄스는 12V의 파고를 갖고 있었다.
전체 100개의 펄스를 각각의 디바이스에 가한 후에 노이즈 효과를 제거하기 위하여 관측된 값들의 평균치를 구하였다. 이때, 임계전압 Vth에 대하여 취해진 Vf에 대한 피크 전압을 알기 위하여 구해진 데이타를 이용하여 계산하므로써 이차 미분의 If-Vf 관계가 결정되었다. Vth=10.0±1.0을 갖고 있는 모든 디바이스들은 채택되었고 나머지는 제거하였다. 디바이스들은 대부분 양호하였지만 이 실시예에서 제조된 다수의 전자원중 몇몇은 결함있는 전자 방출 디바이스를 포함하고 있었다.
(단계-h)
전자원을 진공실로부터 꺼낸 후 제거된 도전막들 각각을 아주 미세하게 관찰하였다. 제거된 도전막들중 몇몇은 전자 방출 영역에 대하여 큰 균열을 나타내었다. 그러한 균열이 있는 도전막을 갖고 있는 전자 방출 디바이스는 검출 가능한 If를 보여주지 못했다. 그러한 결함있는 디바이스의 전자 방출 디바이스를 제거하지 않고 그위에 다른 도전막을 형성하였다.
나머지 결함있는 전기 방출 디바이스의 몇몇은 결함있는 전자 방출 영역을 갖고 있었으며 도전막은 균열에 의해 일부가 완전히 분리되지 않아서 연속적인 도전막을 보여준 반면에 다른 것들은 그곳에 이물질이 부착되어 있었거나 전자 방출 디바이스의 단지 일부만이 큰 균열을 나타내었다. 이들 결함있는 도전막들은 제거하여 새로운 것들로 대체하므로써 실시예 8의 경우에서와 같이 결함없는 전자원이 생산되었다.
(단계-i)
엔벨로프는 실시예 1-1의 단계-k에서와 같이 준비되었다. 이후에, 활성화 처리를 위하여 아세톤을 엔벨로프내에 주입하였다.
(단계-k)
엔벨로프는 높은 진공도가 되도록 배기되었고 배기관은 실시예 1-1의 단계-l에서와 같이 화상 형성 장치가 생산되도록 게터링 처리전에 용접하였다.
이렇게 생산된 화상 형성 장치는 실시예 1-1의 경우에서와 같이 눈에 띄는 휘도 변동이 없는 화상을 양호하게 디스플레이하였다.
앞서 설명한 바와 같이, 본 발명에 따르면, 각각이 한 쌍의 디바이스 전극과 이들 디바이스 전극들 사이에 배열된 전자 방출 영역을 포함하는 도전막을 포함하는 표면 전도형 전자 방출 디바이스와 같은 전자 방출 디바이스를 제조하는 과정에서, 결함있는 도전막들을 교정하거나 결함없는 디바이스로 대체할 수 있으므로 제조 수율이 증대된다. 특히, 다수의 전자 방출 디바이스를 포함하는 전자원의 경우에 있어서, 결함있는 것으로 발견되는 전자 방출 디바이스들 몇몇을 국부적으로 교정할 수 있으므로 그러한 전자원을 포함하는 화상 형성 장치를 제조하는데 있어서 제조 수율이 확대되고 이러한 화상 형성 장치는 눈에 띄는 휘도 변동이 없는 화상을 디스플레이한다.

Claims (45)

  1. 한 쌍의 디바이스 전극들 사이에 배열되어 있는 전자 방출 영역을 포함하는 도전막을 갖고 있는 전자 방출 디바이스를 제조하는 방법에 있어서,
    전자 방출 영역을 포함하는 도전막을 형성하는 공정은,
    도전막의 프리커서(precursor) 재료를 포함하는 액체를 잉크젯 방식으로 기판에 도포하는 단계,
    그 후, 상기 도포된 액체에서의 임의의 결함 영역을 검출하는 단계, 및
    그 후, 상기 도전막의 프리커서 재료를 포함하는 액체를 잉크젯 방식으로 상기 임의의 결함 영역에 재도포하며, 상기 재도포된 액체를 열 처리하여 상기 도전막을 생성하는 단계를 포함하며,
    상기 도포된 액체에서의 임의의 결함 영역을 검출하는 단계는, 상기 도포된 액체를 건조하여 형성된 상기 도전막의 프리커서막을 검사하는 단계를 포함하며,
    상기 프리커서 재료를 포함하는 상기 액체를 재도포하는 단계는, 상기 프리커서 막을 검사하는 단계에 의해 결함있는 것으로 검출된 상기 프리커서 막에 상기 프리커서 재료의 용매를 도포하는 단계 후에 실행되는 전자 방출 디바이스 제조 방법.
  2. 제1항에 있어서, 결함있는 것으로 검출된 상기 프리커서 막에 도포되는 상기 용매는 상기 프리커서 막의 성분 원소와 킬레이트 화합물로 될 수 있는 리간드(ligand)를 함유하고 있는 용매인 전자 방출 디바이스 제조 방법.
  3. 제1항에 있어서, 상기 프리커서 막에 상기 용매를 도포하는 단계는 잉크젯 시스템에 의해 실행되는 전자 방출 디바이스 제조 방법.
  4. 한 쌍의 디바이스 전극들 사이에 배열되어 있는 전자 방출 영역을 포함하는 도전막을 갖고 있는 전자 방출 디바이스를 제조하는 방법에 있어서,
    전자 방출 영역을 포함하는 도전막을 형성하는 공정은, 도전막의 프리커서(precursor) 재료를 포함하는 액체를 잉크젯 방식으로 기판에 도포하는 단계,
    그 후 도포된 액체에서의 임의의 결함 영역을 검출하는 단계, 및
    그 후 상기 도전막의 프리커서 재료를 포함하는 액체를 잉크젯 방식으로 임의의 결함 영역에 재도포하며, 상기 재도포된 액체를 열 처리하여 상기 도전막을 생성하는 단계
    를 포함하며,
    상기 도포된 액체에서의 임의의 결함 영역을 검출하는 단계는 도포된 액체를 건조하여 형성된 도전막의 프리커서막을 검사하는 단계를 포함하며,
    상기 프리커서 재료를 포함하는 상기 액체를 재도포하는 단계는 상기 프리커서 막을 검사하는 단계에 의해 결함있는 것으로 검출된 프리커서 막에 상기 프리커서 재료의 용매를 도포하고 도포된 용매를 열처리하는 단계 후에 실행되는 전자 방출 디바이스 제조 방법.
  5. 제4항에 있어서, 결함이 있는 것으로 검출된 상기 프리커서 막에 도포되는 상기 용매는 상기 프리커서 막의 구성 요소와 킬레이트 화합물로 될 수 있는 리간드(ligand)를 함유하고 있는 용매인 전자 방출 디바이스 제조 방법.
  6. 제4항에 있어서, 상기 프리커서 막에 상기 용매를 도포하는 단계는 잉크젯 시스템에 의해 실행되는 전자 방출 디바이스 제조 방법.
  7. 한 쌍의 디바이스 전극들 사이에 배열되어 있는 전자 방출 영역을 포함하는 도전막을 갖고 있는 전자 방출 디바이스를 제조하는 방법에 있어서,
    전자 방출 영역을 포함하는 도전막을 형성하는 공정은, 도전막의 프리커서(precursor) 재료를 포함하는 액체를 잉크젯 방식으로 기판에 도포하는 단계,
    그 후 도포된 액체에서의 임의의 결함 영역을 검출하는 단계, 및
    그 후 상기 도전막의 프리커서 재료를 포함하는 액체를 잉크젯 방식으로 임의의 결함 영역에 재도포하며, 상기 재도포된 액체를 열 처리하여 상기 도전막을 생성하는 단계
    를 포함하며,
    상기 도포된 액체에서의 임의의 결함 영역을 검출하는 단계는 도포된 액체를 건조하여 형성된 도전막의 프리커서막을 검사하는 단계를 포함하며,
    상기 프리커서 재료를 포함하는 상기 액체를 재도포하는 단계는 상기 프리커서 막을 검사하는 단계에 의해 결함있는 것으로 검출된 프리커서 막에 상기 프리커서 재료의 용매를 도포하고, 도포된 용매를 열처리한 후에 상기 도포되고 열처리된 영역을 환원된 분위기에 노출시키는 단계 후에 실행되는 전자 방출 디바이스 제조 방법.
  8. 제7항에 있어서, 결함이 있는 것으로 검출된 상기 프리커서 막에 도포되는 상기 용매는 상기 프리커서 막의 구성 요소와 킬레이트 화합물로 될 수 있는 리간드(ligand)를 함유하고 있는 용매인 전자 방출 디바이스 제조 방법.
  9. 제7항에 있어서, 상기 프리커서 막에 상기 용매의 인가는 잉크젯 시스템에 의해 실행되는 전자 방출 디바이스 제조 방법.
  10. 한 쌍의 디바이스 전극들 사이에 배열되어 있는 전자 방출 영역을 포함하는 도전막을 갖고 있는 전자 방출 디바이스를 제조하는 방법에 있어서,
    전자 방출 영역을 포함하는 도전막을 형성하는 공정은, 도전막의 프리커서(precursor) 재료를 포함하는 액체를 잉크젯 방식으로 기판에 도포하는 단계,
    그 후 도포된 액체에서의 임의의 결함 영역을 검출하는 단계, 및
    그 후 상기 도전막의 프리커서 재료를 포함하는 액체를 잉크젯 방식으로 임의의 결함 영역에 재도포하며, 상기 재도포된 액체를 열 처리하여 상기 도전막을 생성하는 단계
    를 포함하며,
    상기 도포된 액체에서의 임의의 결함 영역을 검출하는 단계는 도포된 액체를 건조하여 형성된 도전막의 프리커서막을 검사하는 단계를 포함하며,
    상기 프리커서 재료를 포함하는 상기 액체를 재도포하는 단계는 상기 프리커서 막을 검사하는 단계에 의해 결함있는 것으로 검출된 프리커서 막에 상기 프리커서 재료의 용매를 도포하고 상기 용매를 흡수하는 단계 후에 실행되는 전자 방출 디바이스 제조 방법.
  11. 제10항에 있어서, 결함이 있는 것으로 검출된 상기 프리커서 막에 도포되는 상기 용매는 상기 프리커서 막의 구성 요소와 킬레이트 화합물로 될 수 있는 리간드(ligand)를 함유하고 있는 용매인 전자 방출 디바이스 제조 방법.
  12. 제10항에 있어서, 상기 프리커서 막에 상기 용매를 도포하는 단계는 잉크젯 시스템에 의해 실행되는 전자 방출 디바이스 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 잉크젯 시스템은 내부에 배열되어 있는 압전 소자가 변형될 때 노즐로부터 액체 방울을 분사하는 시스템인 전자 방출 디바이스 제조 방법.
  25. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 잉크젯 시스템은 액체를 열처리하여 기포를 발생시킴으로써 노즐로부터 액체 방울을 분사하는 시스템인 전자 방출 디바이스 제조 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 기판 상의 전극 사이에 배치되어, 전자 방출부가 형성되는 도전성막의 원재료와 그 용매를 포함하는 액체를 상기 기판에 잉크젯 방식으로 도포한 후, 상기 액체의 도포 상태의 이상을 검출하는 검출 방법에 있어서,
    상기 도포 상태의 이상의 검출은, 상기 도포된 액체를 건조하여 상기 용매가 증발하여 형성되는 상기 도전성막의 프로커서막을 검사하는 공정을 포함하는 것을 특징으로 하는 검출 방법.
  43. 제42항에 있어서, 상기 프리커서막을 검사하는 공정은 상기 프리커서막의 형성 위치를 검사하는 공정을 포함하는 검출 방법.
  44. 제42항에 있어서, 상기 프리커서막을 검사하는 공정은 상기 프리커서막의 형상을 검사하는 공정을 포함하는 검출 방법.
  45. 제42항에 있어서, 상기 프리커서막을 검사하는 공정은 상기 프리커서막 중의 이물질의 유무를 검사하는 공정을 포함하는 검출 방법.
KR1020000010214A 1996-02-08 2000-02-29 전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법 KR100340886B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4567696 1996-02-08
JP1996-045676 1996-02-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003812A Division KR100270497B1 (ko) 1996-02-08 1997-02-06 전자 방출 디바이스, 전자원 및 이미지 형성 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100340886B1 true KR100340886B1 (ko) 2002-06-20

Family

ID=12726002

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970003812A KR100270497B1 (ko) 1996-02-08 1997-02-06 전자 방출 디바이스, 전자원 및 이미지 형성 장치의 제조방법
KR1020000010214A KR100340886B1 (ko) 1996-02-08 2000-02-29 전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970003812A KR100270497B1 (ko) 1996-02-08 1997-02-06 전자 방출 디바이스, 전자원 및 이미지 형성 장치의 제조방법

Country Status (5)

Country Link
US (3) US6309691B1 (ko)
EP (1) EP0789383B1 (ko)
KR (2) KR100270497B1 (ko)
CN (2) CN1097284C (ko)
DE (1) DE69738794D1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537817B1 (en) 1993-05-31 2003-03-25 Packard Instrument Company Piezoelectric-drop-on-demand technology
US6521187B1 (en) 1996-05-31 2003-02-18 Packard Instrument Company Dispensing liquid drops onto porous brittle substrates
US6203759B1 (en) 1996-05-31 2001-03-20 Packard Instrument Company Microvolume liquid handling system
DE69738794D1 (de) * 1996-02-08 2008-08-14 Canon Kk Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes und Verfahren zur Überprüfung der Herstellung
JP3595645B2 (ja) 1997-02-18 2004-12-02 キヤノン株式会社 立体画像表示装置
EP0936653B1 (en) 1998-02-16 2003-07-16 Canon Kabushiki Kaisha Methods for producing electron-emitting device, electron source, and image-forming apparatus
DE19841900A1 (de) * 1998-09-11 2000-03-30 Schott Glas Verfahren zum Aufbringen von metallischen Leiterbahnen als Elektroden auf eine Kanalplatte für großflächige Flachbildschirme
WO2000022643A1 (fr) * 1998-10-14 2000-04-20 Canon Kabushiki Kaisha Dispositif d'imagerie et son procede de production
US6396207B1 (en) 1998-10-20 2002-05-28 Canon Kabushiki Kaisha Image display apparatus and method for producing the same
GB9905132D0 (en) 1999-03-06 1999-04-28 Smiths Industries Plc Electron emitting devices
SE518642C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för att förse ett substrat med visköst medium, anordning för korrigering av applikationsfel samt användningen av utskjutnings- organ för korrigering av appliceringsfel
JP4196531B2 (ja) * 2000-09-08 2008-12-17 富士ゼロックス株式会社 表示媒体の駆動方法
CN1213389C (zh) 2001-08-31 2005-08-03 佳能株式会社 图像显示装置及其制造方法
JP2003086123A (ja) * 2001-09-14 2003-03-20 Canon Inc 画像表示装置
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
CN1279563C (zh) * 2002-07-23 2006-10-11 佳能株式会社 图像显示装置及其制造方法
KR101025067B1 (ko) * 2003-12-13 2011-03-25 엘지디스플레이 주식회사 액정 표시패널의 제조장치
US7458872B2 (en) 2004-01-05 2008-12-02 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, electron source, and image display device
JP4393257B2 (ja) * 2004-04-15 2010-01-06 キヤノン株式会社 外囲器の製造方法および画像形成装置
GB2413895A (en) * 2004-05-07 2005-11-09 Seiko Epson Corp Patterning substrates by ink-jet or pad printing
WO2005108507A1 (en) * 2004-05-07 2005-11-17 Canon Kabushiki Kaisha Composition, image-forming method employing the composition, and method for forming electroconductive pattern
JP4079127B2 (ja) * 2004-07-01 2008-04-23 セイコーエプソン株式会社 検査装置及び液滴吐出検査方法
US20060042316A1 (en) * 2004-08-24 2006-03-02 Canon Kabushiki Kaisha Method of manufacturing hermetically sealed container and image display apparatus
US20070281099A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Solderable pads utilizing nickel and silver nanoparticle ink jet inks
US7972461B2 (en) * 2007-06-27 2011-07-05 Canon Kabushiki Kaisha Hermetically sealed container and manufacturing method of image forming apparatus using the same
TWI344167B (en) * 2007-07-17 2011-06-21 Chunghwa Picture Tubes Ltd Electron-emitting device and fabricating method thereof
EP2232572A4 (en) * 2007-12-07 2012-10-17 Alion Inc FOCUSED ACOUSTIC PRINTING OF ORIENTED PHOTOVOLTAIC MATERIALS
TW201032259A (en) * 2009-02-20 2010-09-01 Chunghwa Picture Tubes Ltd Fabricating method of electron-emitting device
JP5242508B2 (ja) * 2009-06-26 2013-07-24 東京エレクトロン株式会社 液処理装置、液処理方法および記憶媒体
KR102600470B1 (ko) * 2018-05-02 2023-11-13 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211936A (ja) * 1983-05-13 1984-11-30 Mitsubishi Electric Corp 螢光面の形成方法
JPS61296649A (ja) * 1985-06-25 1986-12-27 Nec Corp 表示管
EP0605881A1 (en) * 1992-12-29 1994-07-13 Canon Kabushiki Kaisha Electron source, and image-forming apparatus and method of driving the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611077A (en) * 1969-02-26 1971-10-05 Us Navy Thin film room-temperature electron emitter
US4627730A (en) * 1984-07-06 1986-12-09 The Board Of Trustees Of The Leland Stanford Junior University Optical scanning microscope
JPS61104541A (ja) 1984-10-25 1986-05-22 Jeol Ltd エミツタ製作装置
US5286414A (en) * 1987-05-26 1994-02-15 Hoechst Aktiengesellschaft Electroconductive coating composition, a process for the production thereof and the use thereof
US5486701A (en) * 1992-06-16 1996-01-23 Prometrix Corporation Method and apparatus for measuring reflectance in two wavelength bands to enable determination of thin film thickness
CA2112180C (en) 1992-12-28 1999-06-01 Yoshikazu Banno Electron source and manufacture method of same, and image forming device and manufacture method of same
JPH0781057A (ja) 1993-06-30 1995-03-28 Sony Corp インクジェット型印刷装置及びそれを用いた陰極線管の蛍光面の形成方法
DE69418826T2 (de) * 1993-11-22 1999-10-21 Ciba Sc Holding Ag Zusammensetzungen zur Herstellung strukturierter Farbbilder und deren Anwendung
CA2137721C (en) 1993-12-14 2000-10-17 Hidetoshi Suzuki Electron source and production thereof, and image-forming apparatus and production thereof
ATE194727T1 (de) * 1993-12-17 2000-07-15 Canon Kk Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung
JP3416266B2 (ja) 1993-12-28 2003-06-16 キヤノン株式会社 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JP3337860B2 (ja) 1995-03-31 2002-10-28 キヤノン株式会社 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
DE69738794D1 (de) * 1996-02-08 2008-08-14 Canon Kk Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes und Verfahren zur Überprüfung der Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211936A (ja) * 1983-05-13 1984-11-30 Mitsubishi Electric Corp 螢光面の形成方法
JPS61296649A (ja) * 1985-06-25 1986-12-27 Nec Corp 表示管
EP0605881A1 (en) * 1992-12-29 1994-07-13 Canon Kabushiki Kaisha Electron source, and image-forming apparatus and method of driving the same

Also Published As

Publication number Publication date
CN1097284C (zh) 2002-12-25
CN1180918A (zh) 1998-05-06
DE69738794D1 (de) 2008-08-14
EP0789383A1 (en) 1997-08-13
EP0789383B1 (en) 2008-07-02
US20010024681A1 (en) 2001-09-27
CN1405826A (zh) 2003-03-26
KR970063317A (ko) 1997-09-12
US6309691B1 (en) 2001-10-30
CN1178261C (zh) 2004-12-01
US20020012748A1 (en) 2002-01-31
US6685982B2 (en) 2004-02-03
US6821551B2 (en) 2004-11-23
KR100270497B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100340886B1 (ko) 전자 방출 디바이스, 전자원 및 화상 형성 장치의 제조 방법
KR100238607B1 (ko) 전자 방출 소자, 전자 소오스 및 영상 형성 장치의 제조 방법
KR100221294B1 (ko) 전자 방출 소자와, 이 소자를 구비하는 전자원 및 화상 생성 장치의 제조 방법
US7442406B2 (en) Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
KR100279304B1 (ko) 전자원 및 이를 구비한 화상 생성 장치와, 이들의 활성화 방법
KR100374273B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
KR100676810B1 (ko) 전자방출소자, 전자원 및 화상표시장치의 제조방법
JP3302287B2 (ja) 電子放出素子、電子源、画像形成装置の製造方法
JP3397569B2 (ja) 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置
JP4027003B2 (ja) 電子放出素子、電子源、画像形成装置、及びそれらの製造方法
JP2002313220A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3571915B2 (ja) 電子放出素子の製造方法
JP2005294253A (ja) 電子源基板及び画像形成装置
JP2009037757A (ja) 導電性薄膜、電子放出素子及び画像表示装置
JP2000251669A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2010009965A (ja) 電子放出素子とその製造方法、電子源及び画像表示装置
JPH09245624A (ja) 電子放出素子、電子源、表示素子および画像形成装置の製造方法
JPH07130280A (ja) 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置
JP2006134592A (ja) 電子放出素子、電子源、及び、画像形成装置の製造方法
JP2005222931A (ja) 電子放出素子、電子源及び画像表示装置の製造方法
JP2002313216A (ja) 電子放出素子、電子源、及び画像形成装置、並びにこれらの製造方法
JP2000223014A (ja) 電子源の製造方法とその装置
JP2001216889A (ja) 電子放出素子、それを用いた電子源、画像形成装置の製造方法
JP2000243226A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000123719A (ja) 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子および画像形成装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080523

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee