KR100330954B1 - 주변온도변화에의해발생된왜곡을보상하는반도체회로 - Google Patents

주변온도변화에의해발생된왜곡을보상하는반도체회로 Download PDF

Info

Publication number
KR100330954B1
KR100330954B1 KR1019980051009A KR19980051009A KR100330954B1 KR 100330954 B1 KR100330954 B1 KR 100330954B1 KR 1019980051009 A KR1019980051009 A KR 1019980051009A KR 19980051009 A KR19980051009 A KR 19980051009A KR 100330954 B1 KR100330954 B1 KR 100330954B1
Authority
KR
South Korea
Prior art keywords
circuit
temperature
ambient temperature
distortion
thermosensitive resistor
Prior art date
Application number
KR1019980051009A
Other languages
English (en)
Other versions
KR19990045611A (ko
Inventor
유지 가꾸따
요시아끼 후까사와
유이찌 다구찌
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045611A publication Critical patent/KR19990045611A/ko
Application granted granted Critical
Publication of KR100330954B1 publication Critical patent/KR100330954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 반도체 회로는 증폭 회로를 구비하고 주변 온도가 변화하는 경우에 왜곡 특성을 보상한다. 상기 증폭 회로가 접지된 소스를 갖는 전계 효과 트랜지스터 (FET) 이면, 음의 온도 특성을 갖는 써미스터와 양의 온도 특성을 갖는 써미스터가 직렬로 접속된 보상 회로가 접지점과 FET 의 소스 사이에 제공되어, FET 로부터 출력된 신호들의 주변 온도에 의해 야기된 왜곡을 보상한다. 왜곡이 최소인 온도가 기준 온도로서 여겨지고, 이 기준 온도에서 흐르는 드레인 전류는, 주변 온도가 기준 온도에서 벗어남에 따라 상기 드레인 전류가 증가하도록 최소로 되고, 그럼으로써 주변 온도가 변화하는 경우에 왜곡의 증가를 억제 또는 방지한다.

Description

주변 온도 변화에 의해 발생된 왜곡을 보상하는 반도체 회로 {SEMICONDUCTOR CIRCUIT IN WHICH DISTORTION CAUSED BY CHANGES IN AMBIENT TEMPERATURE IS COMPENSATED}
본 발명은 반도체 회로에 관한 것으로, 특히 CATV(케이블 텔레비젼)용 하이브리드 IC(HIC: Hybrid Integrated Circuits) 에 사용하기 적합한 반도체 회로에 관한 것이다.
CATV 시스템에서 신호 증폭 및 중계에 사용되는 광대역 증폭기는, 영상 품질의 열화를 피하기 위하여 극히 낮은 왜곡의 증폭 작용을 제공해야 하며, 심한 옥외 환경하에서도, 소정 레벨 이상의 성능을 유지해야 한다. 따라서 CATV 시스템에 사용되는 종래 광대역 증폭기는 주변 온도 변화에 의한 이득 특성의 변동을 보상하는 회로를 사용하여 왔다.
그러나, 주변 온도 변화는 증폭 회로의 이득뿐 아니라, 왜곡 특성에도 영향을 미친다. 반도체 회로를 구성하는 각 소자는 일반적으로 특정 온도로부터 온도가 상승 또는 하강함에 따라 왜곡이 증가하는 특성을 갖고있다. 주변 온도 변화에 따라 이득을 보상하는 회로는 존재하지만, 주변 온도 변화에 따른 왜곡 특성의 열화를 보상하는 회로는 존재하지 않는다.
상술한 종래 기술의 문제점을 해결하기 위하여, 본 발명은 주변 온도 변화의 경우에 열화를 보상할 수 있는 반도체 회로를 제공하는 목적을 실현하였다.
도 1 은 본 발명의 주변 온도에 관한 왜곡 증가를 제어하는 원리를 설명하기 위한 그래프.
도 2 는 음의 온도 특성을 갖는 써미스터의 특성을 도시하는 그래프.
도 3 은 양의 온도 특성을 갖는 써미스터의 특성을 도시하는 그래프.
도 4 는 본 발명의 제 1 실시예에 따른 반도체 회로의 구성을 나타내는 회로도.
도 5 는 CATV 시스템용 HIC 증폭기에 있어서, 회로 전류가 기준 온도 근처에서 최소가 되도록, 양의 온도 특성을 갖는 써미스터와 음의 온도 특성을 갖는 써미스터를 조합시킨 경우의 회로 전류의 온도 특성을 나타내는 그래프.
도 6 은 본 발명의 제 2 실시예에 따른 반도체 회로의 구성을 나타내는 회로도.
도 7 은 본 발명의 제 3 실시예에 따른 반도체 회로의 구성을 나타내는 회로도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 입력 단자 2 : 출력 단자
12, 13 : 증폭 회로 3, 4 : 공급 단자
10 : 하이-임피던스 회로 12, 13 : 증폭 회로
본 발명의 목적은, 교류 신호를 증폭하고 그 증폭된 신호를 출력하는 증폭 회로와, 주변 온도 변화에 따른 증폭된 신호의 왜곡을 보상하는 보상 회로를 구비한 반도체 회로에 의하여 달성된다.
본 발명에서, 일반적으로 보상 회로는, 주변 온도 변화에 의한, 증폭 회로로부터 출력된 신호의 왜곡 변동을 보상하기 위하여, 주변 온도 변화에 따라 양의 온도 특성을 가지며 저항값이 변화하는 감온 저항 소자와, 주변 온도 변화에 따라 음의 온도 특성을 가지며 저항값이 변화하는 다른 감온 저항 소자를 포함한다. 양 및 음의 온도 특성을 갖는 이들 감온 저항 소자들을 결합하는 경우, 기준 온도에서 흐르는 전류가 최소치로 설정되면, 회로 전류는 주변 온도가 기준 온도 이하로 하강함에 따라 증가하고, 주변 온도가 기준 온도 이상으로 상승함에 따라 증가한다.
이때, 일반적으로 증폭의 왜곡은, 증폭 회로의 회로 전류가 증가할 때는 감소하고, 회로 전류가 감소할 때는 증가하며, 소자들 자체의 온도 변화에 의한 왜곡 변화를 무시하면, 주변 온도가 변할 때, 회로 전류의 증가에 의한 왜곡이 감소하게 된다. 따라서, 반도체 회로를 구성하는 각 소자의 왜곡이 최소가 되는 온도를 기준 온도로 설정하면, 주변 온도 변화에 의한 소자들 자체의 왜곡 증가는, 회로 전류의 증가에 의한 왜곡 감소에 의해 상쇄되므로, 주변 온도 변화에의한 왜곡이 보상되게 된다.
본 발명에서는, 써미스터가 감온 저항 소자로 사용될 수 있다.
써미스터가 증폭 회로의 입력측에 음의 온도 특성을 갖는 감온 저항 소자로서 제공되는 경우, Q 인자(quality factor) 는 써미스터의 저항값이 상승하는 정도로 감소하고, 저항값이 감소하는 정도로 증가하며, 따라서 증폭 회로의 Q 인자는 주변 온도가 상승하면 증가하고, 주변 온도가 하강하면 감소한다. 여기서, Q 인자는 공진 레벨을 나타내는 인자이다. 반도체 장치에서, 이득 경사는 주변 온도가 상승할수록 완만하고, 주변 온도가 하강할수록 이득 경사가 급격해지고 이득은 증가한다. 음의 온도 특성을 갖는 써미스터를 증폭 회로의 입력측에 배치함으로써, 주변 온도에 관한 Q 인자의 변동이 이득 경사의 주변 온도에 관한 이득 특성의 변동에 의해 상쇄되도록 하여, 이득 경사의 경사 특성이 주변 온도의 변화에 관계없이 고정된다.
본 발명의 상기 및 다른 목적, 특징, 그리고 효과는 본 발명의 바람직한 실시예들을 예시하는 첨부 도면에 기초한 다음 설명으로부터 명백해질 것이다.
반도체 회로를 구성하는 소자들은 일반적으로 특정 온도 이상으로 상승하고 또는 이하로 하강하면 왜곡이 증가하는 특성을 갖는다. 또한 왜곡 특성은 회로에 흐르는 전류에 따라 변화하여, 회로에 흐르는 전류가 감소하면 왜곡이 증가하고 회로에 흐르는 전류가 증가하면 왜곡이 감소한다. 따라서 회로에 흐르는 전류를 제어함으로써 주변 온도에 관한 왜곡 정도를 제어하는 것이 가능하다.
도 1 에는, 회로에 흐르는 전류 IDD가 특정 기준 온도 Tref에서 최소로 설정되고, 주변 온도가 기준 온도 이상으로 상승하거나 그 이하로 하강하는 경우에는 상승하도록 되어 있는 경우가 고려된다. 상기 경우에서, 소자 특성들은 특정 온도에 관하여 온도가 상승 또는 하강하면 왜곡 증가를 초래하지만, 특정 온도에 관하여 온도가 상승 또는 하강하면 회로에 흐르는 전류가 증가하기 때문에 왜곡이 또한 감소되어, 왜곡 변화가 상쇄된다. 따라서 주변 온도가 특정 온도에 관하여 상승 또는 하강하는 경우의 왜곡 증가가 제어될 수 있다.
상기 경우에서, 써미스터는 주변 온도에 따라 회로에 흐르는 전류를 제어하기 위하여 감온 저항 소자로서 사용된다.
도 2 는 음의 온도 특성을 갖는 써미스터의 온도 대 저항의 전형적인 특성을 나타내고 있다. 도면에 도시된 바와 같이, 주변 온도가 상승할 수록 음의 온도 특성을 갖는 써미스터의 저항값이 감소되어, 따라서 전류 흐름이 증가한다. 따라서, 상술된 왜곡 특성을 갖는 반도체 회로에서, 음의 온도 특성을 갖는 써미스터의 사용은, 최소 왜곡의 온도보다 높은 온도에서는 전류 흐름의 증가에 의한 왜곡의 감소를 초래하나, 최소 왜곡의 온도보다 낮은 온도에서는 전류 흐름의 감소에 의한 왜곡 증가를 또한 초래한다.
도 3 은 양의 온도 특성을 갖는 써미스터에 대한 온도 대 저항의 전형적인 특성을 나타내는 그래프이다. 상기 도면에 도시된 바와 같이, 양의 온도 특성을 갖는 써미스터의 저항값은 주변 온도가 증가하면 증가하고, 따라서 전류 흐름이 감소된다. 상술된 왜곡 특성을 갖는 반도체 회로에서, 양의 온도 특성을 갖는 써미스터의 사용은, 전류 흐름의 증가에 의해 최소 왜곡의 온도보다 낮은 온도에서는 왜곡의 감소를 초래하나, 전류 흐름의 감소에 의해 최소 왜곡의 온도보다 높은 온도에서는 스큐(skew) 증가를 또한 초래한다.
따라서, 본 발명의 발명자들은, 양의 온도 계수를 갖는 감온 저항 소자와 음의 온도 계수를 갖는 다른 감온 저항 소자를 조합함으로써, 도 1 에 나타난 회로 전류와 주변 온도와의 관계를 실현하였다.
제 1 실시예
도 4 는 본 발명의 제 1 실시예에 따른 반도체 회로의 구성도이다. 도 4 는 반도체 회로의 교류 회로 부분만을 나타내고, 단일 FET (field effect transistor)를 사용하는 증폭 회로를 나타낸다.
FET Q1 의 게이트 G 는 입력 단자 (1) 에 접속되고, 드레인 D 는 출력 단자 (2) 에 접속된다. 저항 R1 은 FET Q1 의 게이트 G 와 게이트 바이어스 전압 VGG의 공급 단자 (3) 사이에 삽입되어 있고, 하이-임피던스 회로 (10) 는 FET Q1 의 드레인 D 와 드레인 전압 VDD의 공급 단자 (4) 사이에 삽입되어 있다. 하이-임피던스 회로 (10) 는 드레인 전류 IDD를 공급하기 위하여 교류 회로로서 하이 임피던스를 가지며 직류에 관해 낮은 저항을 갖는 회로이다. 저항 R3 및 커패시터 C1 은 FET Q1 의 소스 S 와 접지점 사이에 병렬로 연결되어 있다. 또한, 직렬로 접속된 저항 R2 와 써미스터 Rt1 및 Rt2 는 FET Q1 의 게이트 G 와 접지점 사이에 접속되어 있다.
써미스터 Rt1 은 도 2 에 도시된 바와 같은 음의 온도 특성을 갖는 감온 저항 소자이고, 써미스터 Rt2 는 도 3 에 도시된 바와 같은 양의 온도 특성을 갖는 감온 저항 소자이다.
음의 온도 특성을 갖는 써미스터 Rt1 과 양의 온도 특성을 갖는 써미스터 Rt2 가 도 4 와 같이 직렬로 접속되어 있는 경우에, 상기 직렬 회로의 저항값은, 저항값이 특정 온도에서 최소이고 이 온도에서 멀어지면 증가하는 V-형상의 온도 특성을 나타낸다. 따라서 FET Q1 의 게이트에 인가된 바이어스 전압은 상기 온도에서 최소인 V-형상의 온도 특성을 또한 나타내고, FET Q1 의 드레인 전류 IDD도 또한 상기 온도에서 최소인 V-형상의 온도 특성을 나타낸다.
써미스터 Rt1 과 써미스터 Rt2 가, 회로 전류가 미리 설정된 기준 온도의 근처에서 최소가 되도록 조합되면, 회로에 흐르는 전류는 기준 온도에서 최소가 되고, 도 1 에 도시된 바와 같이 온도가 기준 온도 이상으로 상승하거나 그 이하로 하강함에 따라 회로에 흐르는 전류가 증가한다. 따라서 온도가 기준 온도 이상으로 상승하거나 그 이하로 하강함에 따라, 왜곡이 감소하여, 주변 온도가 변화하는 경우에 왜곡의 증가를 억제하거나 방지한다.
CATV 시스템용 HIC 증폭기의 왜곡 특성에 있어서, 왜곡의 열화는 -30 ℃ 내지 100 ℃ 의 온도 범위에서 30℃ 의 왜곡에 대하여 전형적으로 2-3 dB 이하내에서 억제되어야 한다. 상기 왜곡 특성은 회로 전류에 비례하나, 이 회로 전류는종래 기술의 증폭기에서는 주변 온도에 비례하여 변화하고, 결과적으로는 왜곡 특성이 주변 온도가 상승할 때 2-3 dB 이상 열화된다.
상기 문제점에 대응하여, 전류가 30 ℃ 근처에서 최소에 도달하고, 주변 온도가 30 ℃ 에서 하강함에 따라 회로 전류가 증가하고, 주변 온도가 30 ℃ 에서 상승함에 따라 회로 전류가 증가하도록, 양의 온도 특성을 갖는 써미스터와 음의 온도 특성을 갖는 다른 써미스터를 조합한다. 따라서 30 ℃ 의 주변 온도에서의 왜곡 특성에 대한 주변 온도의 변화의 경우에 있어 왜곡 특성의 열화의 양은 한정되거나 방지될 수 있다.
도 5 는, 회로 전류가 기준 온도 근처에서 최소가 되도록, 음의 온도 특성을 갖는 써미스터와 양의 온도 특성을 갖는 써미스터가 조합되는 경우에 대한 CATV 시스템용 HIC 증폭기에 있어서의 회로 전류의 온도 특성을 나타낸다. 이때, 특성의 기준으로 작용하는 온도는 30 ℃ 로 설정되어 있다.
도 5 에 나타난 바와 같이, 회로 전류는 30 ℃ 에서 최소이고, 주변 온도가 30 ℃ 이하로 하강하거나 30 ℃ 이상으로 상승하는 경우에는 증가한다. 그리하여 회로 전류는 30 ℃ 를 최소점으로 하는 V-형상의 특성을 나타낸다.
제 2 실시예
도 6 은 본 발명의 제 2 실시예에 따른 반도체 회로의 구성도이다. 도 6 은 반도체 회로의 교류 회로 부분만을 나타내고, 단일 FET(field effect transistor)를 사용하는 증폭기를 보여주고 있다.
상기 증폭 회로에서, 커패시터 C2 는 입력 단자 (1) 와 저항 R1 과 R2 의접속점 사이에 제공되어 있고, 덧붙여서, 음의 온도 특성을 갖는 써미스터 Rt3 와 직렬로 연결된 인덕터 L1 이 도 4 의 회로에서의 FET Q1 의 게이트와 저항 R1 과 R2 의 접속점 사이에 삽입되어 있다.
상술된 바와 같이 구성된 반도체 회로에서, 써미스터 Rt3 의 저항값은, 주변 온도가 상승할 때는 감소하고, 주변 온도가 하강할 때는 증가한다.
전형적인 공진 회로의 공진점의 레벨을 나타내는 인자인 Q 인자는, 써미스터 Rt3 의 저항값이 증가하는 정도까지 감소하고, 써미스터 Rt3 의 저항값이 감소되는 정도까지 증가하고, 그러므로 Q 인자는 주변 온도가 상승할 때는 증가하고 주변 온도가 하강할 때는 감소한다. 덧붙여서, 이득 경사를 실현하는 회로에서, 이득 경사는 주변 온도가 상승할 때는 완만해지나, 주변 온도가 하강할 때는 이득이 증가하여 이득 경사가 급격해진다. 따라서 도 6 의 회로는, 주변 온도에 관한 Q 인자의 변동이 주변 온도에 관한 이득 특성의 이득 경사의 변동에 의해 상쇄되고, 그리하여 이득 경사의 경사 특성이 주변 온도 변화에 관계없이 고정되도록 기능한다.
인덕터 L1 은 FET Q1 의 게이트와 써미스터 Rt3 를 접속시키는 도전 패턴 또는 본딩 와이어(bonding wire)로 구성될 수도 있다.
제 3 실시예
도 7 에 도시된 본 발명의 제 3 실시예에 따른 반도체 회로에서, 입력 단자 (1) 에 입력된 신호는 두 개의 신호로 나뉘는데, 이 나뉘어진 두 개의 신호는 각각 증폭 회로 (12) 및 (13) 에 의해 증폭되고, 증폭 회로 (12) 및 (13) 에서 증폭된 신호는 그리고 나서 합성되어 출력된다.
커패시터 C34 및 C35 를 통해 접지된 변압기 T1 은, 입력 단자 (1) 를 통해 입력된 신호를 상이한 위상을 갖는 두 개의 신호로 나누는 분배기로서 제공된다. 커패시터 C37 을 통해 접지된 변압기 T2 는 증폭 회로 (12) 및 (13) 에 의해 증폭된 두 개의 신호를 하나의 신호로 합성하는 합성기로서 제공된다.
증폭 회로 (12) 는 다단으로 접속된 FET Q11-Q13 를 구비한다. 증폭 회로 (12) 에서, 함께 병렬로 접속된 써미스터 Rt11 및 저항 R13 은 제 2 단 FET 인 FET Q11 의 게이트 저항으로 제공되고, 인덕터 L13 는 상기 게이트 저항과 FET Q11 의 게이트 사이에 삽입된다. 저항 R11, 커패시터 C11 및 써미스터 Rt12 는 증폭 회로 (12) 의 제 1 단인 FET Q12 의 게이트와 드레인 사이에 직렬로 접속되어 있다. FET Q12 의 드레인은 함께 직렬로 접속된 저항 R12 와 커패시터 C12 를 경유하여 소정 전위점에 접속되어 있고, 또한, 커패시터 C13 을 경유하여 FET Q11 의 게이트 저항(즉, 써미스터 Rt11 과 저항 R13)에 접속되며, 마지막으로는, 직렬로 접속된 인덕터 L11 과 저항 R17 을 경유하여 FET Q11 의 소스에 접속되어 있다. 인덕터 L11 과 저항 R17 사이의 접속점은 커패시터 C15 를 경유하여 소정 전위점에 접속되어 있다.
저항 R14, 커패시터 C14 및 써미스터 Rt13 은 FET Q13 의 드레인과 FET Q12 의 드레인 사이에 직렬로 제공되어 있다. 저항 R16 은 FET Q13 의 게이트에 접속되어 있다. 함께 병렬로 접속된 저항 R15 와 인덕터 L12 및 커패시터 C16 은 FET Q13 의 드레인과 증폭 회로 (12) 의 출력 단자 사이에 제공되어 있다. FETQ13 의 소스는 FET Q11 의 드레인에 접속되어 있다.
증폭 회로 (13) 는 증폭 회로 (12) 와 동일하게 구성되어 있는바, 다단으로 접속된 FET Q21-Q23 이 제공되고, 또한 저항 R21-R27, 써미스터 Rt21-Rt23, 커패시터 C21-C26 및 인덕터 L21-L24 가 증폭 회로 (12) 의 저항 R11-R17, 써미스터 Rt11-Rt13, 커패시터 C11-C16 및 인덕터 L11-L14 에 각각 대응하여 제공된다. FET Q21-Q23 은 각각 증폭 회로 (12) 의 FET Q11-Q13 에 대응한다.
증폭 회로 (12) 의 FET Q13 의 게이트는 저항 R16 및 R26 에 의해 증폭 회로 (13) 의 FET Q23 의 게이트에 접속되어 있다.
변압기 T1 의 입력측에는, 직렬로 접속된 커패시터 C33 및 인덕터 L31 이 변압기 T1 과 입력 단자 (1) 사이에 제공되어 있고, 커패시터 C33 및 인덕터 L31 사이의 접속점은 직렬로 접속된 커패시터 C31 과 저항 R31 을 경유하여 소정 전위점에 접속되어 있다. 커패시터 C33 과 인덕터 L31 사이의 접속점은 커패시터 C32 를 경유하여 소정 전위점에 접속되어 있다.
변압기 T2 의 출력측에는, 직렬로 접속된 인덕터 L32 와 커패시터 C39 가 변압기 T2 와 출력 단자 (2) 사이에 제공되어 있고, 인덕터 L32 와 커패시터 C39 사이의 접속점은 커패시터 C38 을 경유하여 소정 전위점에 접속되어 있다.
증폭 회로 (12) 의 FET Q11 의 소스와 증폭 회로 (13) 의 FET Q13 의 소스는 저항 R41 을 경유하여 접속되어 있고, FET Q11 의 게이트는 직렬로 접속된 저항 R39 및 R40 을 경유하여 FET Q21 의 게이트에 접속되어 있다. 저항 R33 과 R34 는 직렬로 접속되어 있고 변압기 T1 과, 저항 R39 와 R40 의 중간점 사이에 삽입되어 있다. 전원 전압 Vdd는 저항 R33 과 R34 사이의 접속점에 공급된다. 저항 R33 과 변압기 T1 사이의 접속점은 직렬로 제공된 저항 R32 와 써미스터 Rt31 및 Rt32 를 경유하여 소정 전위점에 접속되어 있고, 저항 R39 와 R40 사이의 중간점은 저항 R35 를 경유하여 소정 전위점에 접속되어 있다.
FET Q12 의 소스는 저항 R36 을 경유하여 소정 전위점에 접속되어 있고, FET Q22 의 소스는 저항 R38 을 경유하여 소정 전위점에 접속되어 있으며, 상기 FET Q12 및 Q22 의 소스는 저항 R37 을 경유하여 함께 접속되어 있다. FET Q13 의 게이트 저항인 저항 R16 과, FET Q23 의 게이트 저항인 저항 R26 은 포인트 A 에서 함께 접속되어 있고, 직렬로 접속된 저항 R42 와 R43 은 포인트 A 와 변압기 T2 사이에 제공되어 있다. 병렬로 접속된 저항 R44 와 커패시터 C40 은 소정 전위점과, 저항 R42 와 R43 의 접속점 사이에 제공되어 있다. 전원 전압 Vdd는 저항 R42 와 변압기 T2 사이의 접속점에 공급되고, 커패시터 C36 이 상기 접속점과 소정 전위점 사이에 제공되어 있다.
이때, 써미스터 Rt11, Rt21 및 Rt31 은, 주변 온도에 따라 음의 온도 특성을 가지며 저항값이 변하는 감온 저항 소자들이고, 써미스터 Rt12, Rt13, Rt22, Rt23 및 Rt32 모두는, 주변 온도에 따라 양의 온도 특성을 가지며 저항값이 변하는 감온 저항 소자들이다.
본 발명의 바람직한 실시예들이 특정 용어들을 사용하여 기술되었지만, 상기 설명은 단지 예시적인 목적일 뿐이며, 변화예 및 변형예들이 다음의 청구범위들의 범주를 벗어나지 않고서 이루어질 수 있다는 것을 이해해야 한다.
전술한 바와 같이 구성된 반도체 회로에서는, 음의 온도 특성을 갖는 써미스터 Rt31 이 양의 온도 특성을 갖는 써미스터 Rt32 와 조합되어 있고, 이들 써미스터 Rt31 과 Rt32 는 FET Q11 및 Q12 의 게이트 전위를 제어하는 저항으로 제공되어, 이에 의하여 회로에 흐르는 전류가 미리 설정된 기준 온도에서 최소이고, 기준 온도 이상으로 온도가 상승하거나 그 이하로 하강함에 따라 회로에 흐르는 전류가 증가한다. 이때, "회로에 흐르는 전류"는 FET Q11 및 Q12 의 드레인 전류이다.
온도가 기준 온도 이상으로 상승하거나 그 이하로 하강하면 이에 따라 왜곡이 감소하고, 따라서 주변 온도가 변하는 경우에 왜곡이 보상된다.
상기 반도체 회로에서는, 음의 온도 특성을 갖는 써미스터 Rt11 및 Rt12 가 각각 FET Q11 및 Q21 의 게이트 저항으로 제공되어 있다. 증폭 회로 (12) 에서, 인덕터 L12 와 커패시터 C16 으로 구성된 공진 회로에 의해 생성되는 주변 온도에 관한 이득 특성의 이득 경사의 변동은, 커패시터 C13, 써미스터 Rt11 및 인덕터 L13 으로 구성된 회로에서 주변 온도에 관한 Q 인자의 변동에 의해 상쇄된다. 증폭 회로 (12) 에서 출력된 이득 경사의 경사 특성이 따라서 주변 온도의 변화에 관계없이 고정된다. 증폭 회로 (13) 에서 출력된 이득 경사의 경사 특성은 주변 온도 변화의 경우에 유사하게 고정된다.
이때, 인덕터 L22 및 커패시터 C26 과 함께, 이득 경사를 생성하는 공진회로를 구성하는 인덕터 L12 와 커패시터 C16 은 피드백 루프의 외부에 각각 제공되어 있다. 따라서 임피던스 변화는 출력측에서만 발생하여, 임피던스 보정이 용이하게 달성될 수 있다.
상술된 반도체 회로에서는, 저항값 10∼100 Ω 의 저항 R43 이 저항 R42 와, 저항 R16 및 저항 R26 사이의 접속점 사이에 제공되어 있고, 커패시터 C40 은 소정 전위점과, 저항 R42 및 R43 의 접속점 사이에 제공되어 있으며, 상기 소자들의 회로 상수들은 완료 조건들(termination conditions)에 따라 설정된다. 따라서 도면의 포인트 A 에서의 전위 변동의 경우에 저항 R43 에 의해 전위 변동이 흡수되어 정상파가 생성되지 않아, 정상파로부터 발생되는 짝수차수 왜곡[특히 CSO(composite second order: 복합 2차) 왜곡]에서의 열화를 방지할 수 있다.

Claims (12)

  1. 교류 신호를 증폭하고 증폭된 신호를 출력하는 증폭 회로와,
    반도체 회로를 구성하는 각 소자의 왜곡이 최소가 되는 온도를 기준온도로 하고, 그 기준온도로부터 주변 온도가 증가하거나 또는 감소함에 따라 증가하는 전류를 상기 증폭회로로 출력함으로써, 주변 온도의 변화에 의한 상기 증폭된 신호의 왜곡을 보상하는 보상 회로를 구비하는 것을 특징으로 하는 반도체 회로.
  2. 제 1 항에 있어서,
    상기 보상 회로는, 주변 온도에 따라 양의 온도 특성을 가지며 저항값이 변하는 제 1 감온 저항 소자와, 주변 온도에 따라 음의 온도 특성을 가지며 저항값이 변하는 제 2 감온 저항 소자를 구비하는 회로이며,
    상기 제 1 및 제 2 감온 저항 소자는 직렬로 접속되어 있는 것을 특징으로 하는 반도체 회로.
  3. 제 2 항에 있어서,
    상기 감온 저항 소자들 각각은 써미스터인 것을 특징으로 하는 반도체 회로.
  4. 제 2 항에 있어서,
    상기 증폭 회로의 입력측에 주변 온도에 따라 저항값이 변하는 제 3 감온 저항 소자를 더 구비하는 것을 특징으로 하는 반도체 회로.
  5. 제 4 항에 있어서,
    상기 제 3 감온 저항 소자는 주변 온도에 따라 음의 온도 특성을 가지며 저항값이 변하는 감온 저항 소자인 것을 특징으로 하는 반도체 회로.
  6. 제 5 항에 있어서,
    상기 제 3 감온 저항 소자는 써미스터인 것을 특징으로 하는 반도체 회로.
  7. 제 2 항에 있어서,
    상기 증폭 회로는 소스가 접지된 전계 효과 트랜지스터를 포함하며, 상기 보상 회로는 상기 전계 효과 트랜지스터의 게이트와 접지점 사이에 제공되고, 상기 회로 전류는 상기 전계 효과 트랜지스터의 드레인 전류인 것을 특징으로 하는 반도체 회로.
  8. 제 7 항에 있어서,
    상기 감온 저항 소자 각각은 써미스터인 것을 특징으로 하는 반도체 회로.
  9. 제 8 항에 있어서,
    주변 온도에 따라 음의 온도 특성을 가지며 저항값이 변화하고 상기 게이트와 상기 보상 회로 사이에 삽입되어 있는 제 3 감온 저항 소자를 더 구비하고,
    입력 신호가 상기 제 3 감온 저항 소자와 상기 보상 회로 사이의 접속점에 인가되는 것을 특징으로 하는 반도체 회로.
  10. 입력 단자를 경유하여 입력된 신호를 상이한 위상의 두 개의 신호로 나누는 분배기와,
    피드백 루프, 복수의 저항 소자, 및 다단으로 접속된 전계 효과 트랜지스터들을 각각 가지며, 상기 분배기에 의해 나뉘어진 상기 신호 각각을 증폭하는 제 1 및 제 2 증폭 회로와,
    상기 제 1 및 제 2 증폭 회로에 의해 증폭된 상기 두 개의 신호를 하나의 신호로 합성하여 결과를 출력하는 합성기, 및
    반도체 회로를 구성하는 각 소자의 왜곡이 최소가 되는 온도를 기준온도로 하고, 그 기준온도로부터 주변 온도가 증가하거나 또는 감소함에 따라 증가하는 전류를 상기 증폭회로로 출력함으로써, 상기 제 1 및 제 2 증폭 회로로부터 출력된 신호들에 발생한 주변 온도에 의해 야기된 왜곡을 보상하는 보상 회로를 구비하는 것을 특징으로 하는 반도체 회로.
  11. 제 10 항에 있어서,
    상기 보상 회로는 회로 전류가 소정 기준 온도에서 최소가 되도록 상기 회로 전류를 제어하는 것을 특징으로 하는 반도체 회로.
  12. 제 11 항에 있어서,
    상기 보상 회로는, 주변 온도에 따라 양의 온도 특성을 가지며 저항값이 변하는 제 1 감온 저항 소자와, 주변 온도에 따라 음의 온도 특성을 가지며 저항값이 변하는 제 2 감온 저항 소자를 구비하며,
    상기 제 1 및 제 2 감온 저항 소자는 직렬로 접속되어 있는 것을 특징으로 하는 반도체 회로.
KR1019980051009A 1997-11-27 1998-11-26 주변온도변화에의해발생된왜곡을보상하는반도체회로 KR100330954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32644497 1997-11-27
JP97-326444 1997-11-27

Publications (2)

Publication Number Publication Date
KR19990045611A KR19990045611A (ko) 1999-06-25
KR100330954B1 true KR100330954B1 (ko) 2002-06-20

Family

ID=18187882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051009A KR100330954B1 (ko) 1997-11-27 1998-11-26 주변온도변화에의해발생된왜곡을보상하는반도체회로

Country Status (5)

Country Link
US (2) US6437634B1 (ko)
EP (1) EP0920123B1 (ko)
KR (1) KR100330954B1 (ko)
CN (1) CN1093335C (ko)
DE (1) DE69836308T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60045575D1 (de) * 1999-10-01 2011-03-10 Nxp Bv Verstärker
JP3790704B2 (ja) * 2001-12-18 2006-06-28 三菱電機株式会社 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路
CN100407572C (zh) * 2004-08-02 2008-07-30 阎跃军 场效应管偏置电路
US7443225B2 (en) * 2006-06-30 2008-10-28 Alpha & Omega Semiconductor, Ltd. Thermally stable semiconductor power device
JP4425262B2 (ja) * 2006-12-07 2010-03-03 株式会社日立国際電気 フィードフォワード増幅器
CN101345512B (zh) * 2008-07-08 2010-09-29 无锡友达电子有限公司 利用集电极穿透电流监测功率管结温进行过温保护的方法
TW201003356A (en) * 2008-07-10 2010-01-16 Mobien Corp Resistor device and circuit using the same
US9667063B1 (en) * 2016-02-19 2017-05-30 Wilsun Xu Harmonic filter for multipulse converter systems
US10003322B2 (en) * 2016-10-06 2018-06-19 Psemi Corporation Temperature compensated digital step attenuator
CN108287587B (zh) * 2018-01-16 2021-01-26 成都京东方光电科技有限公司 温度补偿电路及显示装置
CN116526985B (zh) * 2023-03-13 2023-09-01 成都天成电科科技有限公司 一种温度补偿电路及射频功率放大器芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011518A (en) 1975-10-28 1977-03-08 The United States Of America As Represented By The Secretary Of The Navy Microwave GaAs FET amplifier circuit
US4207538A (en) 1978-08-29 1980-06-10 Rca Corporation Temperature compensation circuit
JPS5564405A (en) 1978-11-08 1980-05-15 Seiko Instr & Electronics Ltd Receiver circuit with temperature compensating function
DE3171674D1 (en) 1980-04-28 1985-09-12 Fujitsu Ltd Temperature compensating voltage generator circuit
JPS56153810A (en) 1980-04-28 1981-11-28 Fujitsu Ltd Electric circuit having temperature compensating function
JPS57157606A (en) 1981-03-24 1982-09-29 Nec Corp Fet amplifier
JPS6291008A (ja) 1985-10-17 1987-04-25 Nec Corp Ｆｅｔ増幅器
DE3612809A1 (de) * 1986-04-16 1987-10-22 Bosch Gmbh Robert Schaltungsanordnung zur erzeugung eines von der temperatur nichtlinear abhaengigen ausgangssignals
US4760285A (en) * 1987-03-30 1988-07-26 Honeywell Inc. Hall effect device with epitaxal layer resistive means for providing temperature independent sensitivity
US4853646A (en) 1988-07-19 1989-08-01 Fairchild Semiconductor Corporation Temperature compensated bipolar circuits
US4905056A (en) * 1988-09-30 1990-02-27 Berndt Dale F Superlattice precision voltage reference
FR2641127B1 (ko) * 1988-12-23 1993-12-24 Thomson Hybrides Microondes
JPH03283458A (ja) 1990-03-30 1991-12-13 Hitachi Ltd Ｉｃの温度補償回路
US5408697A (en) 1993-06-14 1995-04-18 Qualcomm Incorporated Temperature-compensated gain-controlled amplifier having a wide linear dynamic range
JPH0746082A (ja) * 1993-07-30 1995-02-14 Nippondenso Co Ltd フィルタ回路
CA2150502A1 (en) * 1994-08-05 1996-02-06 Michael F. Mattes Method and apparatus for measuring temperature
US5742205A (en) 1995-07-27 1998-04-21 Scientific-Atlanta, Inc. Field effect transistor cable television line amplifier
WO1997035390A1 (en) * 1996-03-20 1997-09-25 Philips Electronics N.V. Predistortion circuit for an analog signal in a video communication network

Also Published As

Publication number Publication date
CN1093335C (zh) 2002-10-23
US6278313B1 (en) 2001-08-21
DE69836308T2 (de) 2007-06-06
KR19990045611A (ko) 1999-06-25
US6437634B1 (en) 2002-08-20
DE69836308D1 (de) 2006-12-14
EP0920123A3 (en) 2001-10-17
EP0920123A2 (en) 1999-06-02
EP0920123B1 (en) 2006-11-02
CN1219024A (zh) 1999-06-09

Similar Documents

Publication Publication Date Title
KR100330954B1 (ko) 주변온도변화에의해발생된왜곡을보상하는반도체회로
KR100350756B1 (ko) 안정된이득경사를갖는반도체회로
KR100286918B1 (ko) 푸시-풀 광대역 반도체 증폭기
EP0942524A2 (en) Radio frequency amplifiers
US20040027202A1 (en) Distributed level-shifting network for cascading broadband amplifiers
AU763660B2 (en) Non-linear distortion generator for both second and third order distortion
KR100339295B1 (ko) 이득특성보상회로
JP3150112B2 (ja) 半導体回路
JP3150111B2 (ja) 半導体回路
JP2570878B2 (ja) 高周波電力増幅器
JPH11220336A (ja) 半導体回路
US4677391A (en) Series biasing scheme for field effect transistors
US5631608A (en) Driver for N-channel VFET output stage of power amplifier
JPH11220339A (ja) 半導体回路
KR100315470B1 (ko) 하이브리드증폭기에서온도변화에의한입출력임피던스보상회로
JP2855998B2 (ja) 絶縁ゲート型電界効果トランジスタの直線性補償回路
JPH1032442A (ja) 温度補償機能付き可変減衰器
JPH07170137A (ja) 低雑音増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060313

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee