KR100309688B1 - 수신기 - Google Patents

수신기 Download PDF

Info

Publication number
KR100309688B1
KR100309688B1 KR1019970013549A KR19970013549A KR100309688B1 KR 100309688 B1 KR100309688 B1 KR 100309688B1 KR 1019970013549 A KR1019970013549 A KR 1019970013549A KR 19970013549 A KR19970013549 A KR 19970013549A KR 100309688 B1 KR100309688 B1 KR 100309688B1
Authority
KR
South Korea
Prior art keywords
signal
delay
demodulation
filter
delay detection
Prior art date
Application number
KR1019970013549A
Other languages
English (en)
Other versions
KR970072728A (ko
Inventor
사다키 후다기
미쓰루 우에스기
히로시 스즈키
히토시 요시노
Original Assignee
가와다 다카시
마쓰시타 쓰신 고교 가부시키가이샤
다치카와 게이지
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와다 다카시, 마쓰시타 쓰신 고교 가부시키가이샤, 다치카와 게이지, 가부시키가이샤 엔.티.티.도코모 filed Critical 가와다 다카시
Publication of KR970072728A publication Critical patent/KR970072728A/ko
Application granted granted Critical
Publication of KR100309688B1 publication Critical patent/KR100309688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

수신기의 일부를 형성하는 등화기 블록은 기저대 수신 신호의 전송 경로 특성을 보상하여 예측 신호를 발생시키고, 상기 예측 신호를 복조시킴으로써 발생된 복조 신호를 차분 논리 변환시켜 차분 논리 변환 복조 신호를 발생시킨다. 지연 검파 복조기 블록은 등화기 블록으로부터 예측 신호를 지연 검파한 후, 지연 검파된 예측 신호를 복조하여 지연 검파 복조 신호를 발생시킨다. 선택기 블록은 등화기 블록으로부터의 차분 논리 변환 복조 신호를 선택하거나, 또는 지연 검파 복조기 블록으로부터의 지연 검파 복조 신호를 선택한다.

Description

수신기
본 발명은 일반적으로 수신기에 관한 것으로서, 특히 이동 통신 전화 시스템, 이동 데이터 통신 시스템 등에 사용되는 수신기에 관한 것이다.
통상적으로 상기에 기술된 형태의 수신기로서, 예컨대 JP-A-3-179852호에 기재되어 있는 바와 같이, 상시 지연 검파(only-differential-detection)방식을 이용하는 수신기가 공지되었다. 도 1에 도시되어 있는 바와 같이, 상시 지연 검파 수신기는 통상적으로 피드포워드(feedforward) 필터[FF필터(102)], 필터 계수 갱신 회로(103), 판정 회로(104), 지연 검파 변환기(105) 및 양/음 판정 회로(106)를 포함한다. 피드포워드 필터(102)는 종속 접속된 다수의 지연 소자, 다수의 지연 소자의 출력에 제각기 배치된 다수의 승산기 및, 다수의 승산기의 출력 신호를 가산하는 가산기를 포함한다.
앞서 설명된 수신기에서, 입력 단자(101)로부터 입력된 입력 신호는 피드포워드 필터(102)의 다수의 지연 소자에 의해 순차적으로 지연된다. 각 지연 소자의 출력은 피드포워드 필터(102)의 관련 승산기에 의해 필터 계수 갱신 회로(103)로부터 각 승산기에 인가된 필터 계수와 승산된다. 그런 다음, 각 승산기의 출력 신호는 피드포워드 필터(102)의 가산기에 의해 서로 가산되어, 최종 합이 복조 판정을 행하는 판정 회로(104)로 입력된다. 필터 계수 갱신 회로(103)는 이런 복조 판정의 결과에 따라 필터 계수를 갱신하여 필터 계수를 최적화시킨다. 피드포워드 필터(102)의 가산기의 출력 신호는 지연 검파 변환기(105)에서 지연 검파된 후, 지연 검파된 출력 신호가 양의 부호를 가지는 지 또는 음의 부호를 가지는 지가 양/음 판정 회로(106)에 의해 판정된다. 양/음 판정 회로(106)의 판정 결과는 지연 검파 복조 출력 신호로서 출력 단자(107)로부터 출력된다.
상기에서 기술한 바와 같이, 종래의 수신기는 지연 검파가 행해진 후에 부호를 판정하기 때문에, 수신기는 주파수 오프셋의 영향으로 인해 비트 에러율(BER)을 저감시킬 수 있다. 그러나, 종래의 수신기는 지연 검파 변환기(105)에 의해 구현되는 상시 지연 검파 방식을 이용하므로, 주파수 오프셋의 영향 또는 페이딩(fading)이 없는 환경에서, 동기 검파 방식에 비해 특성이 저하될 수 있다.
제1도는 종래의 수신기의 구성을 예시한 개략적인 블록도.
제2도는 본 발명의 제1 실시예에 따른 수신기의 구성을 예시한 블록도.
제3도는 제1도에 도시된 피드포워드(feedforward) 필터의 구성을 예시한 블록도.
제4도는 제1도에 도시된 피드백 필터의 구성을 예시한 블록도.
제5도는 제1도에 도시된 수신기의 정(static)특성을 나타내는 그래프.
제6도는 제1도에 도시된 수신기의 동(dynamic)특성을 나타내는 그래프.
제7도는 본 발명의 제2 실시예에 따른 수신기의 선택 회로의 구성을 예시한 블록도.
제8도는 본 발명의 제3 실시예에 따른 수신기의 구성을 예시한 블록도.
제9도는 본 발명의 제4 실시예에 따른 수신기의 구성을 예시한 블록도.
제10도는 본 발명의 제5 실시예에 따른 수신기의 구성을 예시한 블록도.
제11도는 제10도에 도시된 필터 계수 변화 측정 회로의 구성을 예시한 블록도.
제12도는 본 발명의 제6 실시예에 따른 수신기를 예시한 블록도.
본 발명의 목적은 상시 지연 검파 방식을 사용한 수신기의 특성 저하를 보상하여 수신 특성을 향상시킬 수 있는 수신기를 제공하는 것이다.
본 발명에 따른 수신기는, 기저대(baseband) 수신 신호의 전송 경로 특성을 보상하여 예측(prediction) 신호를 발생시켜, 이런 예측 신호를 복조함으로써 발생된 복조 신호를 차분 논리 변환하여 차분 논리 변환 복조 신호를 발생시키는 등화 수단, 상기 등화 수단으로부터의 상기 예측 신호를 지연 검파한 후, 지연 검파 예측 신호를 복조하여 지연 검파 복조 신호를 발생시키는 지연 검파 복조 수단과, 상기 등화 수단으로부터의 상기 차분 논리 변환 복조 신호 또는 상기 지연 검파 복조 수단으로부터의 상기 지연 검파 복조 신호를 선택하는 선택 수단을 구비한다.
[제1 실시예]
도 2를 참조하여 보면, 본 발명의 제1 실시예에 따른 수신기는 입력 단자(1), DFE(Decision Feedback Equalizer) 등화기(2), 지연 검파기(9), 양/음 판정 회로(11), 선택 회로(12), 선택 회로 정보 입력 단자(14) 및 출력 단자(15)를 포함한다. 상기 구성에서, 입력 신호의 전송 경로 특성을 보상하는 DFE 등화기(2)는 피드포워드 필터(FF 필터)(3), 피드백 필터(FB 필터)(4), 가산기(5), 판정 회로(6), 필터 계수 갱신 회로(7) 및 차분 논리 변환기(8)를 포함한다. 지연 검파기(9)는 DFE 등화기(2)의 가산기(5)로부터 출력된 예측 신호(10)의 지연 검파를 행한다. 양/음 판정 회로(11)는 지연 검파기(9)의 출력 신호를 복조한다. 선택 회로(12)는, 선택 회로 정보 입력 단자(14)를 통해 외부에서 입력된 선택 회로 정보 신호에 따라, DFE 등화기(2)의 차분 논리 변환기(8)로부터 출력된 차분 논리 변환 복조 출력 신호(13a)와, 양/음 판정 회로(11)로부터 출력된 지연 검파 복조 신호(13b)중에서 비트 에러율이 작은 것을 선택한다.
도 3을 참조하여 보면, DFE 등화기(2)의 피드포워드 필터(3)는 입력 단자(16), 3개의 종속 접속된 지연 소자(171~173), 4개의 승산기(181~184), 4개의 승산기(181~184)의 출력 신호를 가산하는 가산기, 4개의 필터 계수 입력 단자(20a~20d) 및, 가산기(19)의 출력 신호를 외부로 출력하는 출력 단자(21)를 포함한다. 3개의 지연소자(171~173)는 입력 단자(16)로부터의 입력 신호를 순차적으로 지연시킨다. 승산기(181)는, 입력 단자(16)를 통해 외부로부터 입력된 입력 신호와, 필터 계수 입력 단자(20d)를 통해 필터 계수 갱신 회로(9)에서 입력된 필터 계수를 승산한다. 승산기(182)는, 지연 소자(171)의 출력 신호와, 필터 계수 입력 단자(20c)를 통해 필터 계수 갱신 회로(9)에서 입력된 필터 계수를 승산한다. 승산기(183)는, 지연 소자(172)의 출력 신호와, 필터 계수 입력 단자(20b)를 통해 필터 계수 갱신 회로(9)에서 입력된 필터 계수를 승산한다. 승산기(184)는, 지연 소자(173)의 출력 신호와, 필터 계수 입력 단자(20a)를 통해 필터 계수 갱신 회로(9)에서 입력된 필터 계수를 승산한다.
도 4를 참조하여 보면, DFE 등화기(2)의 피드백 필터(4)는 입력 단자(22), 필터 계수 입력 단자(25), 입력 단자(22)로부터의 입력 신호를 지연시키는 지연 소자(23), 지연 소자(23)의 출력 신호 및 필터 계수 입력 단자(25)를 통해 필터 계수 갱신 회로(9)에서 입력된 필터 계수를 승산하는 승산기(24)와, 승산기(24)의 출력 신호를 외부로 출력시키는 출력 단자(26)를 포함한다.
상기와 같이 구성된 제1 실시예에 따른 수신기의 동작에 대해 아래에 설명된다. 안테나에 의해 수신된 차분 PSK(Phase Shift Keying)변조된 신호는 수신기의 입력 단자(1)에 입력되는 기저대 신호를 발생시키기 위하여 주파수 변환된다. 기저대 신호는 DFE 등화기(2)의 피드포워드 필터(3)에 입력되어, 지연 소자(171~173)에 의해 순차적으로 지연된다. 기저대 신호와. 각 지연 소자(171~173)로부터의 출력 신호는 승산기(181~184)에 의해 각각 필터 계수 입력 단자(20a~20d)를 통해 필터 계수 갱신 회로(7)에서 승산기(181~184)에 입력된 필터 계수와 승산된다. 승산기(181~184)의 출력 신호는 가산기(19)에 의해 가산된다. 가산기(19)의 출력 신호는 피드포워드 필터(3)의 출력 단자(21)를 통하여 DFE 등화기(2)의 가산기(5)로 입력된다.
DFE 등화기(2)의 피드백 필터(4)에는 판정 회로(6)의 출력 신호가 인가된다. 판정 회로(6)의 출력 신호는 피드백 필터(4)의 입력 단자(22)를 통하여 지연 소자(23)에 입력되어, 소정의 지연 시간만큼 지연된다. 지연 소자(23)의 출력 신호는 승산기(24)에 의해 필터 계수 입력 단자(25)를 통하여 필터 계수 갱신 회로(7)에서 승산기(24)로 입력된 필터 계수와 승산된다. 승산기(24)의 출력 신호는 피드백 필터(4)의 출력 단자(26)를 통하여 DFE 등화기(2)의 가산기(5)로 입력되어, 가산기(5)에 의해 피드포워드 필터(3)의 출력 신호에 가산된다.
DFE 등화기(2)의 가산기(5)의 출력 신호[예측 신호(10)]는 판정 회로(6), 필터 계수 갱신 회로(7) 및 지연 검파기(9)로 입력된다. 예측 신호(10)는 판정 회로(6)에서 복조되어, 이진(1 또는 0)등화기 복조 신호를 발생시킨다. 필터 계수 갱신 회로(7)는, 예측 신호(10) 및 판정 회로(6)로부터의 등화기 복조 신호를 토대로 피드포워드 필터(3) 및 피드백 필터(4)에 인가된 필터 계수를 갱신하여 최적화시킨다. 차분 논리 변환기(8)는 판정 회로(6)로부터의 등화기 복조 신호를 차분 논리 변환시켜, 차분 논리 변환 복조 신호(13a)를 발생시킨다.
지연 검파기(9)는 예측 신호(10)를 지연 검파한다. 양/음 판정 회로(11)는 양/음 판정으로 지연 검파기(9)의 출력 신호를 복조하여, 이진(1 또는 0) 지연 검파 복조 신호(13b)를 발생시킨다. 선택 회로(12)는, 선택 회로 정보 입력 단자(14)를 통해 외부에서 입력되는 선택 회로 정보에 따라, 차분 논리 변환 복조 신호(13a)와 지연 검파 복조 신호(13b)중에서 비트 에러율이 작은 것을 선택한다. 선택된 신호는 출력 단자(15)에서 외부로 출력되는 선택 출력 신호로서 발생된다.
그 다음에는, 선택 회로(12)에 입력된 선택 회로 정보가 도 5와 도 6을 참조로 아래에서 설명된다. 도 5와 도 6의 그래프에서, 횡축은 반송파 대 잡음비(CNR)를 나타내고, 종축은 비트 에러율(BER)을 나타낸다.
정(static)특성(즉, 주파수 오프셋의 영향 또는 페이딩이 없는 환경)하에서, 곡선B로 표시된 차분 논리 변환 복조 신호(13a)는 곡선A로 표시된 지연 검파 복조 신호(13b)보다 더 좋은 수신 특성을 나타낸다. 따라서, 설명된 바와 같은 정특성하의 제1 실시예에 따른 수신기에서, 차분 논리 변환 복조 신호(13a)를 선택 회로(12)가 선택하게 하는 선택 회로 정보는 선택 회로 정보 입력 단자(14)를 통해 선택 회로(12)에 입력된다. 결과적으로, 선택 회로(12)는 출력 신호로서 차분 논리 변환 복조 신호(13a)를 선택한다. 이 방식에서, 제1 실시예에 따른 수신기는 그런 정특성 하에서도 출력 신호로서 지연 검파 복조 신호(13)를 선택하는 종래의 수신기에 비해 수신 특성을 개선할 수 있어서, 정특성 하에서의 상시 지연 검파 방식에서 특성이 저하되는 것을 방지할 수 있다.
한편, 동(dynamic)특성(즉, 주파수 오프셋의 영향과 페이딩이 존재하는 환경)하에서, 곡선(B)으로 표시된 차분 논리 변환 복조 신호(13a)는, 도 6에 도시되어 있는 바와 같이, 곡선(A)으로 표시된 지연 검파 복조 신호(13b)보다 나쁜 수신 특성을 나타낸다. 따라서, 설명된 바와 같은 동 특성하의 제1 실시예에 따른 수신기에서, 선택 회로(12)가 지연 검파 복조 신호(13b)를 선택하게 하는 선택 회로 정보는 선택 회로 정보 입력 단자(14)를 통해 선택 회로(12)에 입력된다. 결과적으로, 선택 회로(12)는 출력 신호로서 지연 검파 복조 신호(13b)를 선택한다. 이 방식에서, 제1 실시예에 따른 수신기는 상기에서 언급된 바와 같이 동 특성하에서 종래의 수신기의 수신 특성과 동등한 수신 특성을 제공할 수 있어서, 주파수 오프셋의 영향과 페이딩이 존재하는 환경에서도 양호한 수신 특성이 유지될 수 있다.
상기 설명에서, 피드포워드 필터(3)가 3개의 지연 소자(171~173)와 4개의 승산기(181~184)로 구성되었지만, 피드포워드 필터(3)가 다른 구성을 가지는 경우에도 비슷한 효과가 발생될 수 있다. 이외에도, 피드백 필터(4)가 하나의 지연 소자(23)와 하나의 승산기(24)로 구성되었지만, 피드백 필터(4)가 다른 구성을 가지는 경우에도 비슷한 효과가 발생될 수 있다. 게다가, 제1 실시예의 수신기가 하나의 입력 단자(1)를 가지는 단일 분기 수신(single branch reception)을 위해 구성되었지만, 수신기는 다수의 입력 단자를 가지는 다수의 분기 수신을 위해 구성될 수 있다.
[제2 실시예]
도 7을 참조하여 보면, 본 발명의 제2 실시예에 따른 수신기는 제1 실시예에 따른 수신기와는 상이한데, 제2 실시예의 수신기는, 도 2에 도시된 선택 회로(12) 대신에, 차분 논리 변환 복조 신호(13a) 또는 지연 검파 복조 신호(13b)를 선택하기 위한 스위치(28)와, 스위치(28)의 전환 동작을 제어하기 위한 조작 버튼(29)을 포함하는 선택 회로(27)를 가진다는 것이 다르다.
제2 실시예에 따른 수신기에서, 예컨대 수신기가 내장된 휴대용 전화기의 대화자는 조작 버튼(29)을 조작하여 스위치(28)를 동작시켜, 차분 논리 변환 복조 신호(13a) 또는 지연 검파 복조 신호(13b)를 선택한다. 그러므로, 제2 실시예의 수신기는 간단한 하드웨어 구성으로 차분 논리 변환 복조 신호(13a)와 지연 검파 복조 신호(13b)를 전환할 수 있다.
[제3 실시예]
도 8을 참조하여 보면, 본 발명의 제3 실시예에 따른 수신기는 입력 단자(31), 증폭기(32), 서브-동기 검파 회로(33), DFE 등화기(34), 지연 검파 복조기(36), 선택 회로(38) 및 출력 단자(40)를 포함한다. 이 구성에서, 입력 단자(31)에는 외부로부터 중간 주파수 대역의 수신 신호가 인가된다. 증폭기(32)는 입력 단자(31)를 통해 입력된 수신 신호를 증폭한다. 또한, 증폭기(32)는 또한 증폭기(32)의 이득을 나타내는 증폭기 이득 신호(39)를 출력한다. 서브-동기 검파 회로(33)는 증폭기(32)로부터 중간 주파수 대역의 수신 신호를 주파수-변환하여, 기저대 수신 신호를 발생시킨다. 서브-동기 검파 회로(33)에서 입력되는 기저대 수신 신호에 포함된 부호간 간섭을 보상하는 DFE 등화기(34)는 도 2에 도시된 DFE 등화기(2)와 비슷한 구성을 가진다. DFE 등화기(34)는 예측 신호(35)와 차분 논리 변환 복조 신호(37a)를 출력한다. 지연 검파 복조기(36)는 DFE 등화기(34)로부터 예측 신호(35)를 지연 검파하여, 지연 검파된 예측 신호를 복조한다. 지연 검파 복조기(36)는 지연 검파 복조 신호(37b)를 출력한다.
선택 회로(38)는, 증폭기(32)에서 입력된 증폭기 이득 신호(39)에 따라, DFE 등화기(34)로부터의 차분 논리 변환 복조 신호(37a) 또는 지연 검파 복조기(36)로 부터의 지연 검파 복조 신호(37b)를 선택한다. 선택 회로(38)는, 증폭기 이득 신호(39)가 인가되는 지연 소자(41), 증폭기 이득 신호(39)로부터 지연 소자(41)의 출력 신호를 감산하는 가산기(42), 수신 레벨 요동(fluctuation) 신호(44)를 발생시키기 위하여 가산기(42)의 출력 신호의 절대값을 계산하는 절대값 계산 회로(43) 및, 수신 레벨 요동 신호(44)에 따라 차분 논리 변환 복조 신호(37a) 또는 지연 검파 복조 신호(37b)를 선택하는 판정/선택 회로(45)를 포함한다. 선택 회로(38)의 출력 신호는 출력 단자(40)를 통해 외부로 전달된다.
상기 기술된 바와 같이 구성된 제3 실시예에 따른 수신기에서, 입력 단자(31)에 입력되는 중간 주파수 대역의 수신 신호는 증폭기(32)에 의해 진폭이 조정되어, 증폭기(32)의 출력 레벨이 일정하게 된다. 이 시점에서 증폭기(32)의 이득을 나타내는 증폭기 이득 신호(39)는 선택 회로(38)로 입력된다. 증폭기(32)의 출력 신호는 서브-동기 검출 회로(33)에 의해 주파수-변환되어, 기저대 수신 신호로 변환된다. DFE 등화기(34)는 기저대 수신 신호에 포함된 부호간 간섭을 보상한다. DFE 등화기(34)로부터 출력된 예측 신호(35)는 지연 검파된 다음, 지연 검파 복조기(36)에 의해 복조되어, 지연 검파 복조 신호(37b)로 변환된다.
선택 회로(38)에서, 증폭기 이득 신호(39)는 지연 소자(41)에 의해 소정의 시간만큼 지연되고, 지연 소자(41)의 출력 신호는 가산기(42)에 의해 증폭기 이득 신호(39)로부터 감산된다. 이런 프로세싱으로, 소정의 시간 동안 수신 레벨의 요동을 나타내는 신호가 가산기(42)로부터 발생된다. 가산기(42)의 출력 신호는 가산기(42)의 출력 신호의 절대값을 계산하는 절대값 계산 회로(43)에 입력되어, 가산기(42)의 출력 신호는 수신-레벨 요동 신호(44)로 변환된다. 판정/선택 회로(45)는, 수신 레벨 요동 신호(44)가 소정의 레벨 이상의 레벨 요동을 나타낼 때 지연 검파 복조 신호(37b)를 선택하고, 수신 레벨 요동 신호(44)가 소정의 레벨보다 낮은 레벨 요동을 나타낼 때 차분 논리 변환 복조 신호(37a)를 선택한다.
상기에서 기술된 바와 같이 구성된 제3 실시예에 따른 수신기가 수신 신호의 수신 레벨의 요동을 감시하면서 지연 검파 복조 신호(37b) 또는 차분 논리 변환 복조 신호(37a)를 자동으로 선택할 수 있기 때문에, 수신 성능이 개선될 수 있다.
[제4 실시예]
도 9를 참조하여 보면, 본 발명의 제4 실시예에 따른 수신기는 상기 제3 실시예에 따른 수신기와는 상이한데, 선택 회로(38A)의 절대값 계산 회로(43A)가 증폭기 이득 신호(39)의 절대값을 계산하여 평균 수신 레벨 신호(44A)를 발생시키고, 선택 회로(38A)의 판정/선택 회로(45A)가 평균 수신 레벨 신호(44A)에 따라 지연 검파 복조 신호(37b) 또는 차분 논리 변환 복조 신호(37a)를 선택한다는 점이 상이하다.
보다 상세히 설명하면, 상기 제3 실시예에 따른 수신기의 선택 회로(38)는 지연 소자(41) 또는 가산기(42)에 의해 검출된 수신 신호의 수신 레벨 요동에 따라 지연 검파 복조 신호(37b)를 선택하거나 차분 논리 변환 복조 신호(37a)를 선택하는 수신 레벨 요동 방식에 따라 동작한다. 다른 한편, 제4 실시예에 따른 수신기의 선택 회로(38A)는 평균 수신 레벨 측정 방식에 따라 동작하는데, 증폭기 이득 신호(39)로 표시되는 증폭기(32)의 이득의 절대값이 계산되고, 지연 검파 복조 신호(37b)와 차분 논리 변환 복조 신호(37a)중 하나가 이득의 계산된 절대값에 따라 선택된다.
제4 실시예에 따른 수신기가 유사한 방식으로 수신 신호의 평균 수신 레벨을 감시하면서 지연 검파 복조 신호(37b) 또는 차분 논리 변환 복조 신호(37b)를 자동적으로 선택할 수 있기 때문에, 수신 성능이 개선될 수 있다.
[제5 실시예]
도 10을 참조하여 보면, 본 발명의 제5 실시예에 따른 수신기는 입력 단자(51), DFE 등화기(52), 지연 검파 복조기(54), 필터 계수 변화 측정 회로(57), 선택 회로(59) 및 출력 단자(60)를 포함한다. 이 구성에서, 입력 단자(51)에는 차분 PSK 복조 기저대 수신 신호가 인가된다. 입력 단자(51)를 통해 외부에서 입력된 기저대 수신 신호에 포함된 부호간 간섭을 보상하는 DFE 등화기(52)는, 피드포워드 필터(3)와 피드백 필터(4)로 출력된 각 필터 계수를 나타내는 필터 계수 신호(56)가 필터 계수 갱신 회로(7)에서 외부로 출력된다는 점을 제외하고는 도 2에 도시된 DFE 등화기(2)와 비슷한 구성을 가진다. DFE 등화기(52)는 또한 예측 신호(53)와 차분 논리 변환 복조 신호(55a)를 출력한다. 지연 검파 복조기(54)는 DFE 등화기(52)로부터 예측 신호(53)를 지연 검파한 다음, 지연 검파된 예측 신호를 복조한다. 지연 검파 복조기(54)는 지연 검파 복조 신호(55b)를 출력한다.
필터 계수 변화 측정 회로(57)는 DFE 등화기(52)로부터의 필터 계수 신호(56)를 사용하여 각 필터 계수의 변화량을 측정한다. 필터 계수 변화 측정 회로(57)는, 도 11에 도시되어 있는 바와 같이, 필터 계수 신호(56)로 표시되는 필터 계수가 각각 인가되는 필터 계수 입력 단자(611~615), 필터 계수 입력 단자(611~615)를 통해 입력된 각 필터 계수의 파워(power)를 계산하여, 각 계산된 파워의 최대값(최대 파워)을 검출하는 최대값 검출 회로(62), 최대값 검출 회로(62)에 의해 검출된 최대 파워를 지연 검파하는 지연 검파 회로(63) 및, 지연 검파 회로(63)에 의해 지연 검파된 최대 파워의 아크-탄젠트(arc-tangent)를 계산하여, 최대 파워를 가지는 각 필터 계수의 각도를 구하는 각도 계산 회로(64)를 포함한다. 각도 계산 회로(64)의 출력 신호는 필터 계수 변화량 신호(58)로서 출력 단자(65)에서 외부로 출력된다.
선택 회로(59)는, 필터 계수 변화 측정 회로(57)에서 선택 회로로 입력된 필터 계수 변화량 신호(58)에 따라 DFE 등화기(52)로부터의 차분 논리 변환 복조 신호(55a)를 선택하거나, 지연 검파 복조기(54)로부터의 지연 검파 복조 신호(55b)를 선택한다. 특히, 선택 회로(59)는, 필터 계수 변화량 신호(58)로 표시되는 각도가 소정의 값 이상일 때에 지연 검파 복조 신호(55b)를 선택하고, 필터 계수 변화량 신호(58)로 표시되는 각도가 소정의 값보다 작을 때에 차분 논리 변환 복조 신호(55a)를 선택한다. 선택 회로(59)의 출력 신호는 출력 단자(60)를 통해 외부로 출력된다.
상기 기술된 바와 같이 구성된 제5 실시예에 따른 수신기는 DFE 등화기(52)가 가지는 필터의 필터 계수의 변화량을 감시하면서 지연 검파 복조 신호(55b) 또는 차분 논리 변환 복조 신호(55a)를 자동적으로 선택할 수 있기 때문에, 주파수 오프셋이 존재하는 경우라도 수신 성능이 개선될 수 있다.
[제6 실시예]
도 12를 참조하여 보면, 본 발명의 제6 실시예에 따른 수신기는 도 8에 도시된 제3 실시예에 따른 수신기와는 상이한데, 선택 회로(78)가 DFE 등화기(74)로부터 필터 계수 신호(80)를 수신하기 위해 연결된 필터 계수 변화 측정 회로(86)와, 필터 계수 변화 측정 회로(86)로부터 필터 계수 변화량 신호(87)를 수신할 뿐만 아니라 절대값 계산 회로(84)로부터 평균 수신-레벨 신호(85)를 수신하기 위해 연결된 가중 회로(88)를 포함하고, 판정/선택 회로(90)가 가중 회로(88)로부터의 가중 신호(89)에 따라 지연 검파 복조 신호(77b) 또는 차분 논리 변환 복조 신호(77a)를 선택한다는 것이 상이하다.
제6 실시예의 수신기에서, 외부에서 입력 단자(71)로 입력된 중간 주파수 대역의 수신 신호는 증폭기(72)에 의해 증폭된 다음, 서브-동기 검파 회로(73)에 의해 주파수-변환되어 기저대 신호로 변환된다. 이런 기저대 신호에 포함된 부호간 간섭은 DFE 등화기(74)에 의해 보상된다. DFE 등화기(74)로부터 출력된 예측 신호(75)는 지연 검파 복조기(76)에 의해 지연 검파된 다음 복조되어 지연 검파 복조 신호(77b)로 변환된다. DFE 등화기(74)로부터 출력된 차분 논리 변환 복조 신호(77a)와, 지연 검파 복조기(76)로부터 출력된 지연 검파 복조 신호(77b)는 둘다 선택 회로(78)의 판정/선택 회로(90)로 입력된다.
증폭기(72)로부터 출력된, 증폭기(72)의 이득을 나타내는 증폭기 이득 신호(79)가 선택 회로(78)의 지연 소자(82)와 가산기(83)에 입력됨으로써, 가산기(83)는 증폭기 이득 신호(79)로 표시되는 현재 이득에서 지연 소자(82)에 의해 지연된 증폭기 이득 신호(79)로 나타내는 이득을 감산한다. 가산기(83)의 출력 신호는 선택 회로(78)의 절대값 계산 회로(84)로 입력되어, 감산 결과의 절대값을 계산함으로써, 수신 레벨의 요동을 나타내는 수신 레벨 요동 신호(85)를 발생시킨다. DFE 등화기(74)로부터 출력된 필터 계수 신호(80)는 필터 계수의 변화량을 측정하여, 측정된 필터 계수의 변화량을 나타내는 필터 계수 변화량 신호(87)를 발생시키는 필터 계수 변화량 측정 회로(86)에 입력된다.
필터 계수 변화 측정 회로(86)에서 출력된 필터 계수 변화량 신호(87)와, 절대값 계산 회로(84)로부터 출력된 수신-레벨 요동 신호(85)는 양자 모두 필터 계수 변화량 신호(87)와 수신-레벨 요동 신호(85)에 소정의 가중치를 부가하는 가중 회로(88)에 입력된다. 가중 후, 큰 값을 가지는 신호가 선택된다. 특히, 1 : 1의 가중이 필터 계수 변화량 신호(87)와 수신 레벨 요동 신호(85)에 부가된다면, 필터 계수 변화량 신호(87) 또는 수신 레벨 요동 신호(85)중의 어느 하나가 큰 값을 가질 때나, 또는 필터 계수 변화량 신호(87)와 수신 레벨 요동 신호(87) 둘다가 큰 값을 가질 때, 가중 회로(88)로부터 출력된 가중 신호(89)는 큰 값을 가진다.
선택 회로(78)의 판정/선택 회로(90)는, 가중 신호(89)로 표시되는 값이 소정의 임계값보다 클 때 선택 출력 신호로서 지연 검파 복조 신호(77b)를 선택하고, 가중 신호(89)로 표시되는 값이 소정의 임계값보다 작을 때 선택 출력 신호로서 차분 논리 변환 복조 신호(77a)를 선택한다. 선택된 선택 출력 신호는 출력 단자(81)에서 외부로 출력된다.
상기 기술된 바와 같이 구성된 제6 실시예에 따른 수신기는 DFE 등화기(74)가 지닌 필터의 필터 계수의 변화량과, 수신 신호의 수신 레벨의 요동을 감시하면서 지연 검파 복조 신호(77b) 또는 차분 논리 변환 복조 신호(77a)를 자동적으로 선택할 수 있기 때문에, 수신 성능이 개선될 수 있다.

Claims (14)

  1. 기저대 수신 신호의 전송 경로 특성을 보상하여 예측 신호(10, 35, 53, 75)를 발생시켜, 상기 예측 신호를 복조함으로써 발생된 복조 신호를 차분 논리 변환하여 차분 논리 변환 복조 신호(13a, 37a, 55a, 77a)를 발생시키는 등화 수단(2, 34, 52, 74), 상기 등화 수단으로부터의 상기 예측 신호를 지연 검파한 후, 지연 검파 예측 신호를 복조하여 지연 검파 복조 신호(13b, 37b, 55b, 77b)를 발생시키는 지연 검파 복조 수단(9, 36, 54, 76)과, 상기 등화 수단으로부터의 상기 차분 논리 변환 복조 신호 또는 상기 지연 검파 복조 수단으로부터의 상기 지연 검파 복조 신호를 선택하는 선택 수단(12, 27, 38, 38A, 59, 78)을 구비하는 것을 특징으로 하는 수신기.
  2. 제1항에 있어서, 상기 등화 수단은, 상기 기저대 수신 신호를 수신하기 위해 연결된 피드포워드 필터(3), 상기 예측 신호를 발생시키는 가산기(5), 상기 예측 신호를 복조하여 상기 복조 신호를 발생시키는 판정 수단(6), 상기 복조 신호를 수신하기 위해 연결된 피드백 필터(4), 상기 예측 신호와 상기 복조 신호를 토대로 상기 피드포워드 필터와 상기 피드백 필터의 필터 계수를 갱신하는 필터 계수 갱신 수단(7) 및, 상기 복조 신호를 차분 논리 변환시켜, 상기 차분 논리 변환 복조 신호를 발생시키는 차분 논리 변환기(8)를 포함하는 데, 상기 가산기는 상기 피드포워드 필터의 출력 신호와 상기 피드백 필터의 출력 신호를 가산하여 상기 예측 신호를 발생시키는 것을 특징으로 하는 수신기.
  3. 제1항에 있어서, 상기 선택 수단(27)은, 상기 차분 논리 변환 복조 신호(13a)와 상기 지연 검파 복조 신호(13b)를 전환시키는 스위치(28) 및, 상기 스위치의 전환 동작을 제어하는 조작 버튼(29)을 포함하는 것을 특징으로 하는 수신기.
  4. 제3항에 있어서, 상기 수신기는 휴대용 전화기에 내장되는 것을 특징으로 하는 수신기.
  5. 제2항에 있어서, 상기 선택수단(27)은, 상기 차분 논리 변환 복조 신호(13a)와 상기 지연 검파 복조 신호(13b)를 전환시키는 스위치(28) 및, 상기 스위치의 전환 동작을 제어하는 조작 버튼(29)을 포함하는 것을 특징으로 하는 수신기.
  6. 제5항에 있어서, 상기 수신기는 휴대용 전화기에 내장되는 것을 특징으로 하는 수신기.
  7. 제1항에 있어서, 상기 등화 수단(34, 74)의 입력측에 설치되어, 중간 주파수 대역의 수신 신호를 증폭하는 증폭 수단(32, 72) 및, 상기 증폭 수단과 상기 등화 수단 사이에 설치되어, 상기 증폭된 수신 신호를 주파수-변환시켜 상기 기저대 수신 신호를 발생시키는 서브-동기 검파 수단(33, 73)을 더 포함하는 데, 상기 선택 수단(38, 78)은 상기 증폭 수단의 이득을 토대로 구해진 상기 수신 신호의 수신 레벨의 요동에 따라 상기 차분 논리 변환 복조 신호 또는 상기 지연 검파 복조 신호중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
  8. 제7항에 있어서, 상기 선택 수단(33, 78)은, 상기 증폭 수단의 이득으로 나타내고, 상기 증폭 수단에서 입력되는 이득 신호(39, 79)를 소정의 시간만큼 지연시키는 지연 수단(41, 82) 및, 상기 이득 신호와 상기 지연 수단의 출력 신호를 사용하여 상기 수신 신호의 수신 레벨의 요동을 구하는 계산 수단(42, 83)을 포함하는 것을 특징으로 하는 수신기.
  9. 제1항에 있어서, 상기 등화 수단(34)의 입력측에 설치되어, 중간 주파수 대역의 수신 신호를 증폭하는 증폭 수단(32) 및, 상기 증폭 수단과 상기 등화 수단 사이에 설치되어, 상기 증폭된 수신 신호를 주파수-변환시켜 상기 기저대 수신 신호를 발생시키는 서브-동기 검파 수단(33)을 더 포함하는 데, 상기 선택 수단(38)은 상기 증폭 수단의 이득을 토대로 계산된 상기 수신 신호의 평균 수신 레벨에 따라 상기 차분 논리 변환 복조 신호(37a) 또는 상기 지연 검파 복조 신호(37b)중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
  10. 제9항에 있어서, 상기 선택 수단(38)은, 상기 증폭 수단(32)의 이득의 절대값을 계산하여 상기 수신 신호의 평균 수신 레벨을 구하는 절대값 계산 수단(43)을 포함하는 것을 특징으로 하는 수신기.
  11. 제2항에 있어서, 상기 선택 수단(59)은, 상기 피드포워드 필터(3)와 상기 피드백 필터(4)의 필터 계수의 변화량에 따라 상기 차분 논리 변환 복조 신호(55a) 또는 상기 지연 검파 복조 신호(55b)중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
  12. 제11항에 있어서, 상기 선택 수단(59)은, 상기 피드포워드 필터(3)와 상기 피드백 필터(4)의 필터 계수의 파워를 계산하여, 상기 계산된 파워의 최대값을 검출하는 최대값 검출 수단(62), 상기 최대값 검출 수단에 의해 검출된 파워의 상기 최대값을 지연 검파하는 지연 검파 수단(63) 및, 상기 지연 검파 수단에 의해 지연 검파된 상기 파워의 상기 최대값의 아크-탄젠트를 계산하여 상기 파워의 상기 최대값을 가지는 상기 필터 계수의 각도를 구하는 각도 계산 수단(64)을 포함하는 데, 상기 선택 수단은 상기 각도 계산 수단에 의해 계산된 상기 각도에 따라 상기 차분 논리 변환 복조 신호(55a) 또는 상기 지연 검파 복조 신호(55b)중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
  13. 제2항에 있어서, 상기 등화 수단(74)의 입력측에 설치되어, 중간 주파수 대역의 수신 신호를 증폭하는 증폭 수단(72) 및, 상기 증폭 수단과 상기 등화 수단 사이에 설치되어, 상기 증폭된 수신 신호를 주파수-변환시켜 상기 기저대 수신 신호를 발생시키는 서브-동기 검파 수단(73)을 더 포함하는 데, 상기 선택 수단(78)은 상기 피드포워드 필터(3) 및 상기 피드백 필터(4)의 필터 계수의 변화량과, 상기 증폭 수단(72)의 이득을 토대로 구해진 상기 수신 신호의 수신 레벨의 요동에 따라 상기 차분 논리 변환 복조 신호(77a) 또는 상기 지연 검파 복조 신호(77b)중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
  14. 제13항에 있어서, 상기 선택 수단(78)은, 상기 증폭 수단의 이득으로 나타내고, 상기 증폭 수단에서 입력되는 이득 신호(79)를 소정의 시간만큼 지연시키는 지연 수단(82), 상기 이득 신호와 상기 지연 수단의 출력 신호를 사용하여 상기 수신 신호의 수신 레벨의 요동을 구하는 계산 수단(83), 상기 피드포워드 필터(3)와 상기 피드백 필터(4)의 필터 계수의 파워를 계산하여, 상기 계산된 파워의 최대값을 검출하는 최대값 검출 수단(62), 상기 최대값 검출 수단에 의해 검출된 파워의 상기 최대값을 지연 검파하는 지연 검파 수단(63), 상기 지연 검파 수단에 의해 지연 검파된 상기 파워의 상기 최대값의 아크-탄젠트를 계산하여 상기 파워의 상기 최대값을 가지는 상기 필터 계수의 각도를 계산하는 각도 계산 수단(64) 및, 상기 계산 수단에 의해 구해진 상기 수신 신호의 수신 레벨의 요동과, 상기 각도 계산 수단에 의해 계산된 상기 각도를 가중시킨 후, 상기 수신 신호의 수신 레벨의 가중된 요동과 상기 가중된 각도중에서 큰 값을 가지는 것을 선택하는 가중 수단(88)을 포함하는 데, 상기 선택 수단은 상기 가중 수단에 의해 선택된 상기 수신 신호의 수신 레벨의 가중된 요동 또는 상기 가중된 각도에 따라 상기 차분 논리 변환 복조 신호(77a) 또는 상기 지연 검파 복조 신호(77b)중의 어느 하나를 선택하는 것을 특징으로 하는 수신기.
KR1019970013549A 1996-04-18 1997-04-12 수신기 KR100309688B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-96600 1996-04-18
JP8096600A JPH09284353A (ja) 1996-04-18 1996-04-18 受信機

Publications (2)

Publication Number Publication Date
KR970072728A KR970072728A (ko) 1997-11-07
KR100309688B1 true KR100309688B1 (ko) 2001-12-15

Family

ID=14169378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013549A KR100309688B1 (ko) 1996-04-18 1997-04-12 수신기

Country Status (6)

Country Link
US (1) US6032029A (ko)
EP (1) EP0802657B1 (ko)
JP (1) JPH09284353A (ko)
KR (1) KR100309688B1 (ko)
CN (1) CN1084566C (ko)
DE (1) DE69714126T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442818B1 (ko) * 1998-10-14 2004-09-18 삼성전자주식회사 순차적 갱신 적응형 등화기 및 그 방법
US6580930B1 (en) 1999-04-15 2003-06-17 Ericsson, Inc. Signal detector selector and method for selecting a detector
US6449302B2 (en) 2000-04-19 2002-09-10 Powerwave Technologies, Inc. System and method for peak power reduction in spread spectrum communications systems
CA2413282C (en) * 2000-06-20 2004-05-25 Powerwave Technologies, Inc. System and method for peak power reduction in multiple carrier communications systems
US7170952B2 (en) 2001-07-02 2007-01-30 Powerwave Technologies, Inc. System and method for post filtering peak power reduction in communications systems
US7095798B2 (en) 2001-08-02 2006-08-22 Powerwave Technologies, Inc. System and method for post filtering peak power reduction in multi-carrier communications systems
US7450539B1 (en) 2003-02-11 2008-11-11 Analog Devices, Inc. Power regulation for a multi-carrier communication system
US7574175B2 (en) * 2004-11-01 2009-08-11 Broadcom Corporation Method and system for selective equalization enablement based on modulation type
US7835466B1 (en) * 2007-02-16 2010-11-16 Link—A—Media Devices Corporation Baseline wander compensation for perpendicular recording
CN101667412B (zh) * 2008-09-02 2011-12-14 宏正自动科技股份有限公司 信号补偿装置、信号补偿方法及多计算机切换系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662068A (ja) * 1992-08-07 1994-03-04 Kokusai Electric Co Ltd 復調方式選択ダイバーシチ回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141059A (ja) * 1982-02-15 1983-08-22 Nec Corp 多値デイジタル無線通信方式
SE460086B (sv) * 1987-11-27 1989-09-04 Ericsson Telefon Ab L M Anordning foer korrigering av frekvensen i en koherent mottagare
US5159282A (en) * 1989-12-06 1992-10-27 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
JPH03179852A (ja) * 1989-12-07 1991-08-05 Toshiba Corp 復調装置
JPH03182144A (ja) * 1989-12-12 1991-08-08 Japan Radio Co Ltd 復調装置
US5297165A (en) * 1990-07-06 1994-03-22 Nippon Telegraph And Telephone Corporation Equalizer for radio receive signal
JP2611557B2 (ja) * 1991-02-19 1997-05-21 日本電気株式会社 判定帰還形自動等化器
JP2623375B2 (ja) * 1991-03-07 1997-06-25 松下電器産業株式会社 データ受信装置
JP2797153B2 (ja) * 1991-05-10 1998-09-17 松下電器産業株式会社 データ受信装置
JP3168610B2 (ja) * 1991-06-27 2001-05-21 日本電気株式会社 受信機
JP2621716B2 (ja) * 1991-11-20 1997-06-18 松下電器産業株式会社 データ復号装置
SG54201A1 (en) * 1992-09-18 1998-11-16 Oki Electric Ind Co Ltd Adaptive equalizing receiver and maximum likelihood sequence estimating receiver
JPH06188788A (ja) * 1992-12-15 1994-07-08 Canon Inc 適応形自動等化器
JPH07240707A (ja) * 1994-02-25 1995-09-12 Sony Corp 等化器
US5539774A (en) * 1994-06-15 1996-07-23 International Business Machines Corporation Dual decision equalization method and device
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
JP2697648B2 (ja) * 1994-12-26 1998-01-14 日本電気株式会社 判定帰還形等化器
JP3287971B2 (ja) * 1995-01-31 2002-06-04 松下電器産業株式会社 データ受信装置
JP3325735B2 (ja) * 1995-01-31 2002-09-17 松下電器産業株式会社 データ受信装置
JP3270289B2 (ja) * 1995-03-15 2002-04-02 日本電気株式会社 判定帰還形等化器
US5546430A (en) * 1995-05-01 1996-08-13 Universite du Quebeca Hull Detector for demodulating a received signal and producing an information data signal with reduced intersymbol interference
JPH09219663A (ja) * 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd データ受信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662068A (ja) * 1992-08-07 1994-03-04 Kokusai Electric Co Ltd 復調方式選択ダイバーシチ回路

Also Published As

Publication number Publication date
US6032029A (en) 2000-02-29
DE69714126T2 (de) 2003-02-06
CN1084566C (zh) 2002-05-08
KR970072728A (ko) 1997-11-07
JPH09284353A (ja) 1997-10-31
EP0802657A3 (en) 2000-11-22
CN1169073A (zh) 1997-12-31
DE69714126D1 (de) 2002-08-29
EP0802657A2 (en) 1997-10-22
EP0802657B1 (en) 2002-07-24

Similar Documents

Publication Publication Date Title
US6226507B1 (en) Apparatus and method for selecting between a plurality of antennas utilized by a microcellular communications terminal for reception of a signal
CA2149364C (en) Diversity reception device
EP0700184B1 (en) Diversity receiver
JP3118548B2 (ja) ディジタル通信受信機用同期検波装置および同期方法
US7373129B2 (en) Radio communication terminal
US8259785B2 (en) Adaptive equalizer with function of stopping adaptive equalization processing and receiver
JPH10209890A (ja) 適応アンテナ受信機
US5335251A (en) Diversity receiver
EP1233549A2 (en) Communications System
KR100309688B1 (ko) 수신기
US7295157B2 (en) Array antenna receiver device
EP1222743A1 (en) Receiver, transceiver, radio unit and method for telecommunication
EP0674398B1 (en) Delay spread sensor and detection switching circuit using it
JP2000188568A (ja) 受信装置
US4870658A (en) Amplitude equalizer
JP2001326549A (ja) 自動利得制御回路及び受信機
JP2000031874A (ja) 適応アレーダイバーシティ受信機
JPH1168647A (ja) ダイバーシチ受信機
KR0159207B1 (ko) 공간 다이버시티 수신기
JP2021150684A (ja) 無線受信装置
WO1995018486A1 (en) A wireless digital synchronized diversity receiver
JPH0490614A (ja) 等化器
JPH06132860A (ja) ダイバーシチ受信機
JPH08223098A (ja) ダイバシティ合成等化装置
JP2002300098A (ja) 合成ダイバーシチ受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000424

Effective date: 20010530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee