JPH03179852A

JPH03179852A - 復調装置

Info

Publication number: JPH03179852A
Application number: JP31867289A
Authority: JP
Inventors: Mutsumi Serizawa; 睦芹澤; Koji Ogura; 浩嗣小倉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-12-07
Filing date: 1989-12-07
Publication date: 1991-08-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的〕（産業上の利用分野）本発明は、ディジタル移動通信機器等に用いられる復調
装置に関する。

（従来の技術）一般に、自動車電話等の移動通信機器の伝送方式には、
ＦＭ変調を用いたアナログ方式が用いられている。とこ
ろが近年、周波数の今以上の有効利用、ＦＡＸ、データ
等のマルチメディアへの対応や通信の秘匿性等の要望が
強く、ディジタル化への移行が検討されている。

ところで、移動無線通信路には、マルチパス・フェージ
ングが存在するため、種々の対策を行う必要がある。特
に、高速ディジタル伝送を行う場合、こうしたマルチパ
ス・フェージングから受ける影響は極めて大きく、対策
なしには実用レベルの誤り率で伝送することは不可能で
ある。このため、高速ディジタル伝送を行う移動通信機
器には、マルチパス・フェージングを等化する等化器が
使用される。

一方、このような移動通信機器には、複数の異なった周
波数チャネルを選択的に用いるため、シンセサイザが用
いられる。

ところが、移動通信機器に用いられるシンセサイザは小
型であるため、周波数精度がそれ程良くない。このため
、上記等化器には周波数オフセットを伴った信号が人力
し、この周波数オフセットの影響により等化器の出力の
誤り率は大きく劣化する。

第７図はこの劣化度を実際に調べたものである。

尚、等化器のタップ係数更新アルゴリズムには現存する
最高速アルゴリズムであるカルマンアルゴリズムを用い
ている。

同図に示すように、カルマンアルゴリズムは最高速アル
ゴリズムであり周波数オフセットに対しても最も強いア
ルゴリズムであるにもかかわらず、周波数オフセットが
伝送速度の０．３％を超えると音声通信に必要とされる
誤り率１０−２という性能を満たさなくなり大きな劣化
が生ずる。特に、周波数オフセットが伝送速度の０．５
％以上になると、正常な伝送はほとんど不可能である。

このため、周波数精度が極めて高いシンセサイザを用い
ることが考ええられるが、移動通信機器に用いられる現
在の小型シンセサイザでは、それ程の周波数精度を得る
ことは不可能である。

（発明が解決しようとする課題）このように従来のディジタル対応の移動通信機器には等
化器が必要とされるが、シンセサイザに起因する周波数
オフセットの影響により等化器出力の誤り率が大きく劣
化するという問題があった。

そこで、本発明は、周波数オフセットの影響によって生
じる誤り率を低減することができる復調装置を提供する
ことを目的としている。

［発明の構成コ（課題を解決するための手段）本発明の復調装置は、入力信号を順次遅延させこれら遅
延された各入力信号に伝送路周波数特性を補償するよう
に制御されたタップ係数を乗積し、少なくともこれらの
総和を求める等化器と、この等化器による総和出力を遅
延検波する遅延検波手段と、この遅延検波手段による遅
延検波出力を符号判定する判定手段とを具備するもので
ある。

また、請求項２記載の発明は、上記復調装置において、
判定手段による７１号判定結果を差動符号化する差動符
号化手段と、この差動符号化手段による差動符号化出力
と上記等化器による総和出力との差分を抽出する差分抽
出手段と、この差分抽出手段による差分出力に基づき上
記タップ係数を更新するタップ係数更新手段とを具備す
るものである。

（作　用）本発明では、等化器の出力を遅延検波手段により遅延検
波を行った後、判定手段により符号の判定が行っている
ので、周波数オフセットの影響によって生じる誤り率を
低減することができる。

（実施例）以下、本発明の実施例の詳細を図面に基づき説明する。

第１図に本発明の一実施例に係るトランスバーサル型の
適応自動等化器を備えた復調装置の構成を示す図である
。

同図において、１はこの等化器を示している。

この等化器１では、ＱＰＳＫＳＧＭＳＫＳＤＱＰＳＫ、
　　πシフトＱ　Ｐ　Ｓ　Ｋ、　　π／４シフトＤＱＰ
ＳＫ等の多相位相変調により変調された信号をベースバ
ンドに変換し直交２信号とした入力信号がシフトレジス
タ２に順次入力される。シフトレジスタ２を構成する各
遅延器３の出力はそれぞれ各タップ係数と乗算器４によ
り乗算される。これら乗算器４の出力は、アキュムレー
タ５により加算され、判定器６により符号の判定が行わ
れる。判定器６の出力は、減算器７により判定前のアキ
ュムレータ５の出力と減算され、この減算結果は誤差信
号ｅ　（ｔ）としてタップ係数制御回路８に送られる。

タップ係数制御回路８は、カルマン（ＲＬＳ）アルゴリ
ズム等により前記各タップ係数を更新する。

また、アキュムレータ５の出力は、遅延検波回路９に送
られる。遅延検波回路９は、この出力を一シンボル分遅
延させるーシンボル遅延回路１０及び共役部分のみに　
−１”を乗算する共役複素数算出回路１１を経た出力と
アキュムレータ５の出力とを複素乗算器１２により乗算
することで、遅延検波を行う。

そして、遅延検波回路９の出力は判定回路１３により符
号のｉ１定が行われ、この判定結果がこの復調装置の出
力として後段に送られる。

このように本実施例によれば、等比容１の出力を遅延検
波回路９により遅延検波を行った後、判定回路１３によ
り符号の判定が行っているので、周波数オフセットの影
響によって生じる誤り率を低減することができる。

このことを更に具体的に説明する。

従来の等比容の出力を複素平面上で現したものを第２図
及び第３図に示す。第２図は伝送速度の０．２％の周波
数オフセットを示し、第３図は伝送速度の０．４％の周
波数オフセットを示している。

これらの図に示すように、複素平面上でみた等比容の出
力は、周波数オフセットの量に応じて本来あるべき位置
（×点）より回転方向にずれている。

ところが、従来の等比容では、第２図及び第３図に示す
実線をしきい値として判定を行っていたため、雑音に対
する余裕がなくなり、誤りを多発し性能の劣化が避けら
れなかった。特に、ＦＩＲ等化器に比べはるかに良好な
特性を示す判定帰還型の等比容の場合、わずかな誤りの
発生が「誤り伝搬」といった現象によりより多くの誤り
を連鎖反応的に発生させるため、この雑音に対する余裕
のなさが極めて大きな性能の劣化を引き起こす。

これに対し、本実施例の復調装置では、遅延検波回路９
により等比容１の出力の相対的な動きをもっていかなる
データが送出されたかを検出する遅延検波を行っている
ので、定常的な回転方向のずれは全く劣化を生じさせな
い。このため、雑音に対する余裕が生じ、誤りの発生は
低減し、誤り伝搬による性能の劣化も生じない。

要するに、従来の復調装置が周波数オフセットに弱かっ
たのは、複素平面上でみた等比容の出力をいきなり判定
するために周波数オフセットによる位相方向の回転を許
容できなかったからである。

これに対し、本発明の復調装置では、上記位相方向の回
転を許容できるように、等比容の出力を一旦遅延検波し
た後判定しているので、周波数オフセットに対する性能
の劣化を極めて効果的に改善できる。

次に、本発明の第２の実施例を説明する。

第４図はこの実施例に係る判定帰還型の等比容を備えた
復調装置の構成を示す図である。

同図に示す復調装置では、等比容１４において、判定器
６の出力がシフトレジスタ１５、タップ係数との乗算器
１６、アキュムレータ１７を介し、判定器６の入力端に
加算器１８によりフィードバック人力される。そして、
加算器１８の出力が遅延検波回路９に送られる。

次に、本発明の第３の実施例を第５図に基づき説明する
。

同図に示す復調装置では、アキュムレータ５の出力が遅
延検波回路９を介し、誤差信号の生成用と出力信号の生
成用とを兼ねた判定器１つに送られる。判定器１９の出
力は、この復調装置の出力として後段に送られるととも
に、判定器１９の出力を再度差動符号化する差動符号化
回路２０を経て、減算器７によりアキュムレータ５の出
力と減算され、この減算結果は誤差信号ｅ　（ｔ）とし
てタップ係数制御回路８に送られる。

次に、本発明の第４の実施例を第６図に話づき説明する
。

同図に示す復調装置は、第５図に示した方式を第４図に
示した判定帰還型の等比容を備えた復調装置に適用した
ものである。即ち、差動符号化回路２０の出力は、減算
器７ばかりでなく、シフトレジスタ１５、乗算器１６、
アキュムレータ１７を介し、遅延検波回路９の入力側に
加算器１８によりフィードバック人力される。

尚、上述した実施例で示した遅延検波回路９における信
号遅延手段としては信号を−シンボル分遅延させる一シ
ンボル遅延回路１０を用いていたが、この遅延長は適用
する変調方式に応じて適応的に設定するものである。例
えば、変調方式がＧＭＳＫやＭＳＫの場合、遅延長を２
シンボルとした方が好ましい。

また、本発明をＤＱＰＳＫ変調方式に適用した場合、ｔ
、１１定器１３．１９では遅延検波回路９の出力をπハ
シフトしてからＩ、Ｑチャネル双方の各チャネルのしき
い値を判定し判定結果として出力する必要がある。また
、差動符号化していないＱＰ　Ｓ　Ｋ変調方式の場合は
、その出力を和分演算した後、出力する必要がある。一
方、πハシフトＤＱＰＳＫ変調方式の場合は、遅延検波
回路９の出力を判定器１３．１９によりそのまましきい
値を判定し、その結果を出力することができる。

更に、タップ係数更新アルゴリズムとしては、上述した
実施例に示したカルマンアルゴリズムばかりでなく、フ
ァーストカルマンアルゴリズム、ラティスアルゴリズム
、スクエアルートカルマンアルゴリズム、リバイズドス
クエアルートカルマンアルゴリズム等の高速等化アルゴ
リズムを用いることができる。そして、このような高速
アルゴリズムを用いることで、相乗的に周波数オフセッ
トに対する耐容性が高まる。

［発明の効果］以上説明したように本発明によれば、等化器の出力を近
延険波を行った後、符号の判定が行っているので、周波
数オフセットの影響によって生じる誤り率を低減するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る復調装置の溝底を示す
図、第２図及び第３図は本発明の詳細な説明するための
図、第４図乃至第６図は本発明の他の実施例を示す図、
第７図は周波数オフセットと誤り率との関係を示す図で
ある。１・・・等化器、２・・・シフトレジスタ、４・・・乗
算器、５・・・アキュムレータ、６・・・判定器、７・
・・減算器、８・・・タップ係数制御回路、９・・・遅
延検波回路、１０・・・−シンボル遅延回路、共役複素
数算出回路、１２・・・複索乗算器、１３・・・判定回
路。第７図

Claims

【特許請求の範囲】

（１）入力信号を順次遅延させこれら遅延された各入力
信号に伝送路周波数特性を補償するように制御されたタ
ップ係数を乗積し、少なくともこれらの総和を求める等
化器と、この等化器による総和出力を遅延検波する遅延検波手段
と、この遅延検波手段による遅延検波出力を符号判定する判
定手段とを具備することを特徴とする復調装置。
（２）請求項１記載の復調装置において、前記判定手段による符号判定結果を差動符号化する差動
符号化手段と、この差動符号化手段による差動符号化出力と前記等化器
による総和出力との差分を抽出する差分抽出手段と、この差分抽出手段による差分出力に基づき前記タップ係
数を更新するタップ係数更新手段とを具備することを特
徴とする復調装置。