KR100294413B1 - 부하구동회로 - Google Patents

부하구동회로 Download PDF

Info

Publication number
KR100294413B1
KR100294413B1 KR1019980012595A KR19980012595A KR100294413B1 KR 100294413 B1 KR100294413 B1 KR 100294413B1 KR 1019980012595 A KR1019980012595 A KR 1019980012595A KR 19980012595 A KR19980012595 A KR 19980012595A KR 100294413 B1 KR100294413 B1 KR 100294413B1
Authority
KR
South Korea
Prior art keywords
node
power supply
potential
supply potential
output
Prior art date
Application number
KR1019980012595A
Other languages
English (en)
Other versions
KR19990013350A (ko
Inventor
게이스케 가와키타
아키라 오미치
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990013350A publication Critical patent/KR19990013350A/ko
Application granted granted Critical
Publication of KR100294413B1 publication Critical patent/KR100294413B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따르면, 낮은 전원 전위보다 높고, 높은 전원 전위보다 낮은 출력 동적 범위를 갖는 차동 증폭 회로를 얻을 수 있다.
차동 증폭 회로(10)는 반전 입력 노드와 비반전 입력 노드에 나타나는 차 전압을 증폭하는 차동 증폭 회로부(100)와, 이 차동 증폭 회로부(100)의 출력 노드로부터 출력된 신호에 기초한 신호를 출력 노드에 출력하는 출력 버퍼 회로(200)를 갖는다. 차동 증폭 회로부(100)는 제 1 고전원 전위 노드(1)와 제 1 저전원 전위 노드(2) 사이에 접속되고, 제 1 고전원 전위 노드(1) 및 제 1 저전원 전위 노드(2)에 인가되는 전원 전위에 의해 구동된다. 출력 버퍼 회로(200)는 제 2 고전원 전위 노드(3)와 제 2 저전원 전위 노드(4) 사이에 접속되고, 제 2 고전원 전위 노드(3) 및 제 2 저전원 전위 노드(4)에 인가되는 전원 전위에 의해 구동된다.

Description

부하 구동 회로{DIFFERENTIAL AMPLIFIER CIRCUIT AND LOAD DRIVING CIRCUIT INCORPORATING THE DIFFERENTIAL AMPLIFIER CIRCUIT}
본 발명은 비반전 입력 노드와 반전 입력 노드에 나타나는 차(差) 전압을 증폭하여 출력하는 차동 증폭 회로부와, 이 차동 증폭 회로부의 출력에 기초한 신호를 출력하는 출력 버퍼 회로를 구비한 차동 증폭 회로 및 이 차동 증폭 회로를 구비한 부하 구동 회로에 관한 것이다.
도 9는 종래의 차동 증폭 회로를 나타내는 것으로, 도 9에 있어서 참조부호 (1)은 포지티브 전원 전위가 인가되는 고전원 전위 노드, 참조부호 (2)는 접지 전위로 되는 저전원 전위 노드, 참조부호 (5)는 제 1 입력 신호가 입력되는 반전 입력 단자, 참조부호 (6)은 제 2 입력 신호가 입력되는 비반전 입력 단자, 참조부호 (7)은 출력 단자, 참조부호 (10)은 상기 고전원 전위 노드(1)와 상기 저전원 전위노드(2) 사이에 접속되어, 상기 고전원 전위 노드(1) 및 상기 저전원 전위 노드(2)에 인가되는 전원 전위에 의해 구동되고, 상기 반전 입력 단자(5)에 입력되는 제 1 입력 신호와 상기 비반전 입력 단자(6)에 입력되는 제 2 입력 신호와의 차(差) 전압을 증폭하여 상기 출력 단자(7)로 출력하는 차동 증폭 회로이다.
그런데, 이와 같이 구성된 차동 증폭 회로에 있어서는, 그 출력 동적 범위(dynamic range)는 고전원 전위 노드(1) 및 저전원 전위 노드(2)에 인가되는 전원 전위에 의존한다.
일반적으로, 이러한 종류의 차동 증폭 회로가 내장된 반도체 집적 회로 장치에 이용되는 전원 전위는 5V 또는 12V이다. 예를 들어, 5V의 전위를 고전원 전위 노드에 인가한 경우, 차동 증폭 회로(10)의 출력 동적 범위는 약 0V∼약 5V(정확하게는, 차동 증폭 회로(10)의 출력단의 트랜지스터의 영향을 받아 그 범위는 좁아짐)이다. 또한, 12V의 전위를 고전원 전위 노드에 인가한 경우에는, 차동 증폭 회로(10)의 출력 동적 범위는 약 0V∼약 12V(정확하게는, 차동 증폭 회로(10)의 출력단의 트랜지스터의 영향을 받아 그 범위가 좁아짐)이다.
그런데, 상기한 바와 같이 구성된 차동 증폭 회로에 있어서, 5V의 전위를 고전원 전위 노드에 인가한 경우에는 출력 동적 범위에 있어서의 상한(上限) 전위가 5V에 충분히 가까운 값을 얻을 수 없었다.
또한, 출력 동적 범위로서 5V 이상 필요하되 12V까지는 필요없는 경우에도, 고전원 전위 노드(1)에 12V의 전원 전위를 인가하도록 설정하고 있었다. 이러한 경우, 차동 증폭 회로에 있어서의 회로 전체의 소비 전력이 필요 이상으로 커지게 된다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 그 목적은, 예를 들면 2개의 서로 다른 포지티브 전원 전위가 인가되는 반도체 집적 회로 장치에 있어서, 낮은 전원 전위보다 높고, 높은 전원 전위보다 낮은 출력 동적 범위를 갖는 차동 증폭 회로를 얻는 것이다.
본 발명의 제 2 목적은, 예를 들면 2개의 서로 다른 포지티브 전원 전위가 인가되는 반도체 집적 회로 장치에 있어서, 소비 전력이 적고, 소망하는 전원 전위를 공급할 수 있는, 차동 증폭 회로를 구비한 부하 구동 회로를 얻는 것이다.
도 1은 본 발명의 실시예 1을 도시한 도면,
도 2는 본 발명의 실시예 1을 나타내는 회로도,
도 3은 본 발명의 실시예 2를 나타내는 회로도,
도 4는 본 발명의 실시예 2에 있어서의 주요부의 전압 파형의 일례를 도시한 도면,
도 5는 본 발명의 실시예 3을 도시한 도면,
도 6은 본 발명의 실시예 3에 있어서의 제 1 부하 구동 회로(21)에 있어서의 차동 증폭 회로(10)의 등가도,
도 7은 본 발명의 실시예 3에 있어서의 제 2 부하 구동 회로(22)에 있어서의 차동 증폭 회로(10)의 등가도,
도 8은 본 발명의 실시예 3에 있어서의 제 3 부하 구동 회로(23)에 있어서의 차동 증폭 회로(10)의 등가도,
도 9는 종래의 차동 증폭 회로를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 제 1 고전원 전위 노드 2 : 제 1 저전원 전위 노드
3, 3a : 제 2 고전원 전위 노드 4, 4a : 제 2 저전원 전위 노드
3b : 제 3 고전원 전위 노드 4b : 제 3 저전원 전위 노드
5 : 제 1 입력 단자 6 : 제 2 입력 단자
7, 7a, 7b : 출력 단자 10 : 차동 증폭 회로
100 : 차동 증폭 회로부 200 : 출력 버퍼 회로
제 1 발명에 대한 차동 증폭 회로는, 포지티브의 제 1 전원 전위가 인가되는 제 1 고전원 전위 노드와 접지 전위로 되는 제 1 저전원 전위 노드 사이에 접속되고, 제 1 고전원 전위 노드 및 제 1 저전원 전위 노드에 인가되는 전원 전위에 의해 구동되며, 비반전 입력 노드와 반전 입력 노드에 나타나는 차(差) 전압을 증폭하여 출력하는 차동 증폭 회로부와, 제 1 전원 전위가 인가되는 제 2 고전원 전위 노드와 제 1 전원 전위보다 낮은 제 2 전원 전위가 인가되는 제 2 저전원 전위 노드 사이에 접속되고, 제 2 고전원 전위 노드 및 제 2 저전원 전위 노드에 인가되는 전원 전위에 의해 구동되며, 차동 증폭 회로부의 출력 노드로부터 출력된 신호에근거한 신호를 출력 노드에 출력하는 출력 버퍼 회로를 마련한 것이다.
제 2 발명에 대한 부하 구동 회로는, 제 1 전원 전위가 인가되는 제 1 고전원 전위 노드와 제 1 전원 전위보다 낮은 제 2 전원 전위가 인가되는 제 1 저전원 전위 노드 사이에 접속되어, 반전 입력 노드가 제 1 입력 단자에 접속되고, 비반전 입력 노드가 제 2 입력 단자에 접속되는 차동 증폭 회로부와, 제 1 전원 전위와 다른 제 3 전원 전위가 인가되는 제 2 고전원 전위 노드와 제 3 전원 전위보다 낮은 제 4 전원 전위가 인가되는 제 2 저전원 전위 노드 사이에 접속되어, 입력 노드가 차동 증폭 회로부의 출력 노드에 접속되고, 출력 노드가 제 1 출력 단자에 접속되는 출력 버퍼 회로를 갖는 제 1 차동 증폭 회로와, 제 1 고전원 전위 노드와 제 1 저전원 전위 노드 사이에 접속되어, 반전 입력 노드가 제 2 입력 단자에 접속되고, 비반전 입력 노드가 제 1 입력 단자에 접속되는 차동 증폭 회로부와, 제 1 전원 전위와 다른 제 5 전원 전위가 인가되는 제 3 고전원 전위 노드와 제 5 전원 전위보다 낮은 제 6 전원 전위가 인가되는 제 3 저전원 전위 노드 사이에 접속되어, 입력 노드가 차동 증폭 회로부의 출력 노드에 접속되고, 출력 노드가 제 2 출력 단자에 접속되는 출력 버퍼 회로를 갖는 제 2 차동 증폭 회로를 마련한 것이다.
(실시예 1)
도 1 및 도 2는 본 발명의 실시예 1을 나타낸다. 도 1에 있어서 참조부호 (1)은 제 1 전원 전위 Vbs가 인가되는 제 1 고전원 전위 노드이며, 상기 제 1 전원 전위 Vbs는 본 실시예 1에서는 2개의 서로 다른 포지티브 전원 전위의 높은 전원전위, 예를 들면 12V의 전원 전위이다. 참조부호 (2)는 상기 제 1 전원 전위보다 낮은 제 2 전원 전위가 인가되는 제 1 저전원 전위 노드이며, 상기 제 2 전원 전위는 본 실시예 1에서는 접지 전위(GND)이다. 참조부호 (3)은 상기 제 1 고전원 전위 노드(1)와는 별개로 마련되고, 제 3 전원 전위 Vm이 인가되는 제 2 고전원 전위 노드이며, 상기 제 3 전원 전위 Vm은, 본 실시예 1에서는 2개의 서로 다른 포지티브 전원 전위의 높은 전원 전위, 예를 들면 12V의 전원 전위 또는 낮은 전원 전위, 예를 들면 5V이다. 참조부호 (4)는 상기 제 3 전원 전위 Vm보다 낮은 제 4 전원 전위 Vmg가 인가되는 제 2 저전원 전위 노드이며, 상기 제 4 전원 전위 Vmg는, 본 실시예 1에서는 2개의 서로 다른 포지티브 전원 전위의 낮은 전원 전위, 예컨대 5V의 전원 전위 또는 접지 전위이다.
참조부호 (5)는 제 1 입력 신호가 입력되는 제 1 입력 단자이며, 상기 제 1 입력 신호는, 본 실시예 1에서는 기준 전위(비교 전위)이다. 참조부호 (6)은 제 2 입력 신호가 입력되는 제 2 입력 단자, 참조부호 (7)은 부하가 접속되는 출력 단자이다.
참조부호 (10)은, 도 2에 도시한 바와 같이 반전 입력 노드(-)와 비반전 입력 노드(+)에 나타나는 차(差) 전압을 증폭하는 차동 증폭 회로부(100)와, 이 차동 증폭 회로부(100)의 출력 노드로부터 출력된 신호에 근거한 신호를 출력 노드에 출력하는 출력 버퍼 회로(200)를 구비한 차동 증폭 회로이다.
상기 차동 증폭 회로부(100)는 상기 제 1 고전원 전위 노드(1)와 상기 제 1 저전원 전위 노드(2) 사이에 접속되고, 상기 제 1 고전원 전위 노드(1) 및 상기 제1 저전원 전위 노드(2)에 인가되는 전원 전위에 의해 구동된다. 차동 증폭 회로부(100)의 반전 입력 노드(-)는 상기 제 1 입력 단자(5)에 접속된다. 차동 증폭 회로부(100)의 비반전 입력 노드(+)는 상기 제 2 입력 단자(6)에 접속된다.
상기 출력 버퍼 회로(200)는 상기 제 2 고전원 전위 노드(3)와 상기 제 2 저전원 전위 노드(4) 사이에 접속되고, 상기 제 2 고전원 전위 노드(3) 및 상기 제 2 저전원 전위 노드(4)에 인가되는 전원 전위에 의해 구동된다. 상기 출력 버퍼 회로(10)의 입력 노드는 상기 차동 증폭 회로부(100)의 출력 노드에 접속되고, 출력 노드는 상기 출력 단자(7)에 접속된다.
상기 차동 증폭 회로부(100)의 구체적인 구성은, 예를 들면 도 2에 도시된 구성으로 되어 있다.
도 2에 있어서, 참조부호 (101)은 제 1 고전원 전위 노드(1)로부터 제 1 전원 전위 Vbs를 수신하여, 제 1 공통 노드(102)에 정전류(定電流)를 공급하는 제 1 정전류원, 참조부호 (103)은 이미터 전극이 제 1 공통 노드에 접속되고, 베이스 전극이 제 1 입력 단자(5)에 접속되는 pnp형 바이폴라 트랜지스터, 참조부호 (104)는 이미터 전극이 제 1 공통 노드에 접속되고, 베이스 전극이 제 2 입력 단자(6)에 접속되며, 콜렉터 전극이 제 1 공통 출력 노드(107)에 접속되는 pnp형 바이폴라 트랜지스터로서, 상기 트랜지스터(103)와 차동 트랜지스터쌍을 구성한다.
참조부호 (105)는 베이스 전극이 콜렉터 전극에 접속되고, 또한 트랜지스터(103)의 콜렉터 전극에 접속되며, 이미터 전극이 제 1 저전원 전위 노드(2)에 접속되는 npn형 바이폴라 트랜지스터, 참조부호 (106)은 베이스 전극이트랜지스터(105)의 베이스 전극에 접속되고, 콜렉터 전극이 트랜지스터(104)의 콜렉터 전극에 접속되며, 이미터 전극이 제 1 저전원 전위 노드(2)에 접속되는 npn형 바이폴라 트랜지스터로서, 트랜지스터(105)와 커런트 미러 회로를 구성한다.
참조부호 (108)은 제 1 고전원 전위 노드(1)로부터 제 1 전원 전위 Vbs를 수신하여 제 2 공통 출력 노드(109)에 정전류를 공급하는 제 1 정전류원, 참조부호 (110)은 베이스 전극이 제 1 공통 출력 노드에 접속되고, 콜렉터 전극이 제 2 공통 출력 노드(109)에 접속되며, 이미터 전극이 제 1 저전원 전위 노드(2)에 접속되는 npn형 바이폴라 트랜지스터이다.
참조부호 (111)은 제 1 고전원 전위 노드(1) 및 제 1 저전원 전위 노드(2) 사이에 인가되는 전원 전위 Vbs에 의해 구동되고, 제 2 공통 출력 노드(109)에 나타난 전위에 따른 전위를 제 1 출력 노드(112)에 출력하는 출력 푸쉬(push)용 신호 발생 회로, 참조부호 (113)은 제 1 고전원 전위 노드(1) 및 제 1 저전원 전위 노드(2) 사이에 인가되는 전원 전위 Vbs에 의해 구동되고, 제 2 공통 출력 노드(109)에 나타난 전위에 따라, 출력 푸쉬용 신호 발생 회로(111)로부터의 출력 신호와 반전 관계에 있는 전위를 제 2 출력 노드(114)에 출력하는 출력 풀(pull)용 신호 발생 회로이다. 참조부호 (115)는 제 1 고전원 전위 노드(1) 및 제 1 저전원 전위 노드(2) 사이에 인가되는 전원 전위 Vbs에 의해 구동되고, 출력 단자(7)에 나타난 전위에 근거한 전위를 출력 푸쉬용 신호 발생 회로(111) 및 출력 풀용 신호 발생 회로(113)의 입력에 귀환시켜, 출력 단자(7)에 나타나는 전위를 안정시키는 출력 피드백 회로이다.
또한, 상기 출력 버퍼 회로부(200)의 구체적 구성은, 예를 들면 도 2에 도시된 구성으로 되어 있다.
도 2에 있어서, 참조부호 (201)은 베이스 전극이 차동 증폭 회로부(100)의 제 1 출력 노드(112)에 접속되고, 콜렉터 전극이 제 2 고전원 전위 노드(3)에 접속되며, 이미터 전극이 출력 단자(7)에 접속되는 npn형 바이폴라 트랜지스터, 참조부호 (202)는 베이스 전극이 차동 증폭 회로부(100)의 제 2 출력 노드(114)에 접속되고, 콜렉터 전극이 출력 단자(7)에 접속되며, 이미터 전극이 제 2 저전원 전위 노드(4)에 접속되는 npn형 바이폴라 트랜지스터이다.
이와 같이 구성된 차동 증폭 회로(10)에 있어서는, 상기한 바와 같이 차동 증폭 회로부(100)를 구동하기 위한 제 1 고전원 전위 노드(1) 및 제 1 저전원 전위 노드(2)와, 출력 버퍼 회로(200)를 구동하기 위한 제 2 고전원 전위 노드(3) 및 제 2 저전원 전위 노드(4)를 별개의 노드로 하였기 때문에, 예를 들어 2개의 서로 다른 포지티브 전원 전위(12V, 5V)가 인가되는 반도체 집적 회로 장치에 있어서, 제 2 고전원 전위 노드(3) 및 제 2 저전원 전위 노드(4)에 대하여 다음 3가지의 전원 전위를 인가하는 것이 가능하다.
(제 1 예)
제 1 고전원 전위 노드(1)에 인가되는 제 1 전원 전위 Vbs를 12V로 하고, 제 1 저전원 전위 노드(2)에 인가되는 제 2 전원 전위를 접지 전위로 한다.
제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm을 제 1 전원 전위Vbs와 동일한 12V로 하고, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg를 제 2 전원 전위와 동일한 접지 전위로 한다.
이와 같이 전원 전위를 인가한 경우, 차동 증폭 회로(10)의 출력 동적 범위는 약 0V∼약 12V(정확하게는, 차동 증폭 회로(10)의 출력단의 트랜지스터(201 및 202)의 영향을 받아, 즉 트랜지스터(201 및 202)의 베이스 전위와 제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg와의 관계에 의해, 그 범위는 제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm과 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg와의 차 전압에 의해 좁아짐)이다.
(제 2 예)
제 1 고전원 전위 노드(1)에 인가되는 제 1 전원 전위 Vbs를 12V로 하고, 제 1 저전원 전위 노드(2)에 인가되는 제 2 전원 전위를 접지 전위로 한다.
제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm을 제 1 전원 전위 Vbs와 동일한 12V로 하고, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg를 5V로 한다.
이와 같이 전원 전위를 인가한 경우, 차동 증폭 회로(10)의 출력 동적 범위는 약 5V∼약 12V(정확하게는, 출력 동적 범위의 상한이 차동 증폭 회로(10)의 출력단의 트랜지스터(201)의 영향을 받아, 트랜지스터(201)의 베이스 전위와 제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm과의 관계에 의해, 약간 낮아짐.또한, 출력 동적 범위의 하한은 차동 증폭 회로(10)의 출력단의 트랜지스터(202)의 포화 동작에서의 온(on) 저항의 영향을 받아, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg에 의해 약간 높아짐)로, 약 7V의 범위이다.
즉, 이와 같이 전원 전위를 인가한 경우에는, 반도체 집적 회로 장치에 인가되는 높은 포지티브 전원 전위(12V)보다 낮고, 낮은 포지티브 전원 전위(5V)보다 높은 전원 전위를 얻을 수 있다. 또한, 제 2 고전원 전위 노드(3)와 제 2 저전원 전위 노드(4)간의 전위차가 높은 포지티브 전원 전위(12V)보다 낮기 때문에, 출력 버퍼 회로(200)에 의해 소비되는 전력은 상기한 제 1 예보다 낮아진다.
(제 3 예)
제 1 고전원 전위 노드(1)에 인가되는 제 1 전원 전위 Vbs를 12V로 하고, 제 1 저전원 전위 노드(2)에 인가되는 제 2 전원 전위를 접지 전위로 한다.
제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm을 5V로 하고, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg를 제 2 전원 전위와 동일한 접지 전위로 한다.
이와 같이 전원 전위를 인가한 경우, 차동 증폭 회로(10)의 출력 동적 범위는 약 0V∼약 5V(정확하게는, 출력 동적 범위의 상한이 차동 증폭 회로(10)의 출력단의 트랜지스터(201)의 포화 동작에서의 온 저항의 영향을 받아, 제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm보다 약간 낮아짐. 또한, 출력 동적 범위의 하한은 차동 증폭 회로(10)의 출력단의 트랜지스터(202)의 영향을 받아, 트랜지스터(202)의 베이스 전위와 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg와의 관계에 의해 약간 높아짐)이다.
즉, 이와 같이 전원 전위를 인가한 경우에는, 상한 출력 동적 범위를 반도체 집적 회로 장치에 인가되는 낮은 포지티브 전원 전위(5V)보다 약간 낮은 값까지 확보할 수 있다. 또한, 출력 버퍼 회로(200)에 의해 소비되는 전력은 상기한 제 2 예보다 낮아진다.
또, 출력 동적 범위를 넓게 잡을 필요가 없는 것에 있어서는, 소비 전력을 낮게 하기 위하여 다음과 같은 전원 전위를 인가하여도 좋다.
즉, 제 1 고전원 전위 노드(1)에 인가되는 제 1 전원 전위 Vbs를 5V로 하고, 제 1 저전원 전위 노드(2)에 인가되는 제 2 전원 전위를 접지 전위로 한다.
제 2 고전원 전위 노드(3)에 인가되는 제 3 전원 전위 Vm을 제 1 전원 전위 Vbs와 동일한 5V로 하고, 제 2 저전원 전위 노드(4)에 인가되는 제 4 전원 전위 Vmg를 제 2 전원 전위와 동일한 접지 전위로 한다.
이와 같이 전원 전위를 인가한 경우, 차동 증폭 회로(10)의 출력 동적 범위는 약 0V∼약 5V(정확하게는, 차동 증폭 회로(10)의 출력단의 트랜지스터의 영향을 받아 좁아짐)이다. 그러나, 상기한 3가지 예보다 소비 전력이 낮다.
상기한 차동 증폭 회로(10)는 제 2 고전원 전위 노드(3) 및 제 2 저전원 전위 노드(4)에 인가하는 전원 전위에 의해 출력 동적 범위를 선택할 수 있어서, 차동 증폭 회로(10)를 반도체 집적 회로 장치에 조립한 후에도 소망하는 출력 동적 범위로 할 수 있다고 하는 효과를 갖는다.
또한, 반도체 집적 회로 장치에 인가되는, 예를 들면 2개의 서로 다른 포지티브 전원 전위간의 전위를 동적 범위로 할 수도 있어, 필요 이상으로 전력을 소비하지 않게 된다고 하는 효과도 갖는다.
또, 상기한 실시예 1에서는, 반도체 집적 회로 장치에 인가되는 2개의 서로 다른 포지티브 전원 전위를 12V, 5V로 하였는데, 이들 전원 전위에 한정되지 않음은 물론이다.
(실시예 2)
도 3은 본 발명의 실시예 2를 나타낸다. 이 실시예 2는 상기한 실시예 1에 나타낸 차동 증폭 회로(10)를 구비한 부하 구동 회로이다. 또, 본 실시예 3에 나타낸 부하 구동 회로는, 예를 들면 CD-ROM이나 DVD에 대응한 액츄에이터 모터 드라이버 IC(actuator motor driver IC)에 내장된, 부하로서의 액츄에이터를 구동하기 위한 회로이다.
도 3에 있어서, 참조부호 (1)은 제 1 전원 전위 Vbs가 인가되는 제 1 고전원 전위 노드이며, 제 1 전원 전위는 본 실시예 2에서는 2개의 서로 다른 포지티브 전원 전위의 높은 전원 전위, 예를 들면 12V의 전원 전위이다. 참조부호 (2)는 제 1 전원 전위보다 낮은 제 2 전원 전위가 인가되는 제 1 저전원 전위 노드이며, 제 2 전원 전위는, 본 실시예 2에서는 접지 전위(GND)이다.
참조부호 (3a)는 제 1 고전원 전위 노드(1)와는 별개로 마련되고, 제 3 전원 전위가 인가되는 제 2 고전원 전위 노드이며, 제 3 전원 전위는, 본 실시예 2에서는 2개의 서로 다른 포지티브 전원 전위의 높은 전원 전위, 예컨대 12V의 전원 전위 또는 낮은 전원 전위, 예컨대 5V이다. 참조부호 (4a)는 제 3 전원 전위보다 낮은 제 4 전원 전위가 인가되는 제 2 저전원 전위 노드이며, 제 4 전원 전위는, 본 실시예 2에서는 2개의 서로 다른 포지티브 전원 전위의 낮은 전원 전위, 예컨대 5V의 전원 전위 또는 접지 전위이다.
참조부호 (3b)는 제 1 고전원 전위 노드(1)와는 별개로 마련되고, 제 5 전원 전위가 인가되는 제 3 고전원 전위 노드이며, 제 5 전원 전위는, 본 실시예 2에서는 2개의 서로 다른 포지티브 전원 전위의 높은 전원 전위, 예컨대 12V의 전원 전위 또는 낮은 전원 전위, 예컨대 5V이고, 제 2 고전원 전위 노드(3a)와 접속된다. 참조부호 (4b)는 제 5 전원 전위보다 낮은 제 6 전원 전위가 인가되는 제 3 저전원 전위 노드이며, 제 6 전원 전위는, 본 실시예 2에서는 2개의 서로 다른 포지티브 전원 전위의 낮은 전원 전위, 예컨대 5V의 전원 전위 또는 접지 전위이고, 제 2 저전원 전위 노드(4a)와 접속된다.
참조부호 (5)는 제 1 입력 신호가 입력되는 제 1 입력 단자이며, 상기 제 2 입력 신호는 본 실시예 2에서는 기준 전위(비교 전위), 예를 들면 1.65V 또는 2.5V이다. 참조부호 (6)은 제 2 입력 신호가 입력되는 제 2 입력 단자, 참조부호 (7a)는 부하(8), 예를 들면 액츄에이터의 한쪽 단부가 접속되는 제 1 출력 단자, 참조부호 (7b)는 상기 부하(8)의 다른쪽 단부가 접속되는 제 2 출력 단자이다. 제 1 출력 단자(7a)와 제 2 출력 단자(7b) 사이에 접속되는 부하(8)는 제 1 출력 단자(7a)에서 제 2 출력 단자(7b)로 흐르는 전류 및 제 2 출력 단자(7b)에서 제 1 출력 단자(7a)로 흐르는 전류에 의해 구동된다.
참조부호 (9)는 출력 기준 전위가 인가되는 출력 기준 전위 노드이며, 출력 기준 전위는 본 실시예 2에서는 제 1 및 제 2 출력 단자(7a, 7b)간에 나타나는 최대 전위차의 1/2, 즉 제 2, 제 3 고전원 전위 노드(3a, 3b)에 인가되는 제 3, 제 5 전원 전위와 제 2, 제 3 저전원 전위 노드(4a, 4b)에 인가되는 제 4, 제 6 전원 전위의 차(差) 전위의 1/2의 전위이다.
참조부호 (10a)는 제 1 고전원 전위 노드(1)와 제 1 저전원 전위 노드(2) 사이에 접속되어, 반전 입력 노드(-)가 제 1 입력 단자(5)에 접속되고, 비반전 입력 노드(-)가 제 2 입력 단자(6)에 접속되는 차동 증폭 회로부(100)와, 제 2 고전원 전위 노드(3a)와 제 2 저전원 전위 노드(4a) 사이에 접속되어, 도 2에 도시하는 바와 같이 입력 노드가 차동 증폭 회로부(100)의 출력 노드(제 1 및 제 2 출력 노드(112, 114))에 접속되고, 출력 노드가 제 1 출력 단자(7a)에 접속되는 출력 버퍼 회로(200)를 갖는 제 1 차동 증폭 회로이며, 도 1 및 도 2에 나타낸 상기한 실시예 1에 있어서의 차동 증폭 회로(10)와 동일한 구성으로 되어 있다.
참조부호 (10b)는 제 1 고전원 전위 노드(1)와 제 1 저전원 전위 노드(2) 사이에 접속되어, 반전 입력 노드(-)가 제 2 입력 단자(6)에 접속되고, 비반전 입력 노드(+)가 제 1 입력 단자(5)에 접속되는 차동 증폭 회로부(100)와, 제 3 고전원 전위 노드(3b)와 제 3 저전원 전위 노드(4b) 사이에 접속되고, 도 2에 도시하는 바와 같이 입력 노드가 차동 증폭 회로부(100)의 출력 노드(제 1 및 제 2 출력 노드(112, 114))에 접속되며, 출력 노드가 제 2 출력 단자(7b)에 접속되는 출력 버퍼 회로(200)를 갖는 제 2 차동 증폭 회로이며, 도 1 및 도 2에 나타낸 상기한 실시예 1에 있어서의 차동 증폭 회로(10)와 동일한 구성으로 되어 있다.
참조부호 (11)은 제 1 입력 단자(5)와 제 1 차동 증폭 회로(10a)에 있어서의 차동 증폭 회로부(100)의 반전 입력 노드(-) 사이에 접속되는 제 1 저항성 소자, 참조부호 (12)는 제 2 입력 단자(6)와 제 1 차동 증폭 회로(10a)에 있어서의 차동 증폭 회로부(100)의 비반전 입력 노드(+) 사이에 접속되는 제 2 저항성 소자이며, 본 실시예 2에 있어서 그 저항값 R1은 제 1 저항성 소자(11)의 저항값 R1과 동일하다. 참조부호 (13)은 제 1 차동 증폭 회로(10a)에 있어서의 차동 증폭 회로부(100)의 반전 입력 노드(-)와 출력 버퍼 회로(200)의 출력 노드 사이에 접속되는 제 3 저항 소자이며, 본 실시예 2에서는 그 저항값 R2와 제 1 저항성 소자(11)의 저항값 R1과의 비(R2/R1)가 3∼6으로 설정되어 있다. 참조부호 (14)는 출력 기준 전위 노드(9)와 제 1 차동 증폭 회로(10a)에 있어서의 차동 증폭 회로부(100)의 비반전 입력 노드(+) 사이에 접속되는 제 4 저항성 소자이며, 본 실시예 2에서 그 저항값 R2는 제 3 저항성 소자(13)의 저항값 R2와 동일하다.
참조부호 (15)는 제 2 입력 단자(6)와 제 2 차동 증폭 회로(10b)에 있어서의 차동 증폭 회로부(100)의 반전 입력 노드(-) 사이에 접속되는 제 5 저항성 소자이며, 본 실시예 2에서 그 저항값 R3은 제 1 저항성 소자(11)의 저항값 R1과 동일하다. 참조부호 (16)은 제 1 입력 단자(5)와 제 2 차동 증폭 회로(10b)에 있어서의 차동 증폭 회로부(100)의 비반전 입력 노드(+) 사이에 접속되는 제 6 저항성 소자이며, 본 실시예 2에서 그 저항값 R3은 제 5 저항성 소자(15)의 저항값 R3과 동일하다. 참조부호 (17)은 제 2 차동 증폭 회로(10b)에 있어서의 차동 증폭 회로부(100)의 반전 입력 노드(-)와 출력 버퍼 회로(200)의 출력 노드 사이에 접속되는 제 7 저항 소자이며, 본 실시예 2에서 그 저항값 R4는 제 3 저항성 소자(13)의 저항값 R2와 동일하고, 그 저항값 R4와 제 5 저항성 소자(15)의 저항값 R3과의 비(R4/R3)가 3∼6으로 설정되어 있다. 참조부호 (18)은 출력 기준 전위 노드(9)와 제 2 차동 증폭 회로(10b)에 있어서의 차동 증폭 회로부(100)의 비반전 입력 노드(+) 사이에 접속되는 제 8 저항성 소자이며, 본 실시예 2에 있어서 그 저항값 R4는 제 7 저항성 소자(17)의 저항값 R4와 동일하다.
이와 같이 구성된 부하 구동 회로에 있어서, 예컨대 도 4에 도시하는 입력 신호 A가 제 2 입력 단자(6)에 입력된 경우의 제 1 및 제 2 출력 단자(7a, 7b)에 나타나는 출력 신호에 대하여 설명한다. 또, 도 4에 있어서, B는 제 1 입력 단자(5)에 입력되는 입력 신호인 기준 전위, C는 출력 기준 전위 노드에 인가되는 출력 기준 전위, D는 제 1 출력 단자(7a)에 나타나는 제 1 출력 전위, E는 제 2 출력 단자(7b)에 나타나는 제 2 출력 전위이다.
또한, 도 4에 도시한 파형은, 제 1 고전원 전위 노드(1)에 인가되는 제 1 전원 전위를 12V로 하고, 제 1 저전원 전위 노드(2)에 인가되는 제 2 전원 전위를 접지 전위로 하며, 제 2 및 제 3 고전원 전위 노드(3a, 3b)에 인가되는 제 3 및 제 5 전원 전위를 제 1 전원 전위와 동일한 12V로 하고, 제 2 및 제 3 저전원 전위 노드(4a, 4b)에 인가되는 제 4 및 제 6 전원 전위를 5V로 하며, 제 2 입력 단자(6)에 입력되는 제 2 입력 신호인 기준 전위를 2.5V로 하고, 출력 기준 전위 노드에인가되는 출력 기준 전위를 8.5[=(12+5)/2]V로 한 경우의 파형이다.
제 2 입력 단자(6)에 도 4에 도시한 입력 신호 A가 입력되면, 제 1 증폭 회로(10a)는 제 2 입력 단자(6)에 나타난 전위 Vin과 제 1 입력 단자(5)에 나타난 전위 Vref의 차 전위(Vin-Vref)를 R2/R1배한 전위[(Vin-Vref)×R2/R1]와 출력 기준 전압 Vrefm의 합인 [(Vin-Vref)×R2/R1+Vrefm]을 제 1 출력 단자(7a)에 출력한다(도 4의 파형 D 참조).
한편, 제 2 증폭 회로(10b)는 제 2 입력 단자(6)에 나타난 전위 Vin과 제 1 입력 단자(5)에 나타난 전위 Vref의 차 전위 (Vin-Vref)의 반전 전압을 R4/R3배한 전위[(Vin-Vref)×{-R4/R3}]와 출력 기준 전압 Vrefm의 합인 [(Vin-Vref)×{-R4/R3}+Vrefm]을 제 2 출력 단자(7b)에 출력한다(도 4의 파형 E 참조). 제 2 출력 단자(7b)에 나타나는 전위는 출력 기준 전압 Vrefm에 대하여 제 1 출력 단자(7a)에 나타나는 전위의 반전 전위인 관계로 되어 있다.
따라서, 부하(8)에는 제 1 출력 단자(7a)에 나타나는 전위와 제 2 출력 단자(7b)에 나타나는 전위의 차 전위가 인가되고, 그 차 전위에 기초한 전류가 부하에 흐른다.
상기한 바와 같이 설정된 조건하에서는, 제 1 출력 단자(7a)에 나타나는 전위와 제 2 출력 단자(7b)에 나타나는 전위와의 차 전위의 최대 전위는, 제 1 및 제 2 차동 증폭 회로(10a)의 출력에 나타나는 최대 전위 약 [12V(11.5V)]와 최소 전위(5V)와의 차 전위에 상당한다.
따라서, 상기한 바와 같이 구성된 부하 구동 회로에 있어서, 이 부하 구동회로가 내장된 반도체 집적 회로 장치에 인가되는 높은 포지티브 전원 전위(12V)보다 낮고, 낮은 포지티브 전원 전위(5V)보다 높은 동적 범위(약 7V)를 갖는 제 1 및 제 2 차동 증폭 회로(10a 및 10b)를 얻을 수 있으며, 또한 부하(8)가 접속되는 제 1 및 제 2 출력 단자(7a, 7b) 사이에 높은 포지티브 전원 전위(12V)보다 낮고, 낮은 포지티브 전원 전위(5V)보다 높은 차 전위(약 7V)를 출력할 수 있다고 하는 효과를 갖는다.
(실시예 3)
도 5는 본 발명의 실시예 3을 나타낸다. 이 실시예 3은, 예를 들면 CD-ROM이나 DVD에 대응한 액츄에이터 모터 드라이버 IC 등의 반도체 집적 회로 장치이다. 액츄에이터 모터 드라이버 IC는 각각 다른 전원 전압을 수신하여 구동되는 부하로서의 액츄에이터를 복수 구동하기 위하여, 복수의 부하 구동 회로가 내장되어 있다.
도 5는, 일례로서 약 12V의 전원 전압을 수신하여 구동되는 액츄에이터(제 1 부하(31))를 구동하기 위한 제 1 부하 구동 회로(21), 약 7V의 전원 전압을 수신하여 구동되는 액츄에이터(제 2 부하(32))를 구동하기 위한 제 2 부하 구동 회로(22), 및 약 5V의 전원 전압을 수신하여 구동되는 액츄에이터(제 3 부하(33))를 구동하기 위한 제 3 부하 구동 회로(23)의, 3개의 부하 구동 회로가 내장된 예를 나타내고 있다.
도 5에 있어서, 참조부호 (41)은 반도체 기판 sub의 표면상에 형성된 제 1고전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 1 전원 전위, 본 실시예 3에서는 12V의 전원 전위가 인가된다. 참조부호 (42)는 반도체 기판 sub의 표면상에 형성된 제 1 저전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 2 전원 전위, 본 실시예 3에서는 접지 전위(GND)로 된다.
참조부호 (43)은 반도체 기판 sub의 표면상에 형성된 제 1 부하 구동 회로(21)에 대한 제 2 고전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 3 전원 전위, 본 실시예 3에서는 제 1 부하 구동 회로(21)에 대응하여 12V의 전원 전위가 인가된다. 참조부호 (44)는 반도체 기판 sub의 표면상에 형성된 제 1 부하 구동 회로(21)에 대한 제 2 저전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 4 전원 전위, 본 실시예 3에서는 제 1 부하 구동 회로(21)에 대응하여 접지 전위로 된다.
참조부호 (45)는 반도체 기판 sub의 표면상에 형성된 제 2 부하 구동 회로(22)에 대한 제 2 고전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 3 전원 전위, 본 실시예 3에서는 제 2 부하 구동 회로(22)에 대응하여 12V의 전원 전위가 인가된다. 참조부호 (46)은 반도체 기판 sub의 표면상에 형성된 제 2 부하 구동 회로(22)에 대한 제 2 저전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 4 전원 전위, 본 실시예 3에서는 제 2 부하 구동 회로(22)에 대응하여 5V의 전원 전위가 인가된다.
참조부호 (47)은 반도체 기판 sub의 표면상에 형성된 제 3 부하 구동 회로(23)에 대한 제 2 고전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 3 전원 전위, 본 실시예 3에서는 제 3 부하 구동 회로(23)에 대응하여 5V의 전원 전위가 인가된다. 참조부호 (48)은 반도체 기판 sub의 표면상에 형성된 제 3 부하 구동 회로(23)에 대한 제 2 저전원 전위 패드이며, 해당 반도체 집적 회로 장치의 외부로부터 제 4 전원 전위, 본 실시예 3에서는 제 3 부하 구동 회로(23)에 대응하여 접지 전위로 된다.
참조부호 (51)은 반도체 기판 sub의 표면상에 형성된 제 1 부하 구동 회로(21)에 대한 제 1 출력 패드이며, 제 1 부하(31)의 한쪽 단부가 접속된다. 참조부호 (52)는 반도체 기판 sub의 표면상에 형성된 제 1 부하 구동 회로(21)에 대한 제 2 출력 패드이며, 제 1 부하(31)의 다른쪽 단부가 접속된다. 참조부호 (53)은 반도체 기판 sub의 표면상에 형성된 제 2 부하 구동 회로(22)에 대한 제 1 출력 패드이며, 제 2 부하(32)의 한쪽 단부가 접속된다. 참조부호 (54)는 반도체 기판 sub의 표면상에 형성된 제 2 부하 구동 회로(22)에 대한 제 2 출력 패드이며, 제 2 부하(32)의 다른쪽 단부가 접속된다. 참조부호 (55)는 반도체 기판 sub의 표면상에 형성된 제 3 부하 구동 회로(23)에 대한 제 1 출력 패드이며, 제 3 부하(33)의 한쪽 단부가 접속된다. 참조부호 (56)은 반도체 기판 sub의 표면상에 형성된 제 3 부하 구동 회로(23)에 대한 제 2 출력 패드이며, 제 3 부하(33)의 다른쪽 단부가 접속된다.
참조부호 (21)은 반도체 기판 sub의 표면에 형성되어, 제 1 부하(31)를 구동·제어하기 위한 제 1 부하 구동 회로로서, 도 3에 나타낸 상기한 실시예 3에 있어서의 부하 구동 회로와 동일한 구성으로 되어 있다. 제 1 부하 구동 회로(21)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 차동 증폭 회로(100)가 접속되는 제 1 고전원 전위 노드(1)는 제 1 고전원 전위 패드(41)에 전기적으로 접속되고, 제 1 저전원 전위 노드(2)는 제 1 저전원 전위 패드(42)에 전기적으로 접속된다. 제 1 부하 구동 회로(21)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 출력 버퍼 회로(200)가 접속되는 제 2 및 제 3 고전원 전위 노드(3a, 3b)는 제 2 고전원 전위 패드(43)에 전기적으로 접속되고, 제 2 및 제 3 저전원 전위 노드(4a, 4b)는 제 2 저전원 전위 패드(44)에 전기적으로 접속된다. 제 1 부하 구동 회로(21)의 제 1 출력 단자(7a)는 제 1 출력 패드(51)에 접속되고, 제 2 출력 단자(7b)는 제 2 출력 패드(52)에 접속된다.
따라서, 제 1 부하 구동 회로(21)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)는 도 6의 등가 회로도에 도시하는 바와 같이, 차동 증폭 회로(100) 및 출력 버퍼 회로(200) 모두, 본 실시예 3에서는 12V로 구동된다.
또한, 제 1 출력 패드(51)와 제 2 출력 패드(52) 사이에는, 최대 약 12V의 전위차가 나타나 제 1 부하(31)를 구동할 수 있다.
참조부호 (22)는 반도체 기판 sub의 표면에 형성되어, 제 2 부하(32)를 구동·제어하기 위한 제 2 부하 구동 회로로서, 도 3에 나타낸 상기 실시예 3에 있어서의 부하 구동 회로와 동일한 구성으로 되어 있다. 제 2 부하 구동 회로(22)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 차동 증폭 회로(100)가 접속되는 제 1 고전원 전위 노드(1)는 제 1 고전원 전위 패드(41)에 전기적으로 접속되고, 제 1 저전원 전위 노드(2)는 제 1 저전원 전위 패드(42)에 전기적으로 접속된다.제 2 부하 구동 회로(22)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 출력 버퍼 회로(200)가 접속되는 제 2 및 제 3 고전원 전위 노드(3a, 3b)는 제 2 고전원 전위 패드(45)에 전기적으로 접속되고, 제 2 및 제 3 저전원 전위 노드(4a, 4b)는 제 2 저전원 전위 패드(46)에 전기적으로 접속된다. 제 2 부하 구동 회로(22)의 제 1 출력 단자(7a)는 제 1 출력 패드(53)에 접속되고, 제 2 출력 단자(7b)는 제 2 출력 패드(54)에 접속된다.
따라서, 제 2 부하 구동 회로(22)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)는 도 7의 등가 회로도에 도시하는 바와 같이, 차동 증폭 회로(100)는 본 실시예 3에서는 12V로 구동되고, 출력 버퍼 회로(200)는 12V와 5V의 차 전압인 7V로 구동된다.
또한, 제 1 출력 패드(53)와 제 2 출력 패드(54) 사이에는, 최대 약 7V의 전위차가 나타나 제 2 부하(32)를 구동할 수 있다.
참조부호 (23)은 반도체 기판 sub의 표면에 형성되어, 제 3 부하(33)를 구동·제어하기 위한 제 3 부하 구동 회로로서, 도 3에 나타낸 상기 실시예 3에 있어서의 부하 구동 회로와 동일한 구성으로 되어 있다. 제 3 부하 구동 회로(23)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 차동 증폭 회로(100)가 접속되는 제 1 고전원 전위 노드(1)는 제 1 고전원 전위 패드(41)에 전기적으로 접속되고, 제 1 저전원 전위 노드(2)는 제 1 저전원 전위 패드(42)에 전기적으로 접속된다. 제 3 부하 구동 회로(23)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)의 출력 버퍼 회로(200)가 접속되는 제 2 및 제 3 고전원 전위 노드(3a, 3b)는 제 2 고전원 전위 패드(47)에 전기적으로 접속되고, 제 2 및 제 3 저전원 전위 노드(4a, 4b)는 제 2 저전원 전위 패드(48)에 전기적으로 접속된다. 제 3 부하 구동 회로(23)의 제 1 출력 단자(7a)는 제 1 출력 패드(55)에 접속되고, 제 2 출력 단자(7b)는 제 2 출력 패드(56)에 접속된다.
따라서, 제 3 부하 구동 회로(23)를 구성하는 제 1 및 제 2 차동 증폭 회로(10a, 10b)는 도 8의 등가 회로도에 도시하는 바와 같이, 차동 증폭 회로(100)는 본 실시예 3에서는 12V로 구동되고, 출력 버퍼 회로(200)는 5V로 구동된다.
또한, 제 1 출력 패드(55)와 제 2 출력 패드(56) 사이에는, 최대 약 5V의 전위차가 나타나 제 3 부하(33)를 구동할 수 있다.
이와 같이 구성된 반도체 집적 회로 장치에 있어서는, 제 1 내지 제 3 부하(31∼33)에 관계없이, 제 1 내지 제 3 부하 구동 회로(21∼23)를 반도체 집적 회로 장치로서 내장할 수 있으며, 제 1 내지 제 3 부하(31∼33)를 제 1 및 제 2 출력 패드(51∼56)에 접속할 때 제 2 고전원 전위 패드 및 저전원 전위 패드(43∼48)에 인가하는 전원 전위를 선택하면, 제 1 내지 제 3 부하(31∼33)에 따른 제 1 내지 제 3 부하 구동 회로(21∼23)를 얻을 수 있다고 하는 효과가 있다.
또, 상기 실시예 3에서는 부하 구동 회로(21∼23)를 3개로 나타냈지만, 3개에 한정되는 것은 아니다.
본 발명은, 예를 들어 2개의 서로 다른 포지티브 전원 전위가 인가되는 반도체 집적 회로 장치에 있어서, 낮은 전원 전위보다 높고, 높은 전원 전위보다 낮은 출력 동적 범위를 갖는 차동 증폭 회로를 제공한다.
또한, 본 발명은 예를 들어 2개의 서로 다른 포지티브 전원 전위가 인가되는 반도체 집적 회로 장치에 있어서, 소비 전력이 적고, 소망하는 전원 전위를 공급할 수 있는, 차동 증폭 회로를 구비한 부하 구동 회로를 제공한다.

Claims (2)

  1. 제 1 전위가 인가되는 제 1 고전위 전원 노드와,
    상기 제 1 전위보다 낮은 제 2 전위가 인가되는 제 1 저전위 전원 노드와,
    상기 제 1 전위와 상이한 제 3 전위가 인가되는 제 2 고전위 전원 노드와,
    상기 제 3 전위보다 낮은 제 4 전위가 인가되는 제 2 저전위 전원 노드와,
    상기 제 1 전위와 상이한 제 5 전위가 인가되는 제 3 고전위 전원 노드와,
    상기 제 5 전위보다 낮은 제 6 전위가 인가되는 제 3 저전위 전원 노드와,
    제 1 입력 신호가 입력되는 제 1 입력 단자와,
    제 2 입력 신호가 입력되는 제 2 입력 단자와,
    부하가 접속되는 제 1 및 제 2 출력 단자와,
    제 1 차동 증폭 회로와,
    제 2 차동 증폭 회로
    를 포함하되,
    상기 제 1 차동 증폭 회로는,
    상기 제 1 고전위 전원 노드와 상기 제 1 저전위 전원 노드에 접속되며, 상기 제 2 입력 단자에 접속된 비반전 입력 노드와, 상기 제 1 입력 단자에 접속된 반전 입력 노드와, 출력 노드를 갖는 제 1 차동 증폭 회로부와,
    상기 제 2 고전위 전원 노드와 상기 제 2 저전위 전원 노드에 접속되며, 상기 제 1 차동 증폭 회로부의 상기 출력 노드에 접속된 입력 노드와, 상기 제1 출력 단자에 접속된 출력 노드를 갖는 제 1 출력 버퍼 회로를 구비하며,
    상기 제 2 차동 증폭 회로는,
    상기 제 1 고전위 전원 노드와 상기 제 1 저전위 전원 노드에 접속되며, 상기 제 1 입력 단자에 접속된 비반전 입력 노드와, 상기 제 2 입력 단자에 접속된 반전 입력 노드와, 출력 노드를 갖는 제 2 차동 증폭 회로부와,
    상기 제 3 고전위 전원 노드와 상기 제 3 저전위 전원 노드 사이에 접속되며, 상기 제 2 차동 증폭 회로부의 상기 출력 노드에 접속된 입력 노드와, 상기 제 2 출력 단자에 접속된 출력 노드를 갖는 제 2 출력 버퍼 회로를 구비하는
    부하 구동 회로.
  2. 제 1 항에 있어서,
    상기 제 1 차동 증폭 회로에 있어서의 제 1 차동 증폭 회로부의 반전 입력 노드는 제 1 저항성 소자를 거쳐 상기 제 1 입력 단자에 접속되고, 비반전 입력 노드는 제 2 저항성 소자를 거쳐 상기 제 2 입력 단자에 접속되며, 상기 제 1 차동 증폭 회로에 있어서의 제 1 차동 증폭 회로부의 반전 입력 노드와 제 1 출력 버퍼 회로의 출력 노드 사이에 제 3 저항성 소자가 접속되고, 출력 기준 전위가 인가되는 출력 기준 전위 노드와 상기 제 1 차동 증폭 회로에 있어서의 제 1 차동 증폭 회로부의 비반전 입력 노드 사이에 제 4 저항성 소자가 접속되며,
    상기 제 2 차동 증폭 회로에 있어서의 제 2 차동 증폭 회로부의 반전 입력노드는 제 5 저항성 소자를 거쳐 상기 제 2 입력 단자에 접속되고, 비반전 입력 노드는 제 6 저항성 소자를 거쳐 상기 제 1 입력 단자에 접속되며, 상기 제 2 차동 증폭 회로에 있어서의 제 2 차동 증폭 회로부의 반전 입력 노드와 제 2 출력 버퍼 회로의 출력 노드 사이에 제 7 저항성 소자가 접속되고, 상기 출력 기준 전위 노드와 상기 제 2 차동 증폭 회로에 있어서의 제 2 차동 증폭 회로부의 비반전 입력 노드 사이에 제 8 저항성 소자가 접속되는 것을 특징으로 하는 부하 구동 회로.
KR1019980012595A 1997-07-23 1998-04-09 부하구동회로 KR100294413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9197102A JPH1141040A (ja) 1997-07-23 1997-07-23 差動増幅回路および負荷駆動回路
JP97-197102 1997-07-23

Publications (2)

Publication Number Publication Date
KR19990013350A KR19990013350A (ko) 1999-02-25
KR100294413B1 true KR100294413B1 (ko) 2001-07-12

Family

ID=16368770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012595A KR100294413B1 (ko) 1997-07-23 1998-04-09 부하구동회로

Country Status (4)

Country Link
US (1) US6014054A (ko)
JP (1) JPH1141040A (ko)
KR (1) KR100294413B1 (ko)
TW (1) TW429673B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805543B2 (ja) * 1998-11-19 2006-08-02 三菱電機株式会社 半導体集積回路
US7239198B1 (en) * 1998-12-14 2007-07-03 Ati International Srl Single gate oxide differential receiver and method
US6407591B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Self-configurable clock input buffer compatible with high-voltage single-ended and low-voltage differential clock signals
US6794919B1 (en) 2000-09-29 2004-09-21 Intel Corporation Devices and methods for automatically producing a clock signal that follows the master clock signal
US6507223B2 (en) * 2001-02-22 2003-01-14 Sigmatel, Inc. Differential line driver having adjustable common mode operation
GB2408644B (en) * 2003-11-26 2007-04-25 Wolfson Ltd Amplifier
JP5473986B2 (ja) * 2011-05-27 2014-04-16 株式会社日立製作所 ドライバ集積化回路
KR101772725B1 (ko) * 2013-04-19 2017-08-31 매그나칩 반도체 유한회사 하프-스윙 레일-투-레일 구조의 출력 버퍼 장치
JP6988221B2 (ja) 2017-07-18 2022-01-05 株式会社リコー 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219803A (ja) * 1984-04-16 1985-11-02 Fuji Electric Co Ltd 演算増幅器
US5266853A (en) * 1990-05-17 1993-11-30 Kabushiki Kaisha Toshiba Peak clipper with an expanded linear characteristic region for video signals
US5309039A (en) * 1992-09-29 1994-05-03 Motorola, Inc. Power supply dependent input buffer

Also Published As

Publication number Publication date
TW429673B (en) 2001-04-11
JPH1141040A (ja) 1999-02-12
US6014054A (en) 2000-01-11
KR19990013350A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
US4462005A (en) Current mirror circuit
KR100294413B1 (ko) 부하구동회로
EP0697766B1 (en) Buffer circuit with wide dynamic range
US4779059A (en) Current mirror circuit
JPH0446009B2 (ko)
JPH0770935B2 (ja) 差動電流増幅回路
KR930007295B1 (ko) 증폭기 장치
JPH06180332A (ja) 電流検出回路
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US5973564A (en) Operational amplifier push-pull output stage with low quiescent current
US5764105A (en) Push-pull output circuit method
JP2006148403A (ja) 受光増幅回路
JPH0720960A (ja) 電流発生装置
JP3682122B2 (ja) 全波整流回路
JPH1051248A (ja) 差動増幅回路
JP2540767B2 (ja) 差動増幅回路
KR19990037538A (ko) Btl 증폭 회로
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP2623954B2 (ja) 利得可変増幅器
JP2508501B2 (ja) クロツクドライバ
JPH0560688B2 (ko)
KR19990069622A (ko) 스타트 업 회로를 갖는 전력 증폭 장치
JPH0683045B2 (ja) スイツチングアンプ
JP3172310B2 (ja) バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee