KR19990069622A - 스타트 업 회로를 갖는 전력 증폭 장치 - Google Patents

스타트 업 회로를 갖는 전력 증폭 장치 Download PDF

Info

Publication number
KR19990069622A
KR19990069622A KR1019980004001A KR19980004001A KR19990069622A KR 19990069622 A KR19990069622 A KR 19990069622A KR 1019980004001 A KR1019980004001 A KR 1019980004001A KR 19980004001 A KR19980004001 A KR 19980004001A KR 19990069622 A KR19990069622 A KR 19990069622A
Authority
KR
South Korea
Prior art keywords
transistor
collector
circuit
emitter
current
Prior art date
Application number
KR1019980004001A
Other languages
English (en)
Inventor
이금묵
장종백
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980004001A priority Critical patent/KR19990069622A/ko
Publication of KR19990069622A publication Critical patent/KR19990069622A/ko

Links

Landscapes

  • Amplifiers (AREA)

Abstract

스타트 업 회로를 갖는 전력 증폭 장치가 개시된다. 본 발명에 따른 스타트 업 회로를 갖는 전력 증폭 장치는, 다양한 범위를 갖는 전압 전원이 공급될 때, 적은 전류를 소비하여 전체 회로에 안정된 전류를 공급하도록 돕는 스타트 업 회로, 스타트 업 회로의 구동에 응답하여 정상적인 회로 동작에 요구되는 기준 전류를 생성하는 기준 바이어스 회로, 복수 개의 트랜지스터들을 구비하고, 기준 전류를 입력으로하여 트랜지스터들의 에미터 또는 콜렉터 면적에 상응하는 소정의 바이어스 전류들을 생성하고, 생성된 바이어스 전류들을 공급하는 전류 공급 수단, 입력 단의 부하가 증가할 때 과부하로 인한 오동작이 발생하는 것을 차단하는 과부하 보호 수단, 정입력 및 부입력 단자를 통하여 인가되는 신호를 바이어스 전류들에 응답하여 증폭하고, 증폭된 결과를 출력하는 제1연산 증폭기, 및 정입력 및 부입력 단자를 통하여 인가되는 신호를 바이어스 전류들에 응답하여 증폭하고, 증폭된 결과를 출력하는 제2연산 증폭기를 구비하는 것을 특징으로 하고, 스타트 업 회로를 동작시키기 위한 전류의 소비를 줄임으로써 출력단의 전력 트랜지스터에 흐르는 전류는 변화시키지 않고, 불필요한 전류의 소비를 제거하여 회로 전체의 소비 전류를 줄일 수 있다는 효과가 있다.

Description

스타트 업 회로를 갖는 전력 증폭 장치
본 발명은 연산 증폭기를 이용한 전력 증폭 장치에 관한 것으로서, 특히, 전원 전압의 변동에 무관하게 일정한 바이어스 전류를 생성하는 스타트 업 회로를 갖는 전력 증폭 장치에 관한 것이다.
일반적인 전력 증폭 장치는 출력단에서 전력을 최대한으로 얻기 위해 많은 전류를 필요로한다. 즉, 전력 증폭기의 기본적인 설계 개념으로서 출력단의 전력 트랜지스터의 전류를 최대한으로하고, 나머지 전체 회로에는 최소의 전류를 공급 함으로써 회로 전체의 전류를 가능한 한 적게 소비하도록 설계한다.
도 1은 종래의 스타트 업 회로를 갖는 전력 증폭 장치를 설명하기 위한 회로도로서, 스타트 업(START-UP) 회로(110), 전류 공급부(120), 과부하 보호부(130), 기준 바이어스 회로(140), 제1연산 증폭기(150) 및 제2연산 증폭기(160)로 구성된다. 여기에서, 스타트 업 회로(110)는 저항(R10), NPN트랜지스터(Q10, Q11)로 이루어지고, 전류 공급부(120)는 PNP트랜지스터들 (Q12~Q17)로 이루어지고, 과부하 보호부(130)는 저항(R15, R16), NPN트랜지스터들 (Q18, Q19, Q20)로 이루어지고, 기준 바이어스 회로(140)는 저항(R17, R18), PNP 트랜지스터(Q21, Q22), NPN트랜지스터(Q23, Q24, Q25)로 이루어진다.
도 2(a)~2(d)는 도 1에 도시된 전력 증폭 장치의 전압 및 전류를 나타내는 파형도들로서, 2(a)는 전원 전압(VCC)을 나타내고, 2(b)는 스타트 업 회로(110)의 트랜지스터(Q10)에 흐르는 전류를 나타내고, 2(c)는 도 1에 도시된 전력 증폭 장치의 영 입력 전류(Quiescent Current)를 나타내고, 2(d)는 기준 바이어스 회로(130)의 트랜지스터(Q21)에 흐르는 전류를 나타낸다.
도 1에 도시된 전력 증폭 장치에 도 2(a)에 도시된 전원 전압(VCC)이 공급되면, 스타트 업 회로의 저항(R10)을 통하여 NPN트랜지스터(Q10)의 베이스에 하이 레벨의 전압이 인가되어 트랜지스터(Q10)를 턴온시킨다. 따라서, 트랜지스터 (Q10)의 콜렉터 전압이 낮아지게 되고, 기준 바이어스 회로(140)의 기준 트랜지스터들(Q21, Q22)이 턴온되어 전류 공급부(120)의 트랜지스터들 (Q12~Q17)의 콜렉터 면적비에 상응하는 전류를 생성하여 전체 회로에 공급한다. 즉, 트랜지스터(Q18)의 콜렉터에 전류가 공급되면, 트랜지스터(Q11)가 턴온되어 트랜지스터(Q11)의 콜렉터 전압이 낮아지고 트랜지스터(Q10)는 턴오프된다. 이러한 과정을 통하여 스타트 업 회로(110)는 구동을 완료하고, 제1연산 증폭기(150)는 인가된 전원 전압(VCC) 및 각 바이어스 라인(12~15)을 통하여 인가되는 바이어스 전류들에 응답하여 정입력 단자 INP1와 부입력 단자 INM1을 통하여 입력된 소정의 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT1를 통하여 출력한다. 또한, 제2연산 증폭기(160)는 인가된 전원 전압(VCC) 및 각 바이어스 라인들(15~18)을 통하여 인가되는 바이어스 전류에 응답하여 정입력 단자 INP2와 부입력 단자 INM2를 통하여 입력된 소정의 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT2를 통하여 출력한다.
즉, 도 1에 도시된 종래의 전력 증폭 장치에서 트랜지스터들(Q10, Q11) 및 저항(R10)으로 구성되는 스타트 업 회로(110)는 일반적으로 전원 전압(VCC) 공급 범위가 3~9V이므로 전원 전압(VCC)의 변화에 따른 영향을 최소로하고, 회로 전체에 전류가 안정적으로 공급되도록 하기 위해 이용된다. 이러한 스타트 업 회로(110)가 그 기능을 충실하게 수행하기 위해서는 트랜지스터(Q11)에 전류가 충분히 흐를 수 있어야 하며, 도 2(b)는 스타트 업 회로(110)가 동작할 때의 트랜지스터(Q10)에 흐르는 전류를 나타낸다. 즉, 전력 증폭 장치의 정상적인 동작을 위해서는 스타트 업 회로(110)의 트랜지스터(Q10)를 턴오프시키기 위해 트랜지스터(Q11)를 턴온시켜야 하며, 트랜지스터(Q11)에 6V의 전원 전압(VCC)을 인가했을때 150uA의 전류가 흐르게 된다. 또한, 트랜지스터(Q15)의 제2콜렉터 즉, 제3노드(N3)와, 트랜지스터(Q17, Q16)의 제1노드(N1) 및 트랜지스터(Q12)의 제4노드(N4)는 콜렉터 면적 비에 따라 전류를 공급하고, 그 외의 콜렉터 단자는 접지(GND)와 연결되어 있으나 노드들(N1, N3, N4)에 흐르는 전류량이 각각 47uA, 95uA, 및 31uA가 되어 불필요한 전류가 소모된다. 따라서, 도 1에 도시된 종래의 전력 증폭 장치는 불필요한 전류를 소비하게 되므로 회로 전체의 전류 소비량을 증가시킨다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 스타트 업 회로를 구동시키는데 요구되는 전류와, 접지로 흐르는 불필요한 전류를 줄임으로써 전체적인 전류 소비를 줄인 스타트 업 회로를 갖는 전력 증폭 장치를 제공하는데 있다.
도 1은 종래의 스타트 업(START-UP) 회로를 갖는 전력 증폭 장치를 설명하기 위한 회로도이다.
도 2(a)~2(d)는 도 1에 도시된 스타트 업 회로를 갖는 전력 증폭 장치의 전압 및 전류를 나타내는 파형도들이다.
도 3은 본 발명에 따른 스타트 업 회로를 갖는 전력 증폭 장치를 설명하기 위한 바람직한 일실시예의 회로도이다.
도 4(a)~4(d)는 도 3에 도시된 스타트 업 회로를 갖는 전력 증폭 장치의 전압 및 전류를 나타내는 파형도들이다.
상기 과제를 이루기 위해, 본 발명에 따른 스타트 업 회로를 갖는 전력 증폭 장치는, 다양한 범위를 갖는 전압 전원이 공급될 때, 적은 전류를 소비하여 전체 회로에 안정된 전류를 공급하도록 돕는 스타트 업 회로, 스타트 업 회로의 구동에 응답하여 정상적인 회로 동작에 요구되는 기준 전류를 생성하는 기준 바이어스 회로, 복수 개의 트랜지스터들을 구비하고, 기준 전류를 입력으로하여 트랜지스터들의 에미터 또는 콜렉터 면적에 상응하는 소정의 바이어스 전류들을 생성하고, 생성된 바이어스 전류들을 공급하는 전류 공급 수단, 입력 단의 부하가 증가할 때 과부하로 인한 오동작이 발생하는 것을 차단하는 과부하 보호 수단, 정입력 및 부입력 단자를 통하여 인가되는 신호를 바이어스 전류들에 응답하여 증폭하고, 증폭된 결과를 출력하는 제1연산 증폭기, 및 정입력 및 부입력 단자를 통하여 인가되는 신호를 바이어스 전류들에 응답하여 증폭하고, 증폭된 결과를 출력하는 제2연산 증폭기로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 스타트 업 회로를 갖는 전력 증폭 장치의 구성에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 따른 스타트 업 회로를 갖는 전력 증폭 장치를 설명하기 위한 바람직한 일실시예의 회로도로서, 스타트 업 회로(310), 전류 공급부(320), 과부하 보호부(330), 기준 바이어스 회로(340), 제1연산 증폭기(350) 및 제2연산 증폭기(360)로 구성된다. 여기에서, 스타트 업 회로(310)는 저항들(R30, R32)과, NPN트랜지스터들(Q37)로 이루어지고, 전류 공급부(320)는 PNP트랜지스터들 (Q31~Q36)로 이루어지고, 과부하 보호부(330)는 저항들(R33, R34)과 NPN 트랜지스터들(Q38, Q40, Q41, Q42)로 이루어지고, 기준 바이어스 회로(340)는 저항들(R44, R47), PNP트랜지스터들(Q43, Q45) 및 NPN트랜지스터들(Q44, Q46, Q47)로 이루어진다.
도 3에 도시된 스타트 업 회로(310)는 전원 전압(VCC)의 변화에 대해서 안정된 전류를 공급하기 위한 회로로서, 전원 전압(VCC)이 공급될 때 구동되어 바이어스 회로를 포함한 전력 증폭 장치가 정상적인 동작을 시작하도록 돕고, 회로의 동작이 안정되면 동작을 중지함으로써 전체 회로에서 동작 상 분리된다. 기준 바이어스 회로(340)는 스타트 업 회로가 구동되면 정상적인 회로 동작에 요구되는 기준 전류를 생성한다. 전류 공급부(320)는 복수 개의 병렬 연결된 트랜지스터들로 구현되고, 기준 바이어스 회로(340)에서 생성된 기준 전류에 응답하여 회로 동작에 필요한 소정의 바이어스 전류들을 공급한다. 과부하 보호부(330)는 회로 입력 단에 부하가 증가할 때 과부하로 인한 오동작이 발생하는 것을 차단한다. 제1연산 증폭기(350)는 정입력 단자 INP1및 부입력 단자 INM1를 통하여 소정의 입력 신호를 인가하고, 전류 공급부(320)에서 생성된 바이어스 전류에 응답하여 입력된 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT1를 통하여 출력한다. 또한, 제2연산 증폭기(360)는 정입력 단자 INP2 및 부입력 단자 INM2를 통하여 소정의 입력 신호를 인가하고, 전류 공급부(320)에서 생성된 바이어스 전류에 응답하여 입력된 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT2를 통하여 출력한다.
즉, 도 3에 도시된 전력 증폭 장치는 크게 연산 증폭부와 바이어스 회로로 구분할 수 있으며, 제1연산 증폭기(350)와 제2연산 증폭기(360)는 연산 증폭부를 구성하는 블럭이고, 스타트 업 회로(310), 전류 공급부(320), 기준 바이어스 회로(340) 및 과부하 보호부(330)는 바이어스 회로를 구성하는 블럭이다.
도 4(a)~4(d)는 도 3에 도시된 전력 증폭 장치의 전압 및 전류들을 나타내는 파형도들로서, 4(a)는 전력 증폭 장치에 인가되는 전원 전압(VCC)을 나타내고, 4(b)는 스타트 업 회로(310)의 트랜지스터(Q37)에 흐르는 전류를 나타내고, 4(c)는 회로 전체의 영 입력 전류(quiescent current)를 나타내고, 4(d)는 기준 바이어스 회로(340)의 트랜지스터(Q43)에 흐르는 전류를 나타낸다.
이하에서 도 3에 도시된 스타트 업 회로를 갖는 전력 증폭 장치의 동작에 관하여 상세히 설명하면 다음과 같다.
우선, 도 3에 도시된 전력 증폭 장치에 도 4(a)에 도시된 약 6V의 전원 전압(VCC)이 인가되면, 스타트 업 회로(310)의 저항(R30)을 통하여 NPN 트랜지스터(Q37)의 베이스에 하이 레벨의 전압이 인가되므로 트랜지스터(Q37)는 턴온되고, 콜렉터의 전위는 낮아진다. 도 2(b)와 4(b)를 참조하면, 종래의 전력 증폭 장치에 인가된 것과 같은 6V의 전원 전압(VCC)과 저항(R30)의 저항 값을 선택하였을때, 종래의 회로에 비하여 트랜지스터(Q37)에 흐르는 전류량이 줄어든 것을 알 수 있다. 이 때, 트랜지스터(Q37)의 콜렉터 전압이 낮아지면, 기준 바이어스 회로(340)의 기준 트랜지스터들(Q43, Q45)의 베이스로 로우 레벨의 전압이 인가되기 때문에, 트랜지스터들(Q43,Q45)은 턴온되어 그 콜렉터 전위가 높아지고, 트랜지스터(Q44)의 에미터 전위는 낮아진다. 도 4(d)를 참조하면, 기준 바이어스 회로(340)의 트랜지스터(Q43)에 흐르는 전류량은 종래의 회로에 비하여 감소하게 된다. 또한, 기준 트랜지스터(Q43)의 콜렉터에 흐르는 전류는 트랜지스터(Q47)의 콜렉터로 인가되어 기준 전류(IREF)를 생성하고, 이러한 전류는 트랜지스터(Q46)를 통하여 반복된다. 트랜지스터(Q47)의 에미터 전압은 저항(R47) 의 저항값만큼 레벨 다운된다. 이 때, 기준 바이어스 회로(340)에서 생성된 기준 전류(IREF)는 전류 공급부(320)의 래터럴(LATERAL)PNP트랜지스터인 트랜지스터들 (Q31~Q36)의 콜렉터 면적 비에 상응하는 각각의 바이어스 전류들을 생성하여 회로 전체에 공급한다. 즉, 전류 공급부(320)는 적절한 비율의 콜렉터 면적비를 갖는 트랜지스터들로 구현하여 회로 전체에 요구되는 전류를 생성하게 된다. 여기에서, 전류 공급부(320)의 멀티 콜렉터 트랜지스터들(Q31, Q34, Q35, Q36)은 종래에는 여분의 콜렉터를 접지(GND)와 연결하여 불필요한 전류를 소비하였으나, 본 발명에서는 그 콜렉터들을 도 3에 도시된 바와 같이 연결하여 효율적으로 이용한다. 그 예로서, 트랜지스터(Q31)의 제1콜렉터(N4)를, 트랜지스터(Q35)의 콜렉터와 트랜지스터(Q36) 의 제1콜렉터 즉, 종래에 접지(GND)와 연결되었던 제1노드(N1)에 연결함으로써 전체 회로에 흐르는 전류량을 줄일 수 있다. 트랜지스터(Q31)의 제2콜렉터는 바이어스 라인(37)과 연결되어 그 콜렉터 전류가 제2연산 증폭기(360)로 인가되고, 제3콜렉터는 바이어스 라인(33)과 연결되어 그 콜렉터 전류가 제1연산 증폭기(350)로 인가된다. 또한, 트랜지스터(Q32)의 제1콜렉터는 바이어스 라인(35)으로 연결되어 제2연산 증폭기(360)에 바이어스 전류를 공급하고, 트랜지스터(Q32)의 제2콜렉터, 트랜지스터(Q33)의 콜렉터 및 트랜지스터(Q34)의 제1콜렉터와 연결된 제2노드(N2)는 제1연산 증폭기(350)와 제2연산 증폭기(360)의 바이어스 라인(34)과 연결되어 필요한 바이어스 전류를 공급한다. 또한, 종래에 접지(GND)와 연결되었던 트랜지스터(Q34)의 제2콜렉터 즉, 제3노드(N3)는 과부하 보호부(330)의 트랜지스터 (Q38)의 콜렉터와 연결함으로써 접지(GND)로 흐르는 불필요한 전류 소비를 줄인다. 트랜지스터(Q36)의 제2콜렉터는 바이어스 라인(31)과 연결되어 제1연산 증폭기 (350)로 인가된다.
상술한 과정을 통하여 제2노드(N2) 즉, 과부하 보호부(330)의 NPN트랜지스터 (Q40)의 콜렉터에 소정의 전류가 흐르면, 인가된 전류는 베이스와 콜렉터가 연결된 다이오드 구조의 트랜지스터(Q40)를 턴온시켜 트랜지스터(Q38)의 베이스에 전압을 공급한다. 여기에서, 트랜지스터(Q38)의 콜렉터는 종래와는 달리 트랜지스터(Q34) 의 콜렉터와 연결되었으나, 트랜지스터(Q38)의 VBE즉, 베이스와 에미터 사이의 전압은 종래와 마찬가지로 제2노드(N2)에 나타난다.
여기에서, 트랜지스터(Q37)의 에미터는 트랜지스터(Q35)의 콜렉터 즉, 제1노드(N1)와 연결되었으므로 PNP트랜지스터들(Q31, Q35, Q36)이 턴온됨에 따라 제1노드(N1)에는 전류가 흐르게 되고, 이 전류는 저항(R32)에 의해 제1노드(N1)에 높은 전위가 생성되도록 한다. 이 때 트랜지스터(Q37)의 VBE즉, 에미터와 베이스 간 전압이 0.6V 이하가 되면 트랜지스터(Q37)는 턴오프된다. 예를 들어, 제1노드(N1)의 전류가 총 180uA 정도가 된다면 저항(R32)을 30K이상으로 선택할 때 VBE는 0.6V이하가 되므로 트랜지스터(Q37)는 턴오프된다. 따라서, 트랜지스터 (Q37)가 턴오프되면, 도 3에 도시된 전력 증폭 장치에서 스타트 업 회로(310)의 동작은 완료되고, 전력 증폭 장치가 정상적인 기능을 수행하게 되면 스타트 업 회로(310)는 다른 회로들로부터 완전히 분리된다. 도 4(c)는 제1연산 증폭기(350) 또는 제2연산 증폭기(360)의 영 입력 전류(quiescent current) 즉, 입력 신호가 없는 경우에 흐르는 전류를 나타낸 것으로서, 종래의 회로에 비하여 그 양이 줄어들었음을 알 수 있다. 또한, 과부하 보호부(330)의 트랜지스터(Q41, Q42)는 정상적인 동작 시에는 턴온되지 않고, 입력 단의 부하가 증가하여 과부하 상태에 이르면, 저항들(R35, R36)을 통한 전압이 증가하여 트랜지스터(Q41, Q42)를 턴온시킴으로써 과부하 시의 오동작을 방지한다. 트랜지스터(Q41)의 에미터는 바이어스 라인(36)과 연결되어 제2연산 증폭기(360)로 소정의 바이어스 전류를 공급하고, 트랜지스터(Q42)의 에미터는 바이어스 라인(32)과 연결되어 제1연산 증폭기(350)로 소정의 바이어스 전류를 공급한다. 이러한 과정을 통하여 스타트 업 회로(310)는 구동을 완료하고, 제1연산 증폭기(350)는 인가된 전원 전압(VCC) 및 각 바이어스 라인(31~34)을 통하여 인가되는 바이어스 전류들에 응답하여 정입력 단자 INP1와 부입력 단자 INM1을 통하여 입력된 소정의 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT1를 통하여 출력한다. 또한, 제2연산 증폭기(360)는 인가된 전원 전압(VCC) 및 각 바이어스 라인들(34~37)에 응답하여 정입력 단자 INP2와 부입력 단자 INM2를 통하여 입력된 소정의 신호를 증폭하고, 증폭된 결과를 출력 단자 VOUT2를 통하여 출력한다.
결국, 도 3에 도시된 바와 같이 바이어스 회로를 변경함으로써 전류 공급부(320)를 구성하는 트랜지스터들의 여분의 콜렉터를 접지(GND)와 연결하지 않고 효율적으로 처리하여 종래에 발생했던 불필요한 전류 소모를 줄일 수 있고, 스타트 업 회로(310)의 트랜지스터(Q37)를 구동시키기 위해 요구되었던 전류량을 줄일 수 있다.
본 발명에 따르면, 스타트 업 회로를 동작시키기 위한 전류의 소비를 줄임으로써 출력단의 전력 트랜지스터에 흐르는 전류는 변화시키지 않고, 불필요한 전류의 소비를 제거하여 회로 전체의 소비 전류를 줄일 수 있다는 효과가 있다.

Claims (5)

  1. 다양한 범위를 갖는 전압 전원이 공급될 때, 적은 전류를 소비하여 전체 회로에 안정된 전류를 공급하도록 돕는 스타트 업 회로;
    상기 스타트 업 회로의 구동에 응답하여 정상적인 회로 동작에 요구되는 기준 전류를 생성하는 기준 바이어스 회로;
    복수 개의 트랜지스터들을 구비하고, 상기 기준 전류를 입력으로하여 상기 트랜지스터들의 에미터 또는 콜렉터 면적에 상응하는 소정의 바이어스 전류들을 생성하고, 상기 생성된 바이어스 전류들을 공급하는 전류 공급 수단;
    입력 단의 부하가 증가할 때 과부하로 인한 오동작이 발생하는 것을 차단하는 과부하 보호 수단;
    정입력 및 부입력 단자를 통하여 인가되는 신호를 상기 바이어스 전류들에 응답하여 증폭하고, 상기 증폭된 결과를 출력하는 제1연산 증폭기; 및
    정입력 및 부입력 단자를 통하여 인가되는 신호를 상기 바이어스 전류들에 응답하여 증폭하고, 상기 증폭된 결과를 출력하는 제2연산 증폭기를 포함하는 것을 특징으로하는 전력 증폭 장치.
  2. 제1항에 있어서, 상기 스타트 업 회로는,
    상기 전원 전압과 연결된 제1저항;
    상기 제1저항의 일측과 연결된 베이스를 갖고, 상기 전류 공급 수단 및 상기 기준 바이어스 회로의 입력과 연결된 콜렉터를 갖는 제1트랜지스터; 및
    상기 제1트랜지스터의 에미터와 접지 사이에 연결된 제2저항을 포함하는 것을 특징으로하는 전력 증폭 장치.
  3. 제2항에 있어서, 상기 기준 바이어스 회로는,
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖는 제2트랜지스터;
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 상기 전원 전압과 연결된 에미터를 갖는 제3트랜지스터;
    상기 제3트랜지스터의 콜렉터와 연결된 베이스와, 상기 제1트랜지스터의 콜렉터와 연결된 콜렉터를 갖는 제4트랜지스터;
    상기 제2트랜지스터의 콜렉터와 상기 제3트랜지스터의 콜렉터 사이에 연결된 제3저항;
    상기 제2트랜지스터의 콜렉터와 연결된 콜렉터와, 접지와 연결된 에미터를 갖는 제5트랜지스터;
    상기 제5트랜지스터의 베이스와 연결된 베이스 및 콜렉터와, 상기 제4트랜지스터의 에미터와 연결된 에미터를 갖는 제6트랜지스터; 및
    상기 제6트랜지스터의 에미터와 접지 사이에 연결된 제4저항을 포함하는 것을 특징으로하는 전력 증폭 장치.
  4. 제3항에 있어서, 상기 전류 공급 수단은,
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 제1바이어스 라인과 연결된 제1콜렉터 및 제2바이어스 라인과 연결된 제2콜렉터를 갖는 제7트랜지스터;
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 상기 제2바이어스 라인과 연결된 콜렉터를 갖는 제8트랜지스터;
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 상기 제2바이어스 라인과 연결된 제1콜렉터를 갖는 제9트랜지스터;
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 상기 제1트랜지스터의 에미터와 연결된 콜렉터를 갖는 제10트랜지스터;
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 상기 제5트랜지스터의 콜렉터와 연결된 제1콜렉터 및 제3바이어스 라인과 연결된 제2콜렉터를 갖는 제11트랜지스터; 및
    상기 제1트랜지스터의 콜렉터와 연결된 베이스와, 전원 전압과 연결된 에미터를 갖고, 상기 제5트랜지스터의 콜렉터와 연결된 제1콜렉터, 제4바이어스 라인과 연결된 제2콜렉터 및 제5바이어스 라인과 연결된 제3콜렉터를 갖는 제12트랜지스터를 포함하는 것을 특징으로하는 전력 증폭 장치.
  5. 제4항에 있어서, 상기 과부하 보호 수단은,
    상기 제8트랜지스터의 제2콜렉터와 접지 사이에 연결된 콜렉터 및 에미터를 갖는 제13트랜지스터;
    상기 제13트랜지스터의 베이스와 연결된 에미터와, 상기 제9트랜지스터의 콜렉터와 연결된 베이스 및 콜렉터를 갖는 제14트랜지스터;
    상기 제14트랜지스터의 에미터와 일측이 연결된 제5저항;
    상기 제5저항의 타측과 연결된 베이스 및 콜렉터를 갖고, 제6바이어스 라인과 연결된 에미터를 갖는 제15트랜지스터;
    상기 제14트랜지스터의 베이스 및 콜렉터와 일측이 연결되고, 상기 제15트랜지스터의 베이스 및 콜렉터에 타측이 연결된 제6저항; 및
    상기 제6저항의 타측과 연결된 베이스 및 콜렉터를 갖고, 제7바이어스 라인과 연결된 에미터를 갖는 제16트랜지스터를 포함하는 것을 특징으로하는 전력 증폭 장치.
KR1019980004001A 1998-02-11 1998-02-11 스타트 업 회로를 갖는 전력 증폭 장치 KR19990069622A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004001A KR19990069622A (ko) 1998-02-11 1998-02-11 스타트 업 회로를 갖는 전력 증폭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004001A KR19990069622A (ko) 1998-02-11 1998-02-11 스타트 업 회로를 갖는 전력 증폭 장치

Publications (1)

Publication Number Publication Date
KR19990069622A true KR19990069622A (ko) 1999-09-06

Family

ID=65894183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004001A KR19990069622A (ko) 1998-02-11 1998-02-11 스타트 업 회로를 갖는 전력 증폭 장치

Country Status (1)

Country Link
KR (1) KR19990069622A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046292A (ko) * 2000-12-12 2002-06-21 곽정소 전류소모를 최소하기 위한 스타트업회로
KR100454215B1 (ko) * 2001-10-10 2004-10-26 브이케이 주식회사 밴드갭 기준전압 발생회로의 스타트업 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046292A (ko) * 2000-12-12 2002-06-21 곽정소 전류소모를 최소하기 위한 스타트업회로
KR100454215B1 (ko) * 2001-10-10 2004-10-26 브이케이 주식회사 밴드갭 기준전압 발생회로의 스타트업 회로

Similar Documents

Publication Publication Date Title
KR100400383B1 (ko) 기준 전압원 회로 및 전압 피드백 회로
US4334198A (en) Biasing of transistor amplifier cascades
US4626771A (en) ECL slave reference generator
KR19980071656A (ko) 귀환증폭기 및 이를 이용한 광수신기
KR100294413B1 (ko) 부하구동회로
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5754066A (en) Output stage for buffering an electrical signal and method for performing the same
US4937515A (en) Low supply voltage current mirror circuit
KR19990069622A (ko) 스타트 업 회로를 갖는 전력 증폭 장치
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
KR0142085B1 (ko) 구동 전류 제한 트래지스터 장치
US5764105A (en) Push-pull output circuit method
US20030201828A1 (en) Operational amplifier
US5907260A (en) Differential amplifying circuit
US5397935A (en) Bias current supplying circuit
JP2906329B2 (ja) 設定値電流供給回路
JP2554543B2 (ja) 電源回路
US5994941A (en) Operating voltage point compensation circuit for a transistorized circuit
KR100524882B1 (ko) 온도 보상 기능과 넓은 동작 범위를 갖는 전력 증폭기
US5014019A (en) Amplifier circuit operable at low power source voltage
JP3365936B2 (ja) 増幅回路
JP3670446B2 (ja) 安定化電源回路
JPS6373706A (ja) 増幅回路装置
JP3063345B2 (ja) 飽和防止回路
KR19990037538A (ko) Btl 증폭 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination