KR100292728B1 - 반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로 - Google Patents

반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로 Download PDF

Info

Publication number
KR100292728B1
KR100292728B1 KR1019950024614A KR19950024614A KR100292728B1 KR 100292728 B1 KR100292728 B1 KR 100292728B1 KR 1019950024614 A KR1019950024614 A KR 1019950024614A KR 19950024614 A KR19950024614 A KR 19950024614A KR 100292728 B1 KR100292728 B1 KR 100292728B1
Authority
KR
South Korea
Prior art keywords
switch element
terminal
mos
input
inverter
Prior art date
Application number
KR1019950024614A
Other languages
English (en)
Other versions
KR960008335A (ko
Inventor
가와노하루미
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR960008335A publication Critical patent/KR960008335A/ko
Application granted granted Critical
Publication of KR100292728B1 publication Critical patent/KR100292728B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[목적] 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준전압을 참조하여 판정하고 출력하는 센스회로부 (S) 를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준 전압 공급용 단자 (REF) 를 구비하는 반도체 집적회로의 정지시 전류를 보다 정확히 측정하는 방법을 제공하는 데에 있다.
[구성] 게이트가 기준전압 공급용 단자 (REF) 에 제어부 (15) 를 통하여 접속되고, 단자 (REF) 에 기준전압이 입력된 경우는 온상태로 되며, 적어도 전원전압이 입력된 경우는 오프상태로 되는 제 1 스위치 소자 (1) 를, 센스회로부 (S) 전원전압 공급라인의 사이에 설치하고, 반도체 집적회로를 구성한다. 그리고, 반도체 집적회로의 정지시 전류를 측정할 때는, 상기 기준 전압 공급용 단자 (REF) 에 대해서 상기 전원전압을 공급한다.

Description

반도체 집적회로의 정지시 전류측정방법 및 그에 적합한 반도체 집적회로
제1도는 실시예 1 의 설명도의 한 도면.
제2도는 실시예 1 의 설명도의 다른 도면.
제3도는 실시예 2 의 설명도의 한 도면.
제4도는 실시예 2 의 설명도의 다른 도면.
제5도는 실시예 3 의 설명도의 한 도면.
제6도는 실시예 3 의 설명도의 다른 도면.
제7도는 실시예 4 의 설명도의 한 도면.
제8도는 실시예 4 의 설명도의 다른 도면.
제9도는 실시예 5 의 설명도.
제10도의 (a) ~ (d)는, 변형예의 설명도.
제11도는 실시예 5 의 변형예의 설명도.
제12도는 각 실시예의 변형예의 설명도.
제13도는 종래기술 및 과제의 설명도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 제 1 스위치 소자 (P-MOS) 2~4, 8 : P-MOS
7 : 제 2 스위치 소자 (N-MOS) 5, 6, 9, 10 : N-MOS
11~14 : 인버터 15 : 제어부
S : 센스회로부 REF : 기준전압 공급용 단자
IN : 입력신호 입력단자 OUT : 출력단자
INV : 인버터 회로
본 발명은, 소진폭인 입력신호를 취급하는 센스회로부를 포함하는 반도체 집적회로의 정지(靜止) 시 전류를 측정하는 방법과, 그 때에 적합한 반도체 집적회로에 관한 것이다.
보다 고속으로 동작하는 반도체 집적회로를 실현하기 위한 한 기술로서, 신호진폭이 작은 신호를 취급하는 입력버퍼회로가 필요로 되고 있다(예를 들면 문헌 I (닛께이 일렉트로닉스 1992. 6.8.(no.556), pp. 133~141). 그 일예로서 GTL (Gunning Transceiver Logic) 이라 불리는 입력버퍼회로를 설치한 반도체 집적회로를 구축하는 예가, 상기 문헌 I의 특히 136 페이지에 개시되어 있다. 제 13 도는 이 GTL 이라 불리는 입력버퍼회로를 나타낸 도면이다. 이 입력버퍼회로는, 소진폭인 입력신호가 입력되는 단자 (입력단자 (IN)) 와, P 채널 MOS (Metal Oxide Semiconductor) 전계효과 트랜지스터 (21, 22, 23; 이하, P-MOS 라고 함) 및 N 채널 MOS 전계효과트랜지스터 (24, 25; 이하, N-MOS 라고도 함) 로 구성되는 센스회로부 (센스 증폭기) (20) 와 기준전압 공급용 단자 (REF) 와, 출력단자 (OUT) 를 구비하고 있다. 이 입력버퍼회로에서는, 기준전압 입력단자 (REF) 의 전압에 대하여 입력단자 (IN) 의 입력 전압이 높은지 낮은지에 따라서, 신호 (N21) 에 로우레벨 또는 하이레벨이 출력된다. 또, 이 로우레벨 또는 하이레벨의 신호는, P-MOS (26) 와 N-MOS (27, 28) 로 이루어지는 인버터 회로 (INV) 및 인버터 (29, 30) 를 통하여, 출력단자 (OUT) 로 전달된다. 그리고, 인버터 회로 (INV) 에 있어서의 N-MOS (27) 는 핫캐리어 대책용 트랜지스터이다. 또, GTL 의 규격에 의해, 기준전압은 0.8V, 입력전압은 약 0~1.2V 로 각각 정해져 있다.
그런데, 반도체 집적회로를 출하하는 경우, 출하시의 테스트의 하나로서, 반도체 집적회로의 단자에 정지상태의 소정의 테스트 신호를 인가한 상태에서 전원으로부터 GND 로 흐르는 전류를 측정하는 테스트, 소위 정지시 전류측정이 행해진다. 이 측정결과가, 반도체 집적회로 중에 트랜지스터의 파손부분이 있는지 여부의 판단 자료의 하나가 될 수 있기 때문이다. 제 13 도에 나타낸 입력버퍼회로를 입력부로서 구비하는 반도체 집적회로의 경우도, 그 출하 시에 이 반도체 집적회로의 주요부를 테스트할 목적으로, 정지시 전류의 측정이 행해진다. 그러나, 종래의 입력버퍼회로에서는, 입력신호의 진폭이 전원전압 보다 작기 때문에, P-MOS (21, 22, 23) 및 N-MOS (24, 25)는 항상 온 상태로 된다. 이로써, 정지시의 전류측정시에 센스회로부 (20) 에 항상 전류 (i21) (제 13 도 참조) 가 흐른다. 이 전류는, 정지시 전류측정에 의해 반도체 집적회로 중에 트랜지스터의 파손부분이 있는지의 여부를 판단하기 어렵게 한다는 문제점이 있었다.
또, 상기 문제를 해결하기 위하여 입력단자 (IN) 을 VDD로 하고 P-MOS (21) 를 오프(OFF) 상태로 하여, 소비전류 (i21) 를 흐르지 않게 할 수가 있었지만, 이 때 P-MOS (22) 및 N-MOS (24) 도 오프상태로 되기 때문에 신호 (N21) 는 하이 임피던스 상태 (플로우팅 상태) 로 된다. 따라서, P-MOS (26) 및 N-MOS (27, 28) 를 구비하는 인버터 회로 (INV) 에 소비전류가 흐른다는 문제점이 있었다.
따라서, 정지시의 전류 측정시에 있어서, 센스회로부로 전류가 흐르는 것을 방지하기 위하여, 이 출원의 제 1발명에 의하면, 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준 전압을 참조하여 판정하고 출력하는 센스회로부를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준전압 공급용 단자를 구비하는 반도체 집적회로의 정지시 전류를 측정함에 있어서, 제어단자가 기준전압 공급용단자에 직접 또는 간접적으로 접속되어 있는 스위치 소자로서 상기 기준전압 공급용 단자에 기준전압이 입력된 경우에는 온상태로 되며, 적어도 전원전압이 공급된 경우에는 오프상태로 되는 스위치 소자 (제 1 스위치 소자) 를 센스 회로부와 전원전압 공급라인의 사이에 설치하여, 반도체 집적회로를 구성하고 있으며, 이 반도체 집적회로의 정지시 전류를 측정할 때는, 상기 기준전압 공급용 단자에 대하여 상기 전원전압을 공급하는 것을 특징으로 한다.
그리고, 제 1 발명에 있어서는, 상기 센스회로부의 출력단에 인버터회로가 접속되어 있는 것으로 하는 경우는, 상기 입력버퍼회로를, 제어단자가 상기 기준전압 공급용 단자에 직접 또는 간접적으로 접속되어 있는 제 2 스위치 소자로서, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 제 2 스위치 소자를, 상기 센스회로부의 출력단과 접지전위 사이에 설치되어 있어, 상기 정지시 전류측정을 행하는 것이 좋다.
또, 이 출원의 제 2 발명에 의하면, 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준전압을 참조하여 판정하고 출력하는 센스회로부를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준전압 공급용 단자를 구비하는 반도체 집적회로에 있어서, 제어단자가 기준전압 공급용 단자에 직접 또는 간접적으로 접속되어 있는 스위치 소자로서 상기 기준전압 공급용 단자에 기준전압이 입력된 경우에는 온상태로 되고, 적어도 전원전압이 공급된 경우에는 오프상태로 되는 스위치 소자 (제 1 스위치 소자) 를, 센스 회로부와 전원전압 공급라인 사이에 구비하는 것을 특징으로 한다.
이 제 2 발명에 있어서, 상기 입력버퍼회로를, 상기 센스 회로부의 출력단에 인버터 회로가 접속된 것으로 하는 경우는, 제어단자가 상기 기준전압 공급용단자에 직접 또는 간접적으로 접속되어 있는 제 2 스위치 소자로서, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 제 2 스위치 소자를, 상기 센스회로부의 출력단과 접지전위 사이에 설치하는 것이 가장 적합하다.
이 출원의 제 1 발명에 의하면, 정지시 전류의 측정테스트 시에 있어서는 제 1 스위치 소자가 오프상태로 되기 때문에 센스회로부에는 이를 구동하는 전원전압이 공급되지 않는다. 또, 소정의 제 2 스위치 소자를 설치하는 가장 적함한 예에서는, 정지시 전류의 측정 테스트 시에 있어서 인버터회로의 입력단자의 전위가 접지전위에 고정된다.
또, 이 출원의 제 2 발명에 의하면, 제 1 발명의 방법을 용이하게 실시할 수 있는 반도체 집적회로를 얻을 수 있다.
이하, 도면을 참조하여 이 출원의 제 1 및 제 2 발명의 실시예에 대해서 아울러 설명한다. 그리고, 설명에 이용하는 각 도면은 반도체 집적회로에 있어서의 이 발명에 관한 입력버퍼회로부분에 착안하여 나타낸 것임을 이해하여야 한다. 또, 설명에 이용하는 각 도면에 있어서, 동일한 구성성분에 대해서는 동일한 부호를 붙여서, 그 중복되는 설명을 생략한다.
[실시예 1]
제 1 도는 이 발명의 실시예 1 의 반도체 집적회로에 있어서의 입력버퍼 회로부분을 주로 나타낸 도면이다.
이 실시예 1의 반도체 집적회로는, 입력신호 입력단자 (IN)와, 센스 회로부 (센스 증폭기) (S) 와, 기준전압 공급단자 (REF) 와, 인버터 회로 (INV) 와, 제 1 스위치 소자로서의 P-MOS (1) 와, 제 2 스위치 소자로서의 N-MOS (7) 와, 인버터 (11, 12) 와, 인버터 (13, 14) 와, 출력단자 (OUT) 와 집적회로의 주요부 (도시하지 않음) 를 구비한다.
여기에서, 센스회로부 (S) 는, 이 경우 P-MOS (2, 3, 4) 및 N-MOS (5, 6) 로 이루어지는 P-MOS 차동증폭회로로 구성되어 있다 (접속관계는 후술한다). 또, 인버터 회로 (INV) 는, P-MOS (8) 및 N-MOS (9, 10) 로 구성되어 있다. 그리고, 인버터 회로 (INV) 에 있어서의 N-MOS (9) 는 핫 캐리어 대책용 트랜지스터이다. 또, 제 1 스위치 소자인 P-MOS (1) 는, 기준전압 공급용단자 (REF) 에 기준전압이 입력된 경우에는 온 상태로 되며, 적어도 전원전압이 공급된 경우에는 오프상태로 되는 스위치 소자이다. 또, 제 2 스위치 소자인 N-MOS (7) 는, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 스위치 소자이다. 또, 이 실시예에서는 인버터 (13) 및 인버터 (14) 는, 제 1 스위치 소자인 P-MOS (1) 및 제 2 스위치 소자인 N-MOS (7) 에 대한 제어신호를, 기준전압 공급용 단자 (REF) 에 있어서의 전압에 의거하여 생성하는 제어부 (15) 를 구성한다. 기준전압 (0.8V) 은 P-MOS (1) 및 N-MOS (7) 를 구동할 수 있는 레벨로 변환하기 위한 것이다. 또, 인버터회로 (13) 의 P-MOS 및 N-MOS 는, 각각, 다른 트랜지스터에 비하여, 게이트폭/게이트길이의 비를 작게함으로써 크기를 작게 한다. 이 반도체 집적회로의 통상 동작시의 소비전류를 작게 하기 위한 것이다.
다음에 제 1 도에 나타낸 각 구성성분의 상세한 접속관계를 설명한다. 입력단자 (IN) 를 P-MOS (2) 및 P-MOS (3) 의 게이트와 접속하고 있다. 제 1 스위치 소자인 P-MOS (1) 는, 전원공급라인과 센스 회로부 (S) 사이에 설치되어 있다. 상세하게는, P-MOS (1) 의 소스를 전원공급라인에 접속하고, 드레인을 센스회로부 (S) 에서의 정전류원으로서 기능하는 P-MOS (2) 의 소스에 접속하고 있다. 또, 이 P-MOS (1) 의 제어단자인 게이트에 기준전압 공급용 단자 (REF) 를, 이 실시예에서는 인버터 (14, 13) 를 통하여 접속하고 있다. 그리고, 인버터 (14) 의 출력단에서의 신호를 이하 N2 라 칭한다. 또 센스회로부 (S) 에서는, P-MOS (2) 의 드레인을 P-MOS (3) 의 소스 및 P-MOS (4) 의 소스와 각각 접속하여 있으며, P-MOS (3) 의 드레인을 N-MOS (5) 의 드레인과 접속하고 있다. 그리고, P-MOS (3) 의 드레인과 N-MOS (5) 의 드레인과의 접속점 (P) 에서의 신호를 이하 N1 이라 칭한다. 또, N-MOS (5) 의 게이트를 N-MOS (6) 의 게이트, 드레인 및 P-MOS (4) 의 드레인과 각각 접속하고 있으며, N-MOS (5) 의 소스 및 N-MOS (6) 의 소스를 접지전위와 각각 접속하고 있다. 그리고, P-MOS (4) 의 게이트를 입력단자 (REF) 와 접속하고 있다. 또, N-MOS (7) 는 센스회로부 (S) 의 출력과 접지전위의 사이에 설치되어 있다. 상세하게는, N-M0S (7) 의 드레인을, P-MOS (3) 의 드레인과 N-MOS (5) 의 드레인의 접속점 (P) 에 접속하고, 소스를 접지전위와 접속하고 있다. 또, 이 N-MOS (7) 의 게이트에 기준전압 공급용 단자 (REF) 를, 이 실시예에서는 인버터 (14, 13) 를 통하여 접속하고 있다. 또, 신호 (N1) 를 나타내는 신호선을 인버터 회로 (INV) 에서의 P-MOS (8) 및 N-MOS (10) 의 각 게이트와 각각 접속하고 있으며, P-MOS (8) 의 소스를 전원전위와 접속하고 있고, P-MOS (8) 의 드레인을 N-MOS (9) 의 드레인 및 인버터 (11) 의 입력과 접속하고 있으며, N-MOS (9) 의 게이트를 전원전위와 접속하고 있으며, N-MOS (9) 의 소스를 N-MOS (10) 의 드레인과 접속하고 있으며, N-MOS (10) 의 소스를 접속전위와 접속하고 있다. 그리고, 인버터 (11)의 출력을 인버터 (12) 의 입력과 접속하고 있으며, 인버터 (12) 의 출력을 출력단자 (OUT) 와 접속하고 있다.
다음에, 이 실시예 1 의 반도체 집적회로의 동작을 설명함으로써 제 1 발명의 정지시 전류측정법에 대해서 설명한다. 이 설명을 제 1 도 및 제 2 도를 참조하여 행한다. 여기에서, 제 2 도는 제 1 도에 나타낸 회로의 동작 설명에 제공하는 타임차트 및 이 회로에서의 소비전류의 시간적 변화를 아울러 나타낸 도면이다.
먼저, 통상동작에 있어서의 입력신호의 상승시의 동작에 대하여 설명한다. 그리고, 입력단자 (REF) 의 전압은, GTL 의 규격에 의해 0.8V 가 된다. 또, 상승할 때이므로, 입력전압은 OV 이다. 또, 여기에서는, 인버터회로 (13) 의 센스레벨은 (0.8V) 보다도 높게 설정한다.
통상 동작이므로 입력단자 (REF) 의 전압이 0.8V 이기 때문에, 신호 (N2) 는 로우레벨로 된다. 신호 (N2) 가 로우레벨이면, P-MOS (1) 는 온상태, N-MOS (7) 는 오프상태로 된다. 또, 입력단자 (IN) 의 전압은 OV 로 되어 있으므로, 신호 (N1) 는 H 레벨 근처로 되기 때문에, 결국 출력 (OUT) 은 L 레벨로 된다 (제 2 도의 t1으로 표시된 구간). 그리고, 이 때, 이 입력버퍼회로에서의 총소비전류는, 센스회로부 (S) 에서의 전류 (i1) 와, 인버터회로 (13) 를 흐르는 전류와, 인버터 회로 (INV) (P-MOS (8), N-MOS (9) 및 N-MOS (10) 로 구성되는 부분) 을 흐르는 전류와의 합이 된다.
이 상태로부터 입력단자 (IN) 의 전압을 1.2V 로 변화시키면, 신호 (N1) 는 로우레벨로 되므로 출력 (OUT) 은 하이레벨로 된다 (제 2 도의 t2로 나타내는 구간). 그리고, 입력단자 (IN) 및 출력단자 (OUT) 의 전압레벨을 확정한 후의 이 입력버퍼회로에서의 총소비전류는, 전류(i1) 와, 인버터회로 (13) 를 흐르는 전류의 합으로 된다.
다음에, 입력단자 (IN) 의 전압의 하강시의 동작에 대해서 설명한다. 제 2 도의 t2의 시간구간의 후입력단자 (IN) 의 전압을 OV 로 변화시키면, 신호 (N1) 는 하이레벨에 가깝게 되고 출력 (0UT) 은 로우레벨로 된다 (제 2 도의 t3로 나타내는 구간). 그리고, 입력단자 (IN) 및 출력단자 (OUT) 의 전압레벨이 확정된 후의 이 입력버퍼회로에서의 총소비전류는, 도 2 에 t1으로 표시된 전류와 동일하게 된다.
다음에, 정지시 전류측정시의 동작에 대해서 설명한다. 이 발명에서는 정지시 전류측정에 있어서 입력단자(REF) 의 전압을 전원전위로 한다. 이로써 신호 (N2) 는 하이레벨이 되므로, P-MOS (1) 가 오프상태로 되고 N-MOS (7) 는 온 상태로 된다. P-MOS (1) 가 오프상태가 되므로, 센스 회로부 (S) 에는 전류 (i1) 가 흐르지 않는다. 또, N-MOS (7) 가 온 상태이므로 인버터 회로 (INV) 의 입력레벨이 접지전위에 고정되어 있기 때문에, P-MOS (8), N-MOS (9, 10) 에서의 소비전류는 발생하지 않는다 (제 2 도의 t4로 나타내는 구간).
그러고, 상술한 동작설명에서는, 통상동작의 후에 정지시 전류측정을 하는 예로 행하고 있지만, 이것은 일례일 뿐이다. 정지시 전류측정을 먼저 행하는 경우가 있어도 물론 좋다 (이하의 각 실시예에 있어서도 동일함).
이상 설명한 바와 같이 이 실시예 1 에 의하면, 입력단자 (REF) 의 전압을 전원전압으로 함으로써 P-MOS (1) 를 오프상태로 할 수 있고 또 N-MOS (7) 를 온상태로 할 수 있다. 따라서, 센스회로부 (S)의 전류를 정지할 수 있으며 또 후단의 인버터 회로 (INV) 에서의 소비전류도 없어진다. 따라서, 반도체 집적회로 출하전의 테스트에 있어서 정지시 전류가 정확히 측정될 수 있고 트랜지스터가 파손된 부분이 있는 경우는 불량품의 판단이 용이해진다.
[실시예 2]
제 3 도는 반도체 집적회로의 발명의 실시예 2 를 나타내는 회로도이다. 이 실시예 2 에서는, 실시예 1 에서 설명한 인버터 회로 (13) 를 다음과 같이 구성하고 있다. 즉, ① : 전원전압 공급라인과 접지전위 사이에 설치되어 상보적으로 온ㆍ오프하는 제 3 스위치 소자로서의 P-MOS (51) 및 제 4 스위치 소자로서의 N-MOS (54) 로, 각각의 게이트가 기준전압 공급용 단자 (REF) 에 접속되어 있는 P-MOS (51) 및 N-MOS (54) 와, ② : 이들의 P-MOS (51) 및 N-MOS (54) 사이에 설치되어 상보적으로 온ㆍ오프하는 제 5 스위치 소자로서의 P-MOS (52) 및 제 6 스위치 소자로서의 N-MOS (53) 로서, 각각의 게이트가 입력신호 입력단자 (IN) 에 접속되어서 이들 MOS (52, 53) 의 접속점이 인버터 (14) 의 입력과 접속되어 있는 P-MOS (52) 및 N-MOS (53) 로 구성되어 있다. 이들 MOS (51) ~ (54) 의 상세한 접속관계는 다음과 같이 되어 있다. P-MOS (51) 의 게이트와 N-MOS (54) 의 게이트를 기준 전압 공급용 단자 (REF) 와 접속시키고, P-MOS (52) 의 게이트와 N-MOS (53) 의 게이트는 입력단자 (IN) 와 접속되어 있으며, P-MOS (51) 의 소스는 전원전위와, 드레인은 P-MOS (52) 의 소스와 접속하고 있으며, P-MOS (52) 의 드레인은 N-MOS (53) 의 드레인과 접속하고 있으며, N-MOS (53) 의 소스는 N-MOS (54) 의 드레인과 접속하고 있으며, N-MOS (54) 의 소스는 접지전위와 접속하고 있다.
다음에, 이 실시예 2 의 반도체 집적회로의 동작을 설명함으로써 제 1 발명의 정지시 전류측정법에 대해서 설명한다. 이 설명을 제 3 도 및 제 4 도를 참조하여 설명한다. 여기에서 제 4 도는 제 3 도에 나타내는 회로의 동작설명에 제공하는 타임차트 및 이 회로에서의 소비전류의 시간적 변화를 아울러 나타낸 도면이다.
먼저, 통상동작 (t1~t3) 에 있어서의 입력신호의 상승 및 하강시의 동작은, 실시예 1 의 경우와 기본적으로 동일한 동작이 된다. 그러나, 시간 (t1) 및 (t3) 에 있어서, 입력단자 (IN) 및 출력단자 (OUT) 의 전압이 확정된 후의 총소비전류는, 입력단자 (IN) 의 입력레벨이 로우레벨일 때, N-MOS (53) 가 오프상태로 되고 P-MOS (51, 52), N-MOS (53, 54) 에 전류가 흐르지 않게 되고, 센스회로부 (S) 에서의 전류 (i1) 와 인버터 회로 (INV) 를 흐르는 전류의 합이 된다. 즉, 이 실시예 2 의 경우에는, 통상동작에 있어서 입력신호 (IN) 가 로우레벨 (OV) 일 때 N-MOS (53) 가 오프상태로 되기 때문에, 입력신호 (IN) 가 로우레벨일 때 제어부 (15a) 에서의 소비전류를 없앨 수 있다는 효과를 얻을 수 있다. 그리고, P-MOS (52) 는 입력신호가 하이레벨일때의 제어부 (15a) 에서의 소비전류 경감에 기여한다.
다음에, 이 실시예 2 의 반도체 집적회로에 있어서의 정지시 전류측정시의 동작에 대해서 설명한다. 입력단자 (IN) 및 기준전압 공급단자 (REF) 의 전압을 전원전위로 함으로써, 신호 (N2) 는 하이레벨로 되며, P-MOS (1) 는 OFF 상태로 되고, N-MOS (7) 는 은 상태로 되기 때문에, 신호 (N1) 는 로우레벨이 된다. 그래서, 센스 회로부, P-MOS (51, 52), N-MOS (53, 54) 및 인버터회로 (INV) 에서의 소비전류는 없어진다.
이상과 같이, 실시예 2 에 의하면, 실시예 1 과 동일하게, 입력단자 (IN) 및 입력단자 (REF) 의 전압을 전원전압으로 함으로써, P-MOS (1) 를 오프상태, N-MOS (7) 를 온 상태로 할 수 있다. 이로써, 센스회로부 (S) 의 전류 (i1) 를 없앤다. 또, 인버터 회로 (INV) 의 입력을 로우레벨로 확정시킬 수 있기 때문에 이 회로에서의 소비전류도 없어진다. 따라서, 반도체 집적회로 출하시의 테스트에 있어서, 정지시 전류가 정확히 측정될 수 있고, 트랜지스터가 파손된 부분이 있는 경우에 불량품의 판단이 용이해 진다.
또, 특히 이 실시예 2의 경우, 통상동작에 있어서 입력신호 (IN) 가 로우레벨 (OV) 일 때 N-MOS (53) 가 오프상태로 됨으로, 입력신호 (IN) 가 로우레벨 (OV) 일 때의 제어부 (15a) 에서의 소비전류를 없앤다는 효과를 얻을 수 있다.
[실시예 3]
제 5 도는, 이 발명의 실시예 3 의 반도체 집적회로에 있어서의 입력 버퍼회로부분을 주로 나타내고 있는 도면이다.
이 실시예 3 의 반도체 집적회로는, 센스회로부 (S) 와 제 1 스위치 소자 (1) 와 제어부 (15) 를 실시예 1 과 동일하게 구비한다. 또한, 센스회로부 (S) 의 출력단에 접속된 제 1 클록 인버터 (clocked inverter ; CI1), 이 제 1 클록 인버터의 출력단에 접속된 제 2 클록 인버터 (CI2) 및 이 제 2 클록 인버터 (CI2) 의 출력과 입력신호 입력단자 (IN) 에 와이어드(wired) 하는 형으로 접속된 제 3 클록 인버터 (CI3) 를 구비한다. 단, 이들 제 1 ~ 제 3 클록 인버터 (CI1~CI3) 는, 기준전압 공급용 단자 (REF) 에 입력되는 전압에 따라서 인버터 상태로 될지 하이 임피던스 상태로 될지가 제어된다. 그리고, 제 1 및 제 2 클록 인버터가 인버터 상태일 때, 제 3 클록 인버터가 하이 임피던스 상태로 되며, 제 1 및 제 2 클록 인버터가 하이 임피던스 상태일 때, 제 3 클록 인버터가 인버터 상태가 되도록, 기준전압 공급용 단자에, 여기에서는 인버터 (13) 를 사이에 두고 접속하고 있다. 또, 제 1 클록 인버터 (CI1) 는, P-MOS (61), P-MOS (62), N-MOS (63) 및 N-MOS (64) 를 직렬접속하여 구성된다. 제 2 클록 인버터 (CI2)는, P-MOS (71), P-MOS (72), N-MOS (73) 및 N-MOS (74) 를 직렬 접속하여 구성하고 있다. 제 3 클록 인버터 (CI3) 는, P-MOS (75), P-MOS (76), N-MOS (77) 및 N-M0S (78) 를 직렬 접속하여 구성된다. 이하, 제 5 도에 나타낸 회로의 상세한 접속관계를 설명한다.
입력신호 입력단자 (IN), 센스회로부 (S), 기준전압 공급 단자 (REF) 및 제어부 (15) 사이의 접속은 실시예 1 과 동일하게 되어 있다. 입력신호 입력단자 (IN) 는, 센스회로부 (S) 의 P-MOS (2, 3) 각각의 게이트에 접속됨과 동시에, 제 3클록 인버터 (CI3) 의 P-MOS (75), N-MOS (78) 각각의 게이트와 접속하고 있다. 또, 제 1 클록 인버터 (CI1) 에서는 P-MOS (61) 의 소스를 전원전위와 접속하고 있으며, 게이트를 신호 (N2) 와 접속하고 있으며, 드레인을 P-MOS (62) 의 소스와 접속하고 있다. 또한, P-MOS (62) 의 게이트를 신호 (N1) 와 접속하고 있으며, 드레인을 N-MOS (63) 의 드레인과 접속하고 있고, 이 접속점의 신호를 N3으로 하고 있다. 그리고, N-MOS (63) 의 게이트를 인버터 (13) 의 출력 (신호 (N4)) 과 접속하고 있으며, 소스를 N-MOS (64) 의 드레인과 접속하고 있으며, N-MOS (64) 의 게이트를 신호 (N1) 와 접속하고 있으며, 소스를 접지전위와 접속하고 있다. 또, 제 2 클록 인버터 (CI2) 에서는, P-MOS (71) 의 소스를 전원전위와 접속하고 있으며, 게이트를 신호 (N2)와 접속하고 있으며, 드레인을 N-MOS (72) 의 소스와 접속하고 있으며, N-MOS (72) 의 게이트를 신호 N3 과 접속하고 있고, 드레인을 N-MOS (73) 의 드레인과 접속하고 있으며, 이 접속점을 인버터회로 (12) 의 입력과 접속하고 있다. EH한, N-MOS (73) 의 게이트를 신호 N3 과 접속하고 있고, 소오스를 N-MOS (74) 의 드레인과 접속하고 있고, N-MOS (74) 의 게이트를 신호 N4 와 접속하고 있고, 소스를 접지전위와 접속하고 있다. 또, 제 3 클록 인버터 (CI3) 에서는, P-MOS (75) 의 소스를 전원전위와 접속하고 있으며, 드레인을 P-MOS (76) 의 소스와 접속하고 있으며, P-MOS (76) 의 게이트를 신호 N4 와 접속하고 있으며, 드레인을 N-MOS (77) 의 드레인과 접속하고 있으며, 이 접속점을 인버터회로 (12) 의 입력과 접속하고 있다. 또한, N-MOS (77) 의 게이트를 신호 (N2) 와 접속하고 있으며, 소스를 N-MOS (78) 의 드레인과 접속하고 있고, N-MOS (78) 의 소스를 접지전위와 접속하고 있다. 그리고, 인버터 (12) 의 출력을 출력단자 (OUT) 와 접속하고 있다.
이 실시예 3 의 반도체 집적회로의 동작에 대해서 설명한다.
먼저, 통상동작에서의 입력신호의 상승 및 하강의 동작에 대해서 설명한다. 기준전압 공급용 단자 (REF) 의 전압은 0.8V 이므로, 신호 (N2) (제 5 도 참조) 는 로우레벨로 된다. 그리고, 그 신호 (N2) 및 신호 (N4) 와 이어지는 각 MOS 트랜지스터의 상태는, P-MOS (1, 61, 71), N-MOS (63, 74) 는 온 상태로 되며, P-MOS (76), N-MOS (77) 는 오프상태로 된다. 이 상태에서 회로동작 및 소비전류를 입력단자 (IN) 의 상승 및 하강에 대하여 설명하면, 실시예 1 에서 이미 설명한 제 2 도의 시간 (t1~t3) 과 같은 동작으로 된다.
다음에, 정지시 전류측정시의 동작에 대해서 설명한다. 먼저, 입력 단자 (REF) 의 전압레벨을 전원전위로 함으로써, 신호 N4 는 로우레벨로 되고, 신호 N2 는 하이레벨로 된다. 그리고, 그 신호 N2 및 N4 와 연결되는 각 M0S 트랜지스터의 상태는 P-MOS (1, 61, 71), N-MOS (63, 74) 는 오프 상태, P-MOS (75), N-MOS (78)는 온 상태로 된다. 이로써, 전류 (i1) 및 인버터회로 (13) 에서의 소비전류 및 P-MOS (61, 62) N-MOS (63, 64) 에서의 소비전류 및 P-MOS (71, 72) 및 N-MOS (73, 74) 에서의 소비전류는 없어진다. 이 상태에서 입력신호 입력단자 (IN) 로부터 출력단자 (OUT) 로의 동작에 대하여 설명하면, 입력신호 입력단자 (IN) 의 신호는, P-MOS (75, 76), N-MOS (77, 78) 로 이루어지는 제 3 클록 인버터 (CI3) 로 부터 인버터회로 (12) 를 거쳐서 출력단자 (OUT) 로 전달된다.
또, 입력신호 입력단자 (IN) 의 상승 및 하강시의 제 3 클록 인버터 (CI3) 에서의 동작은 다음과 같이 된다. 이 설명을 제 5 및 제 6 도를 참조하여 행한다. 먼저, 상승시에 있어서, 입력신호 입력단자 (IN) 가 로우레벨이므로 P-MOS (75) 는 온 상태로 되고 또 N-MOS (78) 는 오프 상태로 되므로, 출력단자 (OUT) 는 로우레벨로 된다 (제 6 도의 시간 t1). 이 상태로부터 입력단자 (IN) 를 하이레벨로 변화시키면, P-MOS (75) 는 오프상태, N-MOS (78) 는 온 상태로 되므로, 출력단자 (OUT) 는 하이레벨로 된다 (시간 t2). 다음에, 입력단자 (IN) 의 하강시의 동작에 대하여 설명하면, 시간 t2의 상태로부터 입력단자 (IN) 를 로우레벨로 변화시키면, P-MOS (75) 는 온 상태, N-MOS (78) 는 오프상태로 되기 때문에, 출력단자 (OUT) 는 로우레벨로 된다 (시간 t3).
이상과 같이 이 실시예 3 에 의하면, 정지시 전류측정에 있어서 입력단자 (REF) 의 전압을 전원전압으로 함으로써, P-MOS (1, 61, 71), N-M0S (63, 74) 를 오프상태로 함으로써 센스회로부 (S) 에 흐르는 전류 (i1) 를 없애고, 또 그 후단의 회로에서의 소비전류를 없앤다. 또한 이 실시예 3 에서는, 입력신호 입력단자 (IN) 의 전압진폭을 0~1.2V 로부터 0~전원전압으로 함으로써 이 신호는 입력단자 (IN) 로부터 출력단자 (OUT) 로 통상동작과 동일한 논리치로 전달되기 때문에 기능도 동시에 테스트 가능하게 된다.
[실시예 4]
제 7 도는, 이 발명의 실시예 4 의 반도체 집적회로에서의 입력버퍼회로부분을 주로 나타내는 도면이다. 이 실시예 4 에서는, 실시예 3 의 구성에 있어서 인버터 (13) 대신에 다음에 설명하는 회로를 설치한 것을 특징으로 한다. 즉, ① : 서로 직렬접속된 각각은 상보적으로 동작하는 제 7 스위치 소자로서의 P-MOS (81) 및 제 8 스위치 소자로서의 N-MOS (82) 로서, 각각의 제어단자 (게이트) 가 기준전압 공급용 단자 (REF) 에 접속되고 또 제 7 스위치 소자 (81) 의 제 8 스위치 소자 (82) 와 접속된 단자와는 다른 단자는 전원전압 공급라인에 접속되어 있는 제 7 및 제 8 스위치 소자 (81, 82) 와, ② : 이들 제 7 및 제 8 스위치 소자 (81, 82) 의 접속점에 입력단이 접속되어 있는 인버터 (14) 와, 이 제 8 스위치 소자 (82) 의 상기 제 7 스위치 소자 (81) 와 접속된 단자와는 다른 단자와 접지전위 사이에 병렬 설치된 제 9 및 제 10 스위치 소자로서의 N-M0S (83), (84) 로저, 제 9 스위치 소자 (83) 의 제어전극은 입력신호 입력단자 (IN) 에 접속되고, 제 10 스위치 소자 (85) 의 제어전극은 상기 인버터 (14) 의 출력과 접속되어 있는 제 9 및 제 10 스위치 소자를 구비하고 있는 회로를 인버터 (13) 대신에 설치하고 있다. 상세한 접속관계에 대해서 설명한다.
제 7 스위치 소자로서의 P-MOS (81) 의 게이트와 제 8 스위치 소자로서의 N-MOS (82) 의 게이트를 기준전압 공급용 단자 (REF) 와 접속하고 있다. 또한, P-MOS (81) 의 소스를 전원전위와 접속하고 있으며, 드레인을 N-MOS (82) 의 드레인과 접속하고 있으며, 이 접속점을 신호 (N4) 로 하고 있으며, 이 접속점을 인버터 (14) 의 입력과 접속하고 있다. 그리고, N-MOS (82) 의 소스를 N-MOS (83) 의 드레인과 N-MOS (84) 의 드레인에 접속하고 있다. 또한, N-MOS (83) 의 게이트는 입력신호 입력단자 (IN) 와 접속되어 있으며, 소스를 접지전위와 접속하고 있으며, 또, N-MOS (84) 의 게이트는 인버터 (14) 의 출력신호 (N2) 와 접속하고 있으며, 소스를 접지전위와 접속하고 있다.
이 실시예 4의 회로의 동작에 대해서 설명한다. 먼저, 통상동작에 대해서 설명하면, 입력단자 (REF)의 전압은, 0.8V 이므로, 신호 (N4)는 하이레벨로 되고, 신호 (N2) 는 로우레벨로 된다. 그리고, P-MOS (1, 61, 71), N-MOS (63, 74) 는 온 상태, P-MOS (76), N-MOS (77), (84) 는 오프 상태로 되어 있다. 이 상태에서 입력단자 (IN) 의 상승 및 하강시에 대해서 설명하면, 실시예 2 에서 설명한 제 4 도의 시간 (t1~t3) 과 같이 동작한다. 따라서, 입력단자 (IN) 가 OV 의 상태시는, N-MOS (83) 가 오프상태이기 때문에, P-MOS (81), N-MOS (82, 83, 84) 에서의 소비전류는 없어진다.
다음에, 정지시 전류측정시의 동작에 대해서, 제 8 도를 참조하여 설명한다. 먼저, 입력단자 (REF) 를 전원전위로 함으로써, P-MOS (81) 는 오프상태, N-MOS (82) 는 온상태로 된다. 그러나, N-MOS (84) 가 오프상태일 때 신호 N4 는 플로팅 상태로 되므로, 입력단자 (IN) 를 전원전압으로 함으로써 N-MOS (83) 는 온 상태로 되고, 이 결과 신호 (N4) 는 로우레벨로 되기 때문에 신호 (N2) 는 하이레벨로 되므로, N-MOS (84) 는 온 상태로 된다 (시간 t1). 이 동작에 의해 신호 (N4) 는 로우레벨로 확정되기 때문에, 이 상태로부터, 제 6 도를 이용하여 설명한 바와 같이 동작하는 것이 가능하게 된다.
이상과 같이, 이 실시예 4의 회로에 의하면, 정지시 전류측정시의 입력단자 (REF) 의 전압을 전원전위로 함으로써, P-MOS (1), 61, 71), N-MOS (63, 74) 를 오프상태로 함으로써, 센스회로부에서는 전류 (i1) 가 흐르지 않게 하고, 또, 그 후단의 회로에서의 소비전류도 없어진다. 또, 입력단자 (IN) 의 전압진폭을 0~1.2V 로부터 0~전원전압으로 함으로써 신호를 입력단자 (IN) 로부터 출력단자 (OUT) 로 통상동작과 동일한 논리치로 전달할 수 있기 때문에, 기능도 동시에 테스트 가능해 진다.
또, 통상 동작시에 있어서 입력단자 (IN) 의 전압이 OV 의 상태일 때는, N-MOS (83, 84) 의 효과에 의해, P-MOS (81), N-MOS (82, 83, 84) 로 흐르는 전류는 없어진다.
[실시예 5]
제 9 도는, 이 발명의 실시예 5 의 반도체 집적회로에 있어서의 입력버퍼회로부분을 주로 나타내는 도면이다. 이 실시예 5 에서는, 센스회로부 (S) 에 있어서의 저항소자로서 기능하는 트랜지스터 (여기에서는 N-MOS (5) 및 N-MOS (6) 각각) 의 접지될 부분 (여기에서는 소스) 을 접지전위와 직접 접속하는 대신에, 이 접지될 부분과 접지전위 사이에, 제어단자가 기준전압 입력용단자 (REF) 에 여기서는 인버터 (13) 를 통하여 접속되어 있는 스위치 소자 (91) (이하, 「접지측 스위치 소자」 )를 설치한다. 그리고, 센스회로부 (S) 의 출력 (N1) 과 입력신호 입력단자 (IN) 에 와이어드하는 형으로 접속된 클록 인버터 (92)를 설치한다. 단, 클록 인버터 (92)는, 기준전압 공급용 단자 (REF) 에 입력되는 전압에 따라서 인버터 상태로 될지 하이 임피던스 상태로 될지가 제어되고, 또, 제 1 스위치 소자 (1) 및 접지측 스위치 소자 (91) 가 온상태일 때에 하이 임피던스 상태로 되고 제 1 스위치 소자 (1) 및 접지측 스위치 소자 (91) 가 오프상태 일 때에 하이 임피던스 상태로 되도록, 기준전압 공급용 단자 (REF) 에 직접 또는 간접적으로 접속된 것이다. 이 클록 인버터 (92) 는, P-MOS (93), P-MOS (94), N-MOS (95) 및 N-MOS (96) 를 직접 접속하여 구성하고 있다. 이하, 제 9 도의 회로의 접속관계에 대해서 상세하게 설명한다.
입력신호 입력단자 (IN) 를 P-MOS (2) 및 P-MOS (3) 의 각 게이트에 각각 접속하고 있음과 동시에, 클록 인버터 (92) 의 P-MOS (93) 및 N-MOS (96) 의 각 게이트에도 각각 접속하고 있다. 또, 클록 인버터 (92) 에서는, P-MOS (93) 의 소스를 전원전위와 접속하고 있으며, 게이트를 입력신호 입력단자 (IN) 와 접속하고 있으며, 드레인을 P-MOS (94) 의 소스와 접속하고 있다. 또한, P-MOS (94) 의 게이트를 신호 (N4) 와 접속하고 있으며, 드레인을 N-MOS (95) 의 드레인과 접속하고 있다. P-MOS (94) 의 드레인과 N-MOS (95) 의 드레인의 접속점에 인버터 회로 (INV) 의 입력을 접속하고 있다. 또한, N-MOS (95) 의 게이트를 신호 (N2) 와 접속하고 있으며, 소스를 N-MOS (96) 의 드레인과 접속하고 있으며, N-MOS (96) 의 소스를 접지전위와 접속하고 있다. 또한, 인버터 회로 (INV) 의 P-MOS (8) 의 소스를 전원전위와 접속하고 있으며, 게이트를 신호 (N1) 와 접속하고 있고, 드레인을 N-MOS (9) 의 드레인 및 인버터 (11) 의 입력에 접속하고 있다. 또한 N-MOS (9) 의 게이트를 전원전위와 접속하고 있으며, 소스를 N-MOS (10) 의 드레인과 접속하고 있으며, N-MOS (10) 의 게이트를 신호 (N1) 와 접속하고 있으며, 소스를 접지전위와 접속하고 있다. 그리고, 인버터 (11) 의 출력을 인버터 회로 (12) 의 입력과 접속하고 있으며, 인버터 (12) 의 출력을 출력단자 (OUT) 와 접속시키고 있다.
다음에 이 제 5 실시예 회로의 동작에 대해서 설명한다. 통상동작에 있어서 입력단자 (REF) 가 0.8V 이므로, 신호 (N4) 는 하이레벨, 신호 (N2) 는 로우레벨로 되므로, 제 1 스위치 소자인 P-MOS (1) 및 접지측 스위치 소자인 N-MOS (91) 는 온상태, P-MOS (94), N-MOS (95) 는 오프상태로 되어 있다. 따라서, 입력단자 (IN) 의 신호는 P-MOS (1, 2, 3, 4), N-MOS (5, 6) 및 접지측 스위치 소자 (91) 로 이루어지는 센스회로부 (S) 를 거쳐서, 출력단자 (OUT) 로 전달된다.
다음에, 정지시 전류측정시에 대해서 설명한다. 입력단자 (REF)를 전원전위로 함으로써, 신호 (N4) 는 로우레벨, 신호 (N2) 는 하이레벨로 되므로, 제 1 스위치 소자인 P-M0S (1) 및 접지측 스위치 소자 (91) 인 N-MOS (91) 는 오프상태로 되며, P-MOS (94), N-MOS (95) 는 온 상태로 된다. 따라서, 입력단자 (IN)의 신호는 P-MOS (93, 94), N-MOS (95, 96) 으로 이루어지는 클록 인버터 (92) 를 거쳐서 출력단자 (OUT) 로 전달된다.
이와 같이, 실시예 5 의 회로에서는 실시예 3 과 동등한 동작이 가능해지며, 그리고, 실시예 3 의 경우 보다 적은 트랜지스터수로 이 동작이 가능해진다.
[변형예]
(1). 실시예 2 에서의 P-MOS (52) 는 제거할 수도 있다. 입력신호가 하이레벨일 때의 제어부 (15a) 를 흐르는 전류를 경감하는 것이므로, 기본적으로는 P-MOS (52) 는 설치하지 않아도 좋기 때문이다.
(2). 실시예 3 의 회로 (제 5 도) 에 있어서의 P-MOS (61, 62), N-MOS (63, 64) 로 구성되는 부분을, 제 1 도에 나타낸 P-MOS (8) N-MOS (7, 9, 10) 으로 구성되는 회로로서도 좋다.
(3). 제 5 도 및 제 7 도에서의 P-MOS (71, 72, 75, 76), N-MOS (73, 74, 77, 78) 로 구성되는 부분을, 제 10(a) 도, 제 10(b) 도, 제 10(c) 및 제 10(d) 에 나타낸 바와 같은 각 종 셀렉터 회로로서도 좋다. 이들 셀렉터로 바꿔놓는 경우는, 제 10 도중에 IN, N2, N3, N4 로 나타내는 부분이 제 5 도 및 제 7 도의 각각 IN, N2, N3, N4로 나타내는 부분에 접속되도록 하면 좋다.
(4). 각 실시예에서는 센스회로부 (S) 와 전원전위 사이에 설치한 제 1 스위치 소자 (1) 의 제어단자 (게이트) 는 인버터 (13 또는 14) 를 거쳐서 기준 전압 공급용 단자 (REF) 와 접속되는 예를 나타내고 있다. 그러나, 제 1 스위치 소자 (1) 의 제어단자 (게이트) 가 기준전압에 의해 구동될 수 있다면, 제 1 스위치 소자를 기준전압 공급용 단자 (REF) 에 직접 접속하는 구성으로 하여도 좋다. 보다 고속인 동작이 가능해지기 때문이다.
(5). 실시예 5 에서는, 센스회로부 (S) 에 있어서의 저항소자로서 기능하는 트랜지스터 (N-MOS (5) 및 N-MOS (6) 각각) 의 접지될 부분 (소스) 을 접지측 스위치 소자 (91) 를 통하여 접지전위와 접속하는 구성으로 하고 있었다. 그러나, 제 11 도에 나타내는 바와 같이, N-MOS (5) 및 N-MOS (6) 각각이 접지될 부분 (소스) 을 접지전위와 직접접속함과 동시에, N-MOS (5) 및 N-MOS (6) 각각의 제어단자와 접지전위의 사이에 접지측 스위치 소자 (91)를 설치하도록 하여도 좋다. 그렇게 하는 것이, 통상동작시에 있어서의 입력버퍼회로의 동작속도가 향상된다.
(6). 상술한 각 실시예에서는, 제 1 스위치회로인 P-MOS (1)는, 그 소스를 전원전압공급라인과 접속하고, 그 드레인을 센스회로부 (S) 의 정전류원으로서 기능하는 P-MOS (2) 의 소스와 접속하고 있다. 즉, 제 1 스위치 소자 (1) 를 센스회로부 (S) 의 정전류원으로서 기능하는 P-MOS (2) 에 직렬로 접속하는 예를 나타냈다. 그러나, 이하에 제 12 도를 참조하여 설명하는 회로구성도로 하여도 좋다. 제 1 스위치 소자 (1) 는, 그 드레인을 센스회로부 (S) 의 정전전류원으로서 기능하는 P-MOS (2) 의 제어단자 (게이트) 에 접속한다. 또한, 이 P-MOS (2) 의 제어단자와 입력신호 입력단자 (IN) 사이에 제 1 스위치 소자인 P-MOS (1) 에 대하여 상보적으로 동작하는 입력측 스위치 소자 (101) (예를 들면 N-MOS (101)) 로서 그 제어단자에 제 1 스위치 소자로의 제어신호가 병렬로 입력되는 입력측 스위치 소자를 설치한다. 이 구성이라면 P-MOS 가 2 개 직렬접속되는 일이 없기 때문에, 동작속도의 향상을 도모할 수 있다.
(7), 실시예 5 의 회로 (제 9 도) 에 있어서의 인버터 (13) 를, 실시예 4 에 있어서의 트랜지스터 (81~84) 로 구성되는 회로부분과 바꿔놓아도 좋다.
(8). 상술한 각 실시예에서는, 센스회로부를 PMOS 차동증폭회로로 구성하는 예를 나타냈지만, 센스회로부를 NMOS 차동증폭회로로 구성하여도 좋다. 그 경우의 전원 또는 접지와의 접속은 적정하게 변경한다.
[응용예]
상술한 각 실시예에서는 이 발명을 GTL 에 사용한 예를 나타냈지만, ECL, CTT (Center Tapped Termination) 과 같은, 입력버퍼회로에 작동증폭회로를 포함한 것에, 적용할 수도 있다.
상술한 설명으로부터 명확해지듯이, 이 출원의 제 1 발명에 의하면, 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준전압을 참조하여 판정하고 출력하는 센스회로부를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준전압 공급용 단자를 구비하는 반도체 집적회로의 정지시 전류를 측정함에 있어서, 센스회로부와 전원전압 공급라인과의 사이에 소정의 제 1 스위치 소자를 설치하고, 반도체 집적회로를 구성하여 두고, 이 반도체 집적회로의 정지시 전류를 측정할 때는, 상기 기준전압 공급용 단자에 대하여 상기 전원전압을 공급한다. 이 때문에, 정지시 전류의 측정 테스트시에, 센스회로부에는 이를 구동하는 전원전압이 공급되지 않기 때문에, 정지시 전류측정시에 센스회로부에 전류가 흐르는 것을 방지할 수 있다.
또, 제 1 발명의 적절한 예에서는, 입력버퍼회로를 센스회로부의 출력단에 인버터회로가 접속되는 것으로 하는 경우, 센스회로부의 출력단과 접지전위의 사이에 소정의 제 2 스위치 소자를 설치해 두고 정지시 전류의 측정을 행한다.
이로써, 정지시 전류측정시에 있어서 인버터 회로의 입력단자의 전위가 접지전위에 고정되므로, 인버터회로에서의 소비전류를 방지할 수 있다.
이들의 점에서, 반도체 집적회로의 출하전의 테스트에 있어서 정지시 전류가 정확히 측정될 수 있게 되므로, 트랜지스터가 파손된 부분이 있는 경우의 판단이 용이해진다.
또, 이 출원의 제 2 발명에 의하면, 제 1 발명의 실시를 용이하게 한다.

Claims (13)

  1. 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준전압을 참조하여 판정하고 출력하는 센스회로부를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준 전압 공급용 단자를 구비하는 반도체 집적회로의 정지시 전류를 측정하는데에 있어서, 제어단자가 기준전압 공급용단자에 직접 또는 간접적으로 접속되어 있는 스위치 소자로서 상기 기준전압 공급용 단자에 기준전압이 입력된 경우에는 온상태로 되며, 전원전압이 공급된 경우에는 오프상태로 되는 스위치 소자 (제 1 스위치 소자) 를 센스 회로부와 전원전압 공급라인 사이에 설치하여 반도체 집적회로를 구성하고, 상기 반도체 집적회로의 정지시 전류를 측정할 때는, 상기 기준전압 공급용 단자에 대하여 상기 전원전압을 공급하는 것을 특징으로 하는 반도체 집적 회로의 정지시 전류측정방법.
  2. 제1항에 있어서, 상기 입력버퍼회로를, 상기 센스회로부의 출력단에 인버터회로가 접속되어 있는 것으로 하는 경우는, 제어단자가 상기 기준전압 공급용 단자에 직접 또는 간접적으로 접속되어 있는 제 2 스위치 소자로서, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 제 2 스위치 소자를, 상기 센스회로부의 출력단과 직접 전위의 사이에 설치되어 있어, 상기 정지시 전류측정을 행하는 것을 특징으로 하는 반도체 집적회로의 정지시 전류측정법.
  3. 전원전압 보다 진폭이 작은 입력신호가 입력되고 이 입력신호가 로우레벨인지 하이레벨인지를 기준전압을 참조하여 판정하고 출력하는 센스회로부를 포함하는 입력버퍼회로와, 상기 기준전압을 공급하기 위한 기준 전압 공급용 단자를 구비하는 반도체 집적회로에 있어서, 제어단자가 기준전압 공급용 단자에 직접 또는 간접적으로 접속되어 있는 스위치 소자로서, 상기 기준전압 공급용 단자에 기준전압이 입력된 경우에는 온상태로 되고, 전원전압이 공급된 경우에는 오프상태로 되는 스위치 소자 (제 1 스위치 소자) 를, 센스 회로부와 전원전압 공급라인 사이에 구비하는 것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 상기 입력버퍼회로를, 상기 센스 회로부의 출력단에 인버터 회로가 접속된 것으로 하는 경우는, 제어단자가 상기 기준전압 공급용단자에 직접 또는 간접적으로 접속되어 있는 제 2 스위치 소자로서, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 제 2 스위치 소자를, 상기 센스회로부의 출력단과 접지전위 사이에 구비하는 것을 특징으로 하는 반도체 집적회로.
  5. 제4항에 있어서, 상기 기준전압 공급용 단자와, 상기 제 1 및 제 2 스위치 소자 각각의 제어단자 사이에, 이 기준전압 공급용 단자에 입력되는 신호에 따라서 상기 제 1 및 제 2 스위치 소자에 대한 제어신호를 출력하는 제어부를 구비하는 것을 특징으로 하는 반도체 집적회로.
  6. 제5항에 있어서, 상기 제어부를, 직렬로 접속된 제 1 인버터 및 제 2 인버터로 구성하는 것을 특징으로 하는 반도체 집적회로.
  7. 제5항에 있어서, 상기 제어부를, 전원전압 공급라인과 접지전위 사이에 설치되어 상보적으로 온ㆍ오프하는 제 3 스위치 소자 및 제 4 스위치 소자로서, 각각의 제어단자가 상기 기준전압 공급용 단자에 접속되어 있는 제 3 및 제 4 스위치 소자와, 이 제 3 스위치 소자와 제 4 스위치 소자 사이에 설치되고 상보적으로 온ㆍ오프하는 제 5 스위치 소자 및 제 6 스위치 소자로서, 각각의 제어단자는 입력신호가 입력되는 단자 (입력신호 입력단자) 에 접속되어 있어서 이 제 5 및 제 6 스위치 소자의 접속점이 상기 제 1 및 제 2 스위치 소자 각각의 제어단자에 직접 또는 간접적으로 접속되어 있는 제 5 및 제 6 스위치 소자를 구비하는 것을 특징으로 하는 반도체 집적회로.
  8. 제3항에 있어서, 상기 센스회로부의 출력단에 접속된 제 1 클록 인버터, 이 제 1 클록 인버터의 출력단에 접속된 제 2 클록 인버터 및 이 제 2 클록 인버터의 출력과 입력신호가 입력되는 단자 (입력신호 입력단자) 에 와이어드 하는 형으로 접속된 제 3 클록 인버터로서, 각각은 기준전압 공급용 단자에 입력되는 전압에 따라서 인버터 상태로 될지 하이 임피던스 상태로 될지가 제어되고, 또, 제 1 및 제 2 클록 인버터가 인버터 상태일 때, 제 3 클록 인버터가 하이 임피던스상태로 되며, 제 1 및 제 2 클록 인버터가 하이 임피던스 상태 일 때, 제 3 클록 인버터가 인버터 상태로 되도록, 상기 기준전압 공급용 단자에 직접 또는 간접적으로 접속된 제 1 내지 제 3 클록 인버터를 구비하는 것을 특징으로 하는 반도체 집적회로.
  9. 제8항에 있어서, 서로 직렬 접속되고 각각은 상보적으로 동작하는 제 7 및 제 8 스위치 소자로서, 각각의 제어단자가 상기 기준전압 공급용 단자에 접속되고 또 제 7 스위치 소자의 제 8 스위치 소자와 접속된 단자와 반대측의 단자는 전원전압 공급라인에 접속되어 있는 제 7 및 제 8 스위치 소자와, 이들 제 7 및 제 8 스위치소자의 접속점에 입력단이 접속되어 있는 인버터와, 상기 제 8 스위치 소자의 상기 제 7 스위치 소자와 접속된 단자는 반대측의 단자와 접지전위 사이에 병렬로 설치된 제 9 및 제 10 스위치 소자로서, 제 9 스위치 소자의 제어전극은 상기 입력신호 입력단자에 접속되고, 제 10 스위치 소자의 제어전극은 상기 인버터의 출력과 접속되어 있는 제 9 및 제 10 스위치 소자를 구비하는 것을 특징으로 하는 반도체 집적회로.
  10. 제3항에 있어서, 상기 센스회로부에 있어서의 저항소자로서 기능하는 트랜지스터가 접지될 부분을 접지전위와 직접 접속시키는 대신에, 상기 접지될 부분과 접지전위 사이에, 제어단자가 상기 기준전압 입력용 단자에 직접 또는 간접적으로 접속되어 있는 스위치 소자 (접지측 스위치 소자) 를 설치하고, 또, 상기 센스회로부의 출력과 입력신호가 입력되는 단자 (입력신호 입력단자) 에 와이어드하는 형으로 접속된 클록 인버터로서, 상기 기준전압 공급용 단자에 입력되는 전압에 따라서 인버터 상태로 될지 하이 임피던스 상태로 될지가 제어되고, 상기 제 1 스위치 소자 및 접지측 스위치 소자가 온 상태일 때에 이 클록 인버터가 하이 임피던스 상태로 되고 상기 제 1 스위치 소자 및 접지측 스위치 소자가 오프상태일 때에 이 클록 인버터가 인버터상태로 되도록, 상기 기준전압 공급용 단자에 직접 또는 간접적으로 접속된 클록 인버터회로를 설치하는 것을 특징으로 하는 반도체 집적회로.
  11. 제10항에 있어서, 상기 센스회로부에 있어서의 저항소자로서 기능하는 트랜지스터가 접지될 부분을 접지전위와 직접접속함과 동시에, 상기 접지측 스위치 소자는, 그 저항소자로서 기능하는 트랜지스터의 제어단자와 접지전위 사이에 설치하는 것을 특징으로 하는 반도체 집적회로.
  12. 제3항에 있어서, 상기 제 1 스위치 소자는, 상기 센스 회로부의 정전류원으로서 기능하는 트랜지스터에 직렬로 접속되는 것을 특징으로 하는 반도체 집적회로.
  13. 제3항에 있어서, 상기 제 1 스위치 소자는, 상기 센스 회로부의 정전류원으로서 기능하는 트랜지스터의 제어단자를 통하여 센스회로부에 접속되고, 그 정전류원으로서 기능하는 트랜지스터의 제어단자와 입력신호가 입력되는 단자 (입력신호 입력단자) 사이에, 상기 제 1 스위치 소자에 대하여 상보적으로 동작하는 스위치 소자로서, 제어단자에 상기 제 1 스위치 소자로의 제어신호가 병렬로 입력되는 스위치 소자 (입력측 스위치 소자) 를 설치하는 것을 특징으로 하는 반도체 집적회로.
KR1019950024614A 1994-08-30 1995-08-09 반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로 KR100292728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20472894A JP3157683B2 (ja) 1994-08-30 1994-08-30 半導体集積回路の静止時電流測定法、半導体集積回路
JP94-204728 1994-08-30

Publications (2)

Publication Number Publication Date
KR960008335A KR960008335A (ko) 1996-03-22
KR100292728B1 true KR100292728B1 (ko) 2001-06-15

Family

ID=16495336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024614A KR100292728B1 (ko) 1994-08-30 1995-08-09 반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로

Country Status (6)

Country Link
US (3) US5672982A (ko)
EP (1) EP0699998B1 (ko)
JP (1) JP3157683B2 (ko)
KR (1) KR100292728B1 (ko)
DE (1) DE69517759T2 (ko)
TW (1) TW357270B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4319710C1 (de) * 1993-06-15 1994-09-29 Ita Ingb Testaufgaben Gmbh Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens
KR970029758A (ko) * 1995-11-09 1997-06-26 리 패치 저전압 cmos 회로용 누설 전류 제어 시스템 및 그 방법
DE19611520A1 (de) * 1996-03-23 1997-09-25 Bosch Gmbh Robert System zum Test eines in einem Steuergerät eingebauten Rechners
KR100832187B1 (ko) * 1998-08-24 2008-05-23 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로
US6396315B1 (en) * 1999-05-03 2002-05-28 Agere Systems Guardian Corp. Voltage clamp for a failsafe buffer
US6424177B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Universal single-ended parallel bus
US6377086B1 (en) 1999-10-05 2002-04-23 Agere Systems Guardian Corp. Low power dual-voltage sense circuit buffer
KR100594287B1 (ko) * 2004-07-05 2006-06-30 삼성전자주식회사 넓은 범위의 입력 전압에 대응 가능한 입력 버퍼
KR100728572B1 (ko) 2006-06-29 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치
WO2009013814A1 (ja) * 2007-07-24 2009-01-29 Fujitsu Limited 半導体装置
US20130033285A1 (en) * 2011-08-02 2013-02-07 Globalfoundries Inc. Methods for reliability testing of semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8900050A (nl) * 1989-01-10 1990-08-01 Philips Nv Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
US5371457A (en) * 1991-02-12 1994-12-06 Lipp; Robert J. Method and apparatus to test for current in an integrated circuit
DE69334054T2 (de) * 1992-06-15 2006-12-07 Fujitsu Ltd., Kawasaki Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden
JPH0677786A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体集積回路装置
US5508649A (en) * 1994-07-21 1996-04-16 National Semiconductor Corporation Voltage level triggered ESD protection circuit
US5594373A (en) * 1994-12-20 1997-01-14 Sgs-Thomson Microelectronics, Inc. Output driver circuitry with selective limited output high voltage
KR0121137B1 (ko) * 1994-12-31 1997-12-04 문정환 센스 앰프의 구동 신호 발생 회로
US5712857A (en) * 1995-09-29 1998-01-27 Intel Corporation Methods and apparatus for correlating stuck-at fault test coverage and current leakage fault test coverage
US5847581A (en) * 1996-12-31 1998-12-08 Intel Corporation Low power CMOS precision input receiver with integrated reference

Also Published As

Publication number Publication date
US6064233A (en) 2000-05-16
US5783947A (en) 1998-07-21
US5672982A (en) 1997-09-30
EP0699998B1 (en) 2000-07-05
DE69517759D1 (de) 2000-08-10
JPH0868827A (ja) 1996-03-12
EP0699998A1 (en) 1996-03-06
JP3157683B2 (ja) 2001-04-16
TW357270B (en) 1999-05-01
DE69517759T2 (de) 2001-02-01
KR960008335A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
EP0141681B1 (en) Test input multiplexing circuit
KR100292728B1 (ko) 반도체 집적회로의 정지시 전류측정법 및 그에 적합한 반도체 집적 회로
JP4042069B2 (ja) 積分入力型入力回路およびそのテスト方法
JP2746172B2 (ja) 半導体集積回路装置
US5808476A (en) Built-in current sensor for IDDQ monitoring
US20060261859A1 (en) Semiconductor integrated circuit device
JP3980560B2 (ja) テスト可能なカスコード回路およびそれをテストする方法
JP3189744B2 (ja) 半導体装置
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
JPH05152936A (ja) 論理回路
JP3430137B2 (ja) Ｉｄｄｑテスト回路
US5570036A (en) CMOS buffer circuit having power-down feature
JP2826504B2 (ja) 半導体集積回路
JP3189798B2 (ja) 出力バッファ回路
JPH05259879A (ja) 入出力バッファ
US6040719A (en) Input receiver for limiting current during reliability screening
US6051442A (en) CMOS integrated circuit device and its inspecting method and device
US6437594B1 (en) SOI pass gate leakage monitor
KR0132369B1 (ko) 반도체집적 장치의 데이타 입력버퍼 및 그 입력 버퍼링 방법
JPH0448277A (ja) 半導体集積回路
KR100278268B1 (ko) 반도체메모리소자의출력전압천이검출장치
JP2701780B2 (ja) 半導体集積回路
JP2001094410A (ja) 半導体装置の入力回路
JPH0590940A (ja) 半導体集積回路
JPH09211077A (ja) 集積回路およびそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050309

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee