KR100291230B1 - 데이터 처리 장치 - Google Patents

데이터 처리 장치 Download PDF

Info

Publication number
KR100291230B1
KR100291230B1 KR1019990000231A KR19990000231A KR100291230B1 KR 100291230 B1 KR100291230 B1 KR 100291230B1 KR 1019990000231 A KR1019990000231 A KR 1019990000231A KR 19990000231 A KR19990000231 A KR 19990000231A KR 100291230 B1 KR100291230 B1 KR 100291230B1
Authority
KR
South Korea
Prior art keywords
bus
selector
data
output
internal circuits
Prior art date
Application number
KR1019990000231A
Other languages
English (en)
Other versions
KR19990067790A (ko
Inventor
세자끼이사오
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990067790A publication Critical patent/KR19990067790A/ko
Application granted granted Critical
Publication of KR100291230B1 publication Critical patent/KR100291230B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

무용 전류의 소비 없이, 다수의 내부 회로간의 고속의 데이터 전송을 공통으로 수행할 수 있는 버스 수단을 구비한 데이터 처리 장치를 제공하는 것이며, 상기 버스 수단은, 버스 라인을 통해 캐스케이드 접속되어 하나의 루프를 형성한 하나의 버스 선택기 (7 과 8) 를 포함한다. 각 버스 선택기 (7) 는, 버스 선택기 (7) 에 접속된 내부 회로 (1 내지 3) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 후단 버스 선택기 (8) 로 공급 예정인 버스 데이터로서 출력하고, 내부 회로가 출력 인에이블 신호를 인에이블시키는 경우에, 버스 선택기 (7) 에 접속된 내부 회로 (1 내지 3) 중 어느 하나의 출력 데이터를 후단 버스 선택기 (8) 로 공급 예정인 버스 데이터로서 출력한다.

Description

데이터 처리 장치 {A DATA PROCESSOR}
본 발명은 데이터 처리 장치에 관한 것으로서, 특히 복수의 내부 회로간의 데이터 전송을 공통으로 수행하는 버스 라인을 구비한 데이터 처리 장치에 관한 것이다.
이러한 버스 라인을 구비한 종래의 데이터 처리 장치에 있어서, HIGH 및 LOW 논리 상태 보다 높은 하이-임피던스 출력 상태를 출력하는 3-상 버퍼가 내부 회로의 각각에 제공되고, 하나 이상의 내부 회로의 출력 데이터가 버스 라인상에서 충돌하지 않도록 하기 위해, 이러한 3-상 버퍼중 어느 하나만이 버스 라인을 배타적으로 구동하도록 허용된다.
도 5 는 버스 라인 주변의 종래의 데이터 처리 장치의 일부 구성을 예시한 블록도이며, 버스 라인에 접속된 내부 회로 (11 내지 15) 로서, 명령 처리 장치, 명령 인출 장치, 캐쉬 메모리 또는 주 메모리 등의 데이터 처리 장치의 내부 회로가 예시되어 있다.
각 내부 회로 (11 내지 15) 의 출력 데이터를 버스 라인에 시분할로 접속시키는 3-상 버퍼가 각 내부 회로 (11 내지 15) 내에 제공되며, 이러한 3-상 버퍼는, 버스 라인의 배타적인 사용을 허가하는 버스 제어기 (6) 로부터 각 내부 회로에 제공되는 버스-사용 허가 신호의 활성 상태에 따라서 생성되는 출력 인에이블 신호에 의해 제어된다. 버스 라인에 접속된 출력 데이터는 버스 라인을 통해 각 내부 회로 (11 내지 15) 에 직접 공급된다.
버스 제어기 (6) 는 각 내부 회로 (11 내지 15) 로부터 수신된 버스-사용 요구 신호에 따라서 버스 라인의 사용권을 중재하고, 각 내부 회로 (11 내지 15) 에 접속된 각 버스-사용 허가 신호중 어느 하나를 각각 인에이블시킨다.
각 내부 회로 (11 내지 15) 는, 버스 제어기 (6) 로부터 전달된 버스-사용 허가 신호에 따라서 생성된 출력 인에이블 신호를 통해서, 그 3-상 버퍼를 제어하고, 버스-사용 허가 신호가 인에이블된 내부 회로의 3-상 버퍼는 32 개의 신호 라인의 버스 라인을 배타적으로 구동시킨다. 따라서, 내부 회로 (11 내지 15) 간의 데이터 전송은 공통의 버스 라인을 통해서 수행된다.
그러나, 종래의 데이터 처리 장치에 있어서, 모든 버스 라인은 모든 내부 회로의 3-상 버퍼와 접속되도록 배선되어야 한다. 따라서, 버스 라인이 길어지는 것은 불가피하며, 내부 회로의 수가 증가하게 되면, 버스 라인의 기생 커패시턴스가 커지게 된다. 배선 폭은 고집적 회로에서는 매우 좁다. 따라서, 버스 라인이 길어지게 되면 배선 저항이 커지게 되어, 버스 라인을 통한 데이터 전송에 있어서 전송 지연의 원인이 되며, 버스 라인이 하이 팬-아웃 가능 트랜지스터에 의해 구동되는 경우에도, 고속의 데이터 전송이 방해받게 된다.
또한, 종래의 데이터 처리 장치의 모든 3-상 버퍼의 출력은 버스 라인에 직접 접속되어 있다. 따라서, 상이한 3-상 버퍼로부터의 상이한 출력들의 중첩이 발생하게 되어, 무용 전류가 소비된다.
또한, 버스 라인을 구동하는 3-상 버퍼가 없는 경우에, 버스 라인이 부유 상태가 되는 것을 방지하기 위해, 풀-업 또는 풀-다운 회로가 각 버스 라인에 제공되어야 한다. 그렇지 않게 되면, 버스 라인의 하이-임피던스로 인해, 3-상 버퍼의 입력 게이트를 통해서 관통 전류가 흐르게 된다.
따라서, 본 발명의 목적은, 종래의 데이터 처리 장치의 상기 문제점을 해결함으로써, 무용 전류의 소비없이 고속의 데이터 전송을 수행할 수 있는 버스 수단을 구비한 데이터 처리 장치를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 따른 데이터 처리 장치는, 다수의 내부 회로간의 데이터 전송을 공통적으로 수행할 수 있는 버스 수단을 포함한다. 버스 수단은, 버스 라인을 통해 캐스케이드 접속되어 하나의 루프가 된 하나 이상의 버스 선택기를 포함한다. 각 버스 선택기는, 버스 선택기에 접속된 내부 회로중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 선단 버스 선택기로부터 공급된 버스 데이터를 후단 버스 선택기로 공급 예정인 버스 데이터로서 출력하고, 내부 회로가 출력 인에이블 신호를 인에이블시키는 경우에, 버스 선택기에 접속된 내부 회로중 그 어느 하나의 출력 데이터를 후단 버스 선택기로 공급 예정인 버스 데이터로서 출력한다.
각 버스 선택기는:
내부 회로가 출력 인에이블 신호를 인에이블시키는 경우에, 버스 선택기에 접속된 내부 회로중 어느 하나의 출력 데이터를 선택하기 위한 사전-선택기; 및
버스 선택기에 접속된 내부 회로중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 선단 버스 선택기로부터 공급된 버스 데이터를 후단 버스 선택기로 공급 예정인 버스 데이터로서 출력하고, 버스 선택기에 접속된 내부 회로가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 사전-선택기에 의해 선택된 출력 데이터를 출력하기 위한 선택기를 포함한다.
따라서, 버스 라인은 쇼트 섹션들로 분할이 가능하며, 각 쇼트 섹션은 버스 선택기에 의해 구동되기 때문에, 종래의 데이터 처리 장치에 비해, 버스 라인의 배선 저항이 버스 데이터의 전송 지연에 미치는 영향을 줄일 수 있다.
또한, 버스 라인의 각 섹션은 각각에 이웃하는 2 개의 버스 선택기를 직접 연결하기에 충분하다. 따라서, 내부 회로의 수가 증가하게 되면, 버스 라인의 총 배선 길이는, 모든 내부 회로의 3-상 버퍼에 접속되는 종래의 데이터 처리 장치의 버스 라인에 비해, 짧아지게 된다. 따라서, 내부 회로를 연결하는 데이터 경로의 배선 저항 및 기생 커패시턴스를 줄일 수 있으며, 집적 회로의 압축 및 소형의 공간 레이아웃 뿐만 아니라 버스 데이터의 고속 전송도 가능하다.
도 1 은 본 발명의 제 1 실시예에 따른 데이터 처리 장치의 일부 구성을 예시한 블럭도.
도 2 는 도 1 의 제 1 버스 선택기 (7) 를 예시한 블럭도.
도 3 은 본 발명의 제 2 실시예에 따른 데이터 처리 장치의 일부 구성을 예시한 블럭도.
도 4 는 도 2 의 데이터 홀딩 회로 (9) 의 구성예를 예시한 블럭도.
도 5 는 버스 라인 주변의 종래의 데이터 처리 장치의 일부 구성을 예시한 블럭도.
※ 도면의 주요부분에 대한 부호의 설명
1 ~ 5 : 내부 회로
6 : 버스 제어기
7, 8 : 버스 선택기
9 : 데이터 홀딩 회로
본 발명의 실시예에 대해서 첨부 도면을 참조하여 설명한다.
도 1 은 본 발명의 제 1 실시예에 따른 데이터 처리 장치의 일부 구성을 예시한 블럭도이다.
도 1 을 참조하면, 실시예의 데이터 처리 장치는, 내부 회로 (1 내지 5) 로 표시된 명령 처리기, 명령 인출 장치, 캐쉬 메모리 또는 주 메모리 등 다수의 내부 회로, 버스 제어기 (6), 및 제 1 및 제 2 버스 선택기 (7 과 8) 로 표시된 하나 이상의 버스 선택기를 포함한다.
도 5 의 내부 회로 (11 내지 15) 와는 상이하게, 도 1 의 내부 회로 (1 내지 5) 에는 3-상 버퍼가 구비되지 않으며, 출력 데이터는 각 내부 회로 (1 내지 5) 로부터의 출력 인에이블 신호와 함께 직접 출력된다. 내부 회로 (11 내지 15) 내의 3-상 버퍼를 제어하는 데 이용된 출력 인에이블 신호는, 버스 제어기 (6) 로부터 공급된 버스 허가 신호에 따라서 동일한 방식으로 생성된다.
버스 제어기 (6) 는 도 5 의 종래의 데이터 처리 장치와 동일한 방식으로 동작하며, 이에 대한 중복 설명은 생략한다.
각 내부 회로 (1 내지 5) 의 출력 데이터 및 출력 인에이블 신호는, 버스 라인을 통해 캐스케이드 접속되어 하나의 루프가 된 버스 선택기중 가까운 버스 선택기에 공급된다. 도 1 의 예에 있어서, 내부 회로 (1 내지 3) 의 출력 데이터 및 출력 인에이블 신호는 제 1 버스 선택기 (7) 에 입력되고, 내부 회로 (4 와 5) 의 출력 데이터 및 출력 인에이블 신호는 제 2 버스 선택기 (8) 에 입력된다.
제 1 버스 선택기 (7) 에 입력된 출력 인에이블 신호중 어느 하나도 활성화되지 않은 경우에, 제 1 버스 선택기 (7) 는 그의 선단 버스 선택기, 즉 제 2 버스 선택기 (8) 로부터 공급된 버스 데이터를 그의 후단 버스 선택기, 즉 도 1 의 예에 있어서 제 2 버스 선택기 (8) 에 출력한다. 출력 인에이블 신호중 어느 하나가 각 내부 회로 (1 내지 3) 에 의해 활성화되면, 제 1 버스 선택기 (7) 는 활성화된 출력 인에이블 신호에 대응하는 출력 데이터를 후단 버스 선택기로 공급 예정인 버스 데이터로서 출력한다.
제 2 버스 선택기 (8) 는 제 1 버스 선택기 (7) 와 동일한 구성을 가지며, 동일한 방식으로 동작한다.
다음 문단에서, 버스 선택기의 구성예를, 제 1 버스 선택기 (7) 를 일 예로 예시한 도 2 의 블럭도를 참조하여 설명한다.
제 1 버스 선택기 (7) 는 사전-선택기 (71), 선택기 (72), 및 다중-입력 NOR 게이트 (73) 를 포함한다.
내부 회로 (1 내지 3) 로부터 출력된 출력 데이터 및 각 출력 인에이블 신호는 사전-선택기 (71) 에 입력되고, 출력 인에이블 신호중 어느 하나가 활성화되면, 대응하는 출력 데이터가 선택되어 선택기 (72) 에 입력된다.
출력 인에이블 신호는 다중-입력 NOR 게이트 (73) 에도 입력되며, 출력 인에이블 신호의 NOR 논리는 선택기 (72) 에 공급되고, 다중-입력 NOR 게이트 (73) 의 출력이 활성화되는 경우에, 선택기 (72) 는 선단 버스 선택기로부터 공급된 버스 데이터를 선택하며, 그렇지 않은 경우에는 사전-선택기 (71) 의 출력 데이터를 선택한다.
다음으로, 제 1 실시예의 동작에 대해서 설명한다.
내부 회로 (1) 로부터의 출력 인에이블 신호가, 버스 제어기 (6) 에 의해 인에이블된 버스-사용 허가 신호 등에 따라서, 활성화 또는 논리 '1' 이 되는 경우에, 내부 회로 (1) 의 출력 데이터는 사전-선택기 (71) 에 의해 선택되어 제 1 버스 선택기 (7) 내의 선택기 (72) 에 접속된다. 다중-입력 NOR 게이트 (73) 의 출력이 논리 '0' 으로 디스에이블 되면, 사전-선택기 (71) 의 출력, 즉 내부 회로 (1) 의 출력 데이터는 선택기 (72) 에 의해 선택되고, 선단 버스 선택기 (8) 로부터 공급된 버스 데이터 대신에, 후단 버스 선택기 (8) 에 버스 데이터로서 출력된다.
이러한 상태에서, 내부 회로 (4 와 5) 로부터 제 2 버스 선택기 (8) 에 공급된 출력 인에이블 신호는 모두 불활성 또는 논리 '0' 이다. 따라서, 제 1 버스 선택기 (7) 로부터 출력된 버스 데이터는 제 2 버스 선택기 (8) 의 선택기에 의해 선택된 선단 버스 선택기 (7) 로부터의 버스 데이터로서, 후단 버스 선택기 (7) 에 버스 데이터로서 출력된다.
따라서, 제 1 및 제 2 버스 선택기 (7 과 8) 모두, 내부 회로 (1 내지 5) 중 어느 하나에 의해 참조되도록 하기 위해, 내부 회로 (1) 의 출력 데이터를 버스 데이터로서 출력한다.
상기한 바와 동일한 방식으로, 내부 회로 (1 내지 5) 중 어느 하나의 출력 데이터는, 버스-사용 허가 신호중 소정의 하나를 인에이블 시킴으로써, 내부 회로 (1 내지 5) 중 임의의 다른 하나에 전송될 수 있다.
따라서, 버스 라인을 통해 캐스케이드 접속되어 하나의 루프가 된 제 1 및 제 2 버스 선택기 (7 및 8) 는, 버스 라인에 각각 접속된 도 5 의 3-상 버퍼와 동일한 방식으로, 버스 제어기 (6) 의 제어하에서 내부 회로 (1 내지 5) 간의 데이터 전송을 중재하는 버스 수단으로서 동작한다.
여기에서, 실시예의 버스 라인은 쇼트 섹션들로 나누어지고, 각 섹션들은 각 버스 선택기에 의해 구동된다. 따라서, 버스 데이터의 전송 지연에 대한 배선 저항의 영향를 훨씬 줄일 수 있다.
또한, 도 1 의 실시예에 있어서, 버스 라인의 각 섹션은 이웃하는 2 개의 버스 선택기를 직접 연결하기에 충분하다. 따라서, 내부 회로의 수가 증가하게 되면, 모든 내부 회로 (11 내지 15) 의 3-상 버퍼에 연결되는 도 5 의 종래의 데이터 처리 장치의 배선 길이에 비해, 버스 라인의 총 배선 길이이 상당히 짧아진다. 따라서, 내부 회로를 연결하는 데이터 경로의 배선 저항 및 기생 커패시턴스가 상당히 감소되고, 버스 선택기와 내부 회로간의 데이터 경로를 고려하더라도, 결과적인 버스 데이터의 전송 지연을 줄일 수 있다.
또한, 내부 회로의 수가 증가하게 되더라도, 일 군의 내부 회로에 대해 하나의 버스 선택기를 제공하는 것으로 충분하다. 따라서, 도 5 의 종래의 데이터 처리 장치에 비해, 버스 데이터의 전송 지연의 증가가 억제될 뿐만 아니라 집적 회로의 칩 스페이스의 증가도 억제된다.
다음으로, 본 발명의 제 2 실시예에 대해서 도 3 의 블럭도를 참조하여 설명한다.
제 2 실시예에 따른 데이터 처리 장치에 있어서, 도 1 의 데이터 처리 장치의 구성에 데이터 홀딩 회로 (9) 가 부가적으로 포함되어 있다.
데이터 홀딩 회로 (9) 는 캐스케이드 접속된 버스 선택기 (7 과 8) 의 루프 내에 삽입되어 있으며, 모든 내부 회로 (1 내지 5) 의 출력 인에이블 신호가 클럭 신호와 함께 데이터 홀딩 회로 (9) 에 공급된다.
도 4 는, 레지스터 (91), 선택기 (92), 및 다중-입력 NOR 게이트 (93) 을 포함하는 데이터 홀딩 회로 (9) 의 구성예를 예시한 블럭도이다.
레지스터 (91) 는, 제 2 버스 선택기 (8) 등의 선단 버스 선택기로부터 입력된 버스 데이터를 클럭 신호에 따라서 유지한다. 다중-입력 OR 게이트 (93) 는 출력 인에이블 신호의 OR 논리를 선택기 (92) 에 출력한다. 다중-입력 OR 게이트 (93) 의 출력 논리가 활성화, 즉 출력 인에이블 신호중 어느 하나가 활성화된 경우에, 선택기 (92) 는 선단 버스 선택기 (8) 로부터 입력된 버스 데이터를 후단 버스 선택기 (7) 에 출력 예정인 버스 데이터로서 선택하고, 출력 인에이블 신호중 어느 것도 활성화되지 않은 경우에는, 레지스터 (91) 내에 유지된 버스 데이터를 선택한다.
따라서, 모든 내부 회로 (1 내지 5) 의 출력 인에이블 신호가 불활성화된 경우에도, 레지스터 (91) 내에 유지된 버스 데이터가 데이터 홀딩 회로 (9) 로부터 버스 라인에 공급됨으로써, 제 1 및 제 2 버스 선택기 (7 과 8) 의 궤환 루프를 통한 자체-발진으로 인해 버스 데이터가 불안정해지는 것을 방지한다.
상기한 바와 같이, 본 발명에 따른 데이터 처리 장치에 있어서, 버스 라인은 쇼트 섹션으로 분할이 가능하며, 각 섹션은 버스 선택기에 의해 구동된다. 따라서, 종래의 데이터 처리 장치에 비해, 버스 데이터의 전송 지연에 대한 버스 라인의 배선 저항의 영향을 줄일 수 있다.
또한, 버스 라인의 각 섹션은 이웃하는 2 개의 버스 선택기를 직접 연결하기에 충분하다. 따라서, 내부 회로의 수가 증가하게 되면, 모든 내부 회로 의 3-상 버퍼에 연결되는 종래의 데이터 처리 장치의 배선 길이에 비해, 버스 라인의 총 배선 길이이 상당히 짧아진다. 따라서, 내부 회로를 연결하는 데이터 경로의 배선 저항 및 기생 커패시턴스를 줄이는 것이 가능하며, 집적 회로의 압축 및 소형의 공간 레이아웃 뿐만 아니라 버스 데이터의 고속 전송도 가능하다.
또한, 내부 회로의 수가 증가하게 되더라도, 일 군의 내부 회로에 대해 하나의 버스 선택기를 제공하는 것으로 충분하다. 따라서, 종래의 데이터 처리 장치에 비해, 버스 데이터의 전송 지연의 증가가 억제된다.
또한, 제 2 실시예에서, 전송 예정인 출력 데이터가 없는 경우에, 내부 회로중 어느 하나만의 출력 데이터 또는 유지 데이터가 버스 선택기에 의해 선택된 버스 라인에 접속된다. 따라서, 본 발명에 따른 데이터 처리 장치에 있어서, 출력 데이터의 충돌 또는 버스 라인의 하이 임피던스에 의한 무용 전류의 소비가 효과적으로 방지된다.

Claims (6)

  1. 다수의 내부 회로간의 데이터 전송을 공통으로 수행하는 데 이용되는 버스 수단을 구비한 데이터 처리 장치에 있어서, 상기 버스 수단은:
    버스 라인을 통해 캐스케이드 접속되어서 하나의 루프가 된 하나 이상의 버스 선택기 (7 과 8) 를 포함하여, 상기 버스 선택기중 각 버스 선택기 (7) 는, 상기 각 버스 선택기 (7) 에 접속된 내부 회로 (1 내지 3) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 상기 버스 선택기중 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 상기 버스 선택기중 후단 버스 선택기 (8) 로 공급 예정인 버스 데이터로서 출력하고, 상기 내부 회로중 어느 하나가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 버스 선택기중 각 버스 선택기 (7) 에 접속된 상기 내부 회로 (1 내지 3) 중 어느 하나의 출력 데이터를 상기 버스 선택기중 후단 버스 선택기 (8) 로 공급 예정인 버스 데이터로서 출력하는 것을 특징으로 하는 데이터 처리 장치.
  2. 제 1 항에 있어서,
    상기 버스 선택기중 각 버스 선택기 (7) 는,
    상기 버스 선택기중 각 버스 선택기 (7) 에 접속된 상기 내부 회로 (1 내지 3) 중 어느 하나가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 내부 회로중 상기 어느 하나의 내부 회로의 출력 데이터를 선택하기 위한 사전-선택기 (71) ; 및
    상기 버스 선택기중 각 버스 선택기 (7) 에 접속된 내부 회로 (1 내지 3) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 상기 버스 선택기중 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 상기 선택기중 후단 선택기 (8) 로 공급 예정인 버스 데이터로서 출력하고, 상기 버스 선택기중 각 버스 선택기 (7) 에 접속된 상기 내부 회로 (1 내지 3) 중 어느 하나가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 사전-선택기 (71) 에 의해 선택된 출력 데이터를 출력하기 위한 선택기 (72) 를 포함하는 것을 특징으로 하는 데이터 처리 장치.
  3. 제 1 항에 있어서,
    상기 내부 회로 (1 내지 5) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 상기 내부 회로 (1 내지 5) 중 하나의 내부 회로의 출력 데이터가 버스 선택기로부터 순환하여 출력되는 것을 특징으로 하는 데이터 처리 장치.
  4. 제 1 항에 있어서,
    상기 버스 선택기중 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 유지하기 위한 데이터 홀딩 회로 (9) 를 더 포함하며, 상기 데이터 홀딩 회로 (9) 는, 내부 회로 (1 내지 5) 중 어느 하나가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 버스 선택기중 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 상기 버스 선택기중 후단 버스 선택기 (7) 로 공급 예정인 버스 데이터로서 출력하며, 상기 내부 회로 (1 내지 5) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 그 내부에 유지된 버스 데이터를 상기 버스 선택기중 후단 버스 선택기 (7) 로 공급 예정인 버스 데이터로서 출력하는 것을 특징으로 하는 데이터 처리 장치.
  5. 제 4 항에 있어서,
    상기 데이터 홀딩 회로 (9) 는:
    상기 버스 선택기중 선단 버스 선택기 (8) 로부터 공급된 버스 데이터를 유지하기 위한 레지스터 (91); 및
    상기 내부 회로 (1 내지 5) 중 어느 하나가 출력 인에이블 신호를 인에이블시키는 경우에, 상기 선단 버스 선택기 (8) 로부터 공급된 상기 버스 데이터를 상기 버스 선택기중 후단 버스 선택기 (7) 로 공급 예정인 버스 데이터로서 출력하고, 상기 내부 회로 (1 내지 5) 중 어느 하나도 출력 인에이블 신호를 인에이블시키지 못하는 경우에, 상기 레지스터 (91) 내에 유지된 상기 버스 데이터를 상기 버스 선택기중 후단 버스 선택기 (7) 로 공급 예정인 버스 데이터로서 출력하기 위한 선택기 (92) 를 포함하는 것을 특징으로 하는 데이터 처리 장치.
  6. 제 1 항에 있어서,
    각 버스 선택기 (7 과 8) 로부터 출력된 버스 데이터는 상기 각 버스 선택기 (7 과 8) 에 접속된 모든 내부 회로 (1 내지 5) 에 공급되는 것을 특징으로 하는 데이터 처리 장치.
KR1019990000231A 1998-01-12 1999-01-08 데이터 처리 장치 KR100291230B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10003759A JP3119618B2 (ja) 1998-01-12 1998-01-12 データ処理装置
JP98-003759 1998-01-12

Publications (2)

Publication Number Publication Date
KR19990067790A KR19990067790A (ko) 1999-08-25
KR100291230B1 true KR100291230B1 (ko) 2001-05-15

Family

ID=11566115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000231A KR100291230B1 (ko) 1998-01-12 1999-01-08 데이터 처리 장치

Country Status (6)

Country Link
US (1) US6324615B1 (ko)
EP (1) EP0929042B1 (ko)
JP (1) JP3119618B2 (ko)
KR (1) KR100291230B1 (ko)
CN (1) CN1179282C (ko)
DE (1) DE69919915T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477641B1 (ko) * 2002-01-15 2005-03-23 삼성전자주식회사 버스 시스템 및 그 데이터 전송경로 결정방법
US8286603B2 (en) * 2007-01-31 2012-10-16 Fumes Safety Llc System and method for controlling toxic gas
EP3890592B1 (en) * 2018-12-07 2024-04-17 Cochlear Limited Speech discrimination test system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932841A (en) * 1973-10-26 1976-01-13 Raytheon Company Bus controller for digital computer system
US4383314A (en) * 1981-01-12 1983-05-10 Burroughs Corporation Circular access linkage loop configuration for system communication
JPH04131955A (ja) 1990-09-25 1992-05-06 Matsushita Electric Works Ltd マルチプロセッサ型プログラマブルコントローラ
JPH04344987A (ja) 1991-05-22 1992-12-01 Fujitsu Ltd 画像処理装置
JPH06152618A (ja) 1992-11-05 1994-05-31 Hitachi Ltd 計算機システム
JPH06236345A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp 信号伝送用バス
JPH0721113A (ja) * 1993-06-30 1995-01-24 Sega Enterp Ltd マルチプロセッサシステム
US5555540A (en) * 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
JPH09288640A (ja) 1996-04-23 1997-11-04 Seiko Epson Corp マイクロコンピュータ及び半導体装置

Also Published As

Publication number Publication date
US6324615B1 (en) 2001-11-27
KR19990067790A (ko) 1999-08-25
EP0929042A2 (en) 1999-07-14
JP3119618B2 (ja) 2000-12-25
JPH11203238A (ja) 1999-07-30
CN1223407A (zh) 1999-07-21
EP0929042B1 (en) 2004-09-08
EP0929042A3 (en) 2002-06-19
DE69919915D1 (de) 2004-10-14
DE69919915T2 (de) 2005-09-15
CN1179282C (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
JP3147432B2 (ja) パイプライン処理装置
US5625780A (en) Programmable backplane for buffering and routing bi-directional signals between terminals of printed circuit boards
US6834318B2 (en) Bidirectional bus repeater for communications on a chip
US5418911A (en) Data path switch method and apparatus that provides capacitive load isolation
US7353310B2 (en) Hierarchical memory access via pipelining with deferred arbitration
JPS6035696B2 (ja) デ−タ処理装置における母線制御装置
KR100628550B1 (ko) 아키텍처와 로직옵션을 정합하는 방법 및 장치
JP2005353168A (ja) メモリインターフェース回路及びメモリインターフェース方法
KR100291230B1 (ko) 데이터 처리 장치
WO1995022095A1 (en) Two clock microprocessor design with stall
CN101473286A (zh) 控制数据处理设备中的功率消耗
JP2005515544A (ja) 局所同期回路間の情報交換
US5737627A (en) Pipelined data ordering system utilizing state machines to order data requests
EP1241582A2 (en) Apparatus and method for sequencing memory operations in an asynchronous switch fabric
US6170041B1 (en) Integrated circuit memory with a bus transceiver
US6034545A (en) Macrocell for data processing circuit
US7647445B2 (en) Processor bus arrangement
US5862408A (en) Microprocessor system having multiplexor disposed in first and second read paths between memory CPU and DMA for selecting data from either read path
JP2003085128A (ja) 半導体装置
JP2000047766A (ja) パラレルデ―タ伝送方法および装置、パラレルバスシステムにおける衝突防止方法および装置
JPH0561812A (ja) 情報処理システム
EP0827086A2 (en) Semiconductor integrated circuit
US5724302A (en) High density decoder
JP3721074B2 (ja) 送信デバイスと受信デバイスとの間でバスを介してデータを転送する方法
JP2003015790A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee