JPH06152618A - 計算機システム - Google Patents

計算機システム

Info

Publication number
JPH06152618A
JPH06152618A JP4296201A JP29620192A JPH06152618A JP H06152618 A JPH06152618 A JP H06152618A JP 4296201 A JP4296201 A JP 4296201A JP 29620192 A JP29620192 A JP 29620192A JP H06152618 A JPH06152618 A JP H06152618A
Authority
JP
Japan
Prior art keywords
data processing
data
transmission right
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4296201A
Other languages
English (en)
Inventor
Takeshi Aimoto
毅 相本
Takehisa Hayashi
林  剛久
Shoichi Murase
彰一 村瀬
Masatsugu Shinozaki
雅継 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4296201A priority Critical patent/JPH06152618A/ja
Publication of JPH06152618A publication Critical patent/JPH06152618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 少なくとも3台のデータ処理装置を複数本の
単方向の転送信号線を介してリング接続し、他の装置に
対するデータ転送制御回路を各装置内に有し、リングさ
れた装置の内の1台にのみ、転送制御回路内にアービタ
を持ち、各装置からの送信権要求信号を受信して仲裁を
行ない、送信を許可する装置に対して送信権受付信号を
発信し、受信した装置の転送制御回路は転送信号線を介
してデータの転送を行なう。 【効果】 複数のデータ処理装置間を単方向の並列のメ
タル信号線でリング結合することにより、バス方式に比
べ高い周波数まで対応できるため、高速のデータ転送が
可能になる。さらに、リング結合した装置の1つにアー
ビタを持ち、集中アービトレーション方式で送信権の付
与の管理を行うことにより、制御回路を単純化できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計算機システムに係
り、特に2以上のデータ処理装置を転送線を介して接続
し、高速でコストパフォーマンスの良いデータ転送を行
なう計算機システムに関する。
【0002】
【従来の技術】2つのデータ処理装置を接続する高速通
信路として、高速転送に適合したANSI X3T9.
3で標準仕様のインタフェースとして規格化が進んでい
るHIPPI(High Performance P
arallel Interface)チャネルがあ
る。HIPPIチャネルは、単方向の4バイト並列のメ
タル信号線で結合し、ソースからデスティネーションへ
バースト転送を行なうチャネルであり、100MB/s
の高スループットのデータ転送が可能である。この方式
では単方向の信号線で結合しているため、通信路は高い
周波数まで対応できる利点がある。また、HIPPIチ
ャネルはコネクション型の通信方式なので、ソースから
デスティネーションへコネクションを確立して通信を行
う。
【0003】HIPPIチャネルはポイントからポイン
トへのシンプレクス通信(単方向通信)であり、2つの
データ処理装置で全二重通信するには2チャンネル必要
となる。さらに、3つ以上のデータ処理装置を接続し、
通信を行うには装置毎の2対のチャネルインタフェース
を、デスティネーションへの経路を選択するためのHU
Bと呼ばれるスイッチで接続することが必要になる。こ
の場合、ソースはまず、HUBに対してコネクションを
確立し、経路選択情報を送り、次にHUBがデスティネ
ーションへの経路を選択する。この様にHUBを介して
複数のデータ処理装置を接続することができる。(従来
技術1)。
【0004】また、2つ以上のデータ処理装置を通信路
を介して接続する方法には、IEEEから提案されてい
るSCI(Scalable Coherent Interface)がある。この
SCIは、HIPPIチャネル同様、単方向の2バイト
並列のメタル信号線で結合し、高速のデータ転送を行
う。但し、SCIは、HIPPIチャネルと異なり、コ
ネクションレス型の通信(ソースからデスティネーショ
ンへコネクションを確立することなく、パケットのヘッ
ダにアドレス情報を持ち、通信路がデスティネーション
まで転送する通信)であり、HIPPIチャネルのよう
に大容量データのバースト転送には適していない(従来
技術2) さらに、2つ以上のデータ処理装置を通信路を介して接
続する方法には、ローカルエリアネットワーク(LA
N)を介して接続する方法もある。LANで接続する方
法は、例えばFDDIやトークンリング等があるが、ネ
ットワーク全体で予め決められたアルゴリズムに基づ
き、各ノードが分散アービトレーションして送信権を決
定する(従来技術3)。
【0005】
【発明が解決しようとする課題】上記従来技術1は、単
方向の4バイト並列のメタル信号線で転送を行なうの
で、信号線上に電気的に複数のソースがあるバス方式に
較べ、高い周波数まで対応できるが、HUBスイッチが
チャネルインタフェースに比べコスト的に高価となると
いう問題がある。またスイッチのポート数(4×4、8
×8等)に制約され、ネットワーク規模が大きくなると
スイッチの交換が必要となり拡張性が低いと言う欠点が
ある。このため、スーパコンピュータ等の高性能なデー
タ処理装置間の適用に限定されてしまうというという傾
向があった。
【0006】上記従来技術2も、単方向信号線で転送を
行うので、高い周波数まで対応できるが、コネクション
レス型の通信であるため、前述のように大容量データの
バース転送に適しておらず、また、受信ノードが受信可
能容量を送信ノードに通知する等のフロー制御を行いに
くいという欠点を有する。
【0007】上記従来技術3も、単方向信号線で転送を
行なうので高い周波数まで対応できるが、各ノードがト
ークンを持ち回るなど、分散アービトレーションにより
一本の信号線への送信権を決定するため、集中アービト
レーション方式に比べ、例えば例えばトークンの増殖に
起因する複数のノードが同時に送信する場合やトークン
の消滅等の障害からの復旧方式が方式的に複雑になって
くる。
【0008】本発明の目的は、複数のデータ処理装置間
を単方向のバイト並列のメタル信号線でリング型に結合
することにより、HUBの様な比較的高価な装置が無く
ても複数の装置間で高速のコネクション型の通信を行う
ことを可能とする計算機システムを提供することにあ
る。
【0009】
【課題を解決するための手段】本発明による計算機シス
テムは、少なくとも2台のデータ処理装置間でデータ転
送を行う計算機システムにおいて、前記少なくとも2台
のデータ処理装置を複数本の単方向の転送信号線を介し
てリング接続し、各データ処理装置の他のデータ処理装
置に対するデータ転送を制御する転送制御回路を各デー
タ処理装置内に有し、リング接続された前記少なくとも
2台のデータ処理装置の内の1台のみに、当該転送制御
回路内にアービタを持ち、該アービタは各データ処理装
置からの送信権要求信号を受信して送信権の仲裁を行な
い、送信を許可するデータ処理装置に対して送信権受付
信号を発信し、送信権受付信号を受信したデータ処理装
置の転送制御回路は前記転送信号線を介してデータの転
送を行なうようにしたものである。
【0010】
【作用】上記本発明の構成では、単方向の複数の信号線
でリング型に結合した複数のデータ処理装置間の送信権
授受を集中アービトレーション方式で行う。これによ
り、高速のコネクション型のデータ転送が比較的安価に
実現される。
【0011】すなわち、送信権の付与の管理を集中アー
ビトレーション方式で行うために、リング結合したデー
タ処理装置の1つにアービタが必要になるが、この集中
アービトレーション方式の制御回路は単純な構成で、少
ないハードウエア資源で実現できる。
【0012】
【実施例】次に図面を参照して本発明の実施例について
説明する。
【0013】図1は本発明の一実施例のブロック構成図
である。このデータ処理システムは複数のデータ処理装
置100,200,300,400と、これらの装置間
でデータを転送する信号線500,501,520,5
21,540,541,560,561とから構成され
る。各データ処理装置内には1つ以上の命令プロセッサ
(IP)101,102と、1つ以上の入出力装置(I
OP)104,105と、1つ以上の主記憶装置(M
S)103と、転送制御装置120とを備えている。
【0014】データ処理装置100内の命令プロセッサ
101,102はプロセッサバス(P−Bus)106
を介して主記憶装置103と接続され、主記憶装置10
3は、I/Oバス(I/O−Bus)107を介して入
出力装置104,105および転送制御装置120に接
続されている。同様に、他のデータ処理装置内にも命令
プロセッサ、主記憶装置、入出力装置、転送制御装置を
備えている。データ処理装置100,200,300,
400は、HIPPIインタフェースをリング型結合に
適用した単方向の信号線500,501,520,52
1,540,541,560,561で接続されてい
る。転送制御装置120は、I/Oバス107とデータ
の受渡の制御を行なうバス制御回路121、信号線への
データ転送や信号線からのデータ受信を制御する転送制
御回路122、バス制御回路121と転送制御回路12
2の間のデータバッファであるFIFOメモリ123,
124を持っている。本実施例では信号線500,52
0,540,560はそれぞれ単方向並列の複数の信号
線から構成されるものとする。
【0015】図2は、データ処理装置100の転送制御
装置120の転送制御回路130の詳細な構成を示して
いる。データ処理装置100の転送制御回路130の特
徴は、アービタ131を持ち、送信権の仲裁を行なうこ
とである。転送制御回路130は、アービタ131の
他、受信制御回路132、送信制御回路133、セレク
タ134、モード制御回路135を持つ。
【0016】図3は、データ処理装置200の転送制御
装置220の転送制御回路230の詳細な構成を示して
いる。この転送制御回路230は、アービタ131の替
わりに送信権要求制御回路231を持ち、送信権要求の
転送を行なう。また、モード制御回路135の替わりに
モード転送回路235を持ち、モード情報の受信と転送
を行なう。その他の構成、すなわち受信制御回路23
2、送信制御回路233、セレクタ234は転送制御回
路130と同じである。
【0017】データ処理装置300,400の転送制御
回路も又、転送制御回路230と同じ構成を有する。以
下の説明では、データ処理装置300,400の要素の
参照番号を、図3の200番台の参照番号の100の位
をそれぞれ3および4に代えたものとして説明する。
【0018】まず、従来のHIPPIインタフェースを
例としてコネクションタイプの転送路を説明する。
【0019】図4は、単方向並列の信号線から構成され
るHIPPIインタフェースの構成を示す。ソース(発
信元)とディスティネーション(宛先)との間を結合す
るHIPPIインタフェースは、転送要求を示すREQ
UEST信号線、これに対する応答であるCONNEC
T信号線、32bitパラレルのデータ転送線であるD
ATABUS(0−31)信号線、受信バッファの受信
可を示すREADY信号線、データ送信中を示し、送信
データが論理的なひと固まりであることを示すPACK
ET信号線、データ送信中を示し、送信データが受信バ
ッファの物理的なひと固まりであることを示すBURS
T信号線、CLOCK信号線、接続状態を示すINTE
RCONNECT信号で構成されている。
【0020】図5は、図4のHIPPIインタフェース
の動作を示す。転送要求が生じると、ソースはREQU
EST信号を送信する。この際、I−Fieldも送信
する場合があるが、これについては後述する。ディステ
ィネーションは、これを受信するとCONNECT信号
をソースへ返す。また受信バッファが受信可になるとR
EADY信号をソースへ返す。ソースはこれを受信する
とPACKET信号(図示せず)を送信し、受信したR
EADY信号の数だけBURST信号(図示せず)を送
信する。各BURST信号送信時、ソースは、DATA
BUS(0−31)信号線にCLOCK信号に同期して
最大一定量(例えば1Kバイト)の送信データを出力す
る。
【0021】図6に、HIPPIスイッチの一例として
の簡単なクロスバースイッチを示す。それぞれのパスは
単方向であり、全2重通信のためには2つのパスを使う
必要がある。これらのパスは同時に動作するので、最大
スループットは(ノ−ド数)倍となる。データ処理装置
の各ソースポ−トから入力ポートスイッチの各入力ポ−
トへのHIPPIインタフェースを介して、REQUE
ST信号線にREQUEST信号が送信されるととも
に、DATABUS(0−31)信号線にスイッチング
情報である(図5に示した)IーFieldが送信され
る。REQUEST信号に対する応答であるCONNE
CT信号によりコネクションが確立される。図7にその
フォーマットを示すように、IーField内には、ソ
ースポート番号とディスティネーションポート番号、さ
らに他のスイッチを経由する場合にはそのスイッチのポ
ート番号が入っている。図7の例では、経由するスイッ
チは1ヶである。このディスティネーションポート番号
に基づき、図6のクロスバースイッチは経路を選択す
る。次に、スイッチのディスティネーションポートのH
IPPIインタフェースは、ディスティネーションのデ
ータ処理装置へコネクションを確立する。
【0022】図8は、図4で示したHIPPIインタフ
ェースをリング型結合に適用した本発明の一実施例のシ
ステムにおけるデータ処理装置の接続構造を示す。図で
は、データ処理装置の相互接続のためのインタフェース
信号線500,501,520,521,540,54
1,560,561を示す。
【0023】信号線500,520,540,560の
構成は全て同じで、データ受信可を示すREADY信
号、論理的なデータ送信中を示すPACKET信号、物
理的なデータ送信中を示すBURST信号、及びデータ
バスDATABUS(0−31)、さらに信号線のタイ
ミング信号CLOCKと、接続状態を示すINTERC
ONNECT信号から構成される。
【0024】更に、信号線501,521,541,5
61は、ソース、ディスティネーションを決定するため
の信号線であり、それぞれ送信権要求モード信号MOD
E−REQ、送信権受付モード信号MODE−ACP、
データ送信モード信号MODE−DATAを含む。これ
らは、図4のHIPPIインタフェースを本実施例に適
用するに当り、送信権要求信号REQUESTおよび送
信権受付信号CONNECTの代わりに用意した信号で
ある。
【0025】図8のシステムの動作を、データ処理装置
200,300にデータ送信要求が生じ、データ処理装
置300が選択され、データ処理装置200との間にコ
ネクションを確立し、データ転送を行う場合を例にとっ
て、図10により説明する。
【0026】リング型結合ネットワークは、送信権要求
モード、送信権受付モード、データ送信モードの3つの
動作モードを有する。データ処理装置100のモード制
御回路135(図2)は、送信権要求モード信号MOD
E−REQ、送信権受付モードMODE−ACP、デー
タ送信モード信号MODE−DATAを切り替える。こ
れら3信号は排他的に“1”となる。データ処理装置3
00とデータ処理装置200との間でのデータ転送中デ
ータ処理装置400,100はデータ転送の中継を行
う。
【0027】まず、送信が行なわれていない場合、モー
ド制御回路135は送信権要求モードにある。送信権要
求モードの場合、モード制御回路135の出力である送
信権要求モード信号MODE−REQが“1”となり、
信号線501,521,541,561と周回する。
【0028】この時、データ処理装置200内でデータ
転送要求が生じると、バス制御回路221(図3)経由
でFIFOメモリ223にパケットデータが蓄積され、
送信制御回路233内でプロセッサからの送信要求指示
フラグ(図示せず)が“1”に点灯する。モード転送回
路235は送信制御回路233に信号線247経由で送
信権要求モードであることを通知している。送信制御回
路233は送信要求指示フラグが点灯すると、送信要求
信号線245rを“1”にする。これを受けた送信権要
求制御回路231は、信号線520のデータバスDAT
ABUS(0−31)のデータ処理装置200に対応す
るビット位置1を“1”に変更する。なお、データ処理
装置100,200,300,400のビット位置は、
送信権要求、受付ともに、それぞれ0,1,2,3ビッ
ト目となる。すなわち、データバスDATABUS(0
−31)の値は“2”となる。送信制御回路233はセ
レクタ234に対して、送信権要求制御回路231から
のDATABUSを選択する指示信号248を出力す
る。
【0029】同様に、データ処理装置300内でもデー
タ転送要求が生じると、信号線540のデータバスDA
TABUS(0−31)のデータ処理装置300に対応
するビット位置2に“1”を出力する。すなわち、デー
タバスDATABUS(0−31)の値は、値“2”と
の論理和で“6”となる。この値が信号線560経由で
転送されてデータ処理装置100のアービタ131が受
信する。
【0030】次に、データ処理装置100のアービタ1
31(図2)は、モード制御回路135から信号線14
6経由で送信権要求モードを通知されている状態で、送
信権要求モードでデータバスDATABUS(0−3
1)上の複数の送信権要求のうち、受け付ける装置(こ
の場合、データ処理装置300)を選択し、信号線14
6経由でモード制御回路135を送信権受付モードにす
る。モード制御回路135は、送信権要求モード信号M
ODE−REQを“0”、送信権受付モード信号MOD
E−ACPを“1”に切り替えて、同時にDATABU
S(0−31)の対応するビット位置だけに“1”を出
力する。この場合、データバスDATABUS(0−3
1)の値は“4”(3ビット目のみ“1”)になる。こ
れらの信号がデータ処理装置100,200,300,
400と周回する。データ処理装置300は、モード転
送回路335が送信権受付モード信号MODE−ACP
を受信中に、信号線520のDATABUSのデータ処
理装置300に対応するビット位置2に“1”を受信す
ることにより、その送信権要求制御回路331は送信権
要求が受け付けられたことを認識する(図10
(b))。送信権要求制御回路331は、送信制御回路
333に送信要求受付信号線345a経由で送信権要求
が受け付けられたことを通知する。送信制御回路333
はこれを受け、送信待ち状態となる。
【0031】アービタ131の選択論理としては、例え
ばラウンドロビン・アルゴリズムが考えられる。これ
は、最も最近受け付けられた要求の優先順位が最も低く
なるものである。また、データ処理装置100の送信要
求信号線145rの送信要求が受け付けられた場合に
は、送信要求受付信号線145aが“1”になる。
【0032】データ処理装置100に送信権受付モード
信号MODE−ACPが信号線561経由で戻ってくる
と、モード制御回路135がこれを受信し、送信権受付
モード信号MODE−ACPを“0”に戻すとともに、
データ送信モード信号MODE−DATAを“1”に変
更する。送信待ち状態となっていた送信制御回路333
は、セレクタ334に対して信号線348経由で信号線
344を選択することを指示し、データ処理装置200
に対してFIFOメモリ323内のパケット(I−Fi
eld、データ等)の送信を開始する(図10
(c))。まず、I−Fieldを送信し、I−Fie
ld内に図7で示したようにデスティネーションノード
を指定する。このI−Fieldを受信したデスティネ
ーションノード(この場合データ処理装置200)は、
これを受信制御回路232に受信し、コネクション確立
可能であれば、データ処理装置300に対して、信号線
520上のデータバスDATABUS(0−31)上の
値を“1”に変更して送信する。コネクション確立不可
の場合には、値“0”を送信する。この信号がHIPP
IチャネルのCONNECT信号に相当する。受信制御
回路232は、コネクション確立後、受信バッファが受
信可能であれば、データ受信可を示す信号READYを
信号線520に送信する。これを受信したデータ処理装
置300の送信制御回路333は、FIFOメモリ32
3内のパケット等のデータ送信をデータ処理装置200
に対して開始する。その後の通信動作は、図5で説明し
たHIPPIインタフェースと同様である。
【0033】最後に、データ処理装置300のデータ処
理装置200に対するデータ送信が終了する場合は、デ
ータ処理装置300のモード転送回路335は、送信制
御回路333から送信完了指示を信号線347経由で受
信し、データ送信モード信号MODE−DATAを
“0”に変更する(図10(d))。これを受信したデ
ータ処理装置100のモード制御回路135は送信完了
を認識する。モード制御回路135は、再び送信権要求
モードに移行する。送信権要求モードの場合、モード制
御回路135の出力は送信権要求モード信号MODE−
REQが“1”となり、信号線501,541,561
と周回する(図10(a))。
【0034】図8のリング型結合は、図9のクロスバー
スイッチによるスター型結合と同様にコネクション型の
通信を行なうことができる。両者の違いはスター型結合
は同時に複数のコネクションを確立できるのに対して、
リング型結合は同時には一つのコネクションしか確立で
きないこと、送信権要求信号REQUESTと送信権受
付信号CONNECTの替わりに信号線501のモード
信号及びアービタが必要となることである。ソフトイン
タフェース(パケットフォーマット等)には何ら変更は
必要ない。
【0035】以上、本発明の動作を、単方向の並列の信
号線でリング結合する場合を例に取って説明したが、本
発明の有効性はデータ処理装置が4台の構成に限定され
るものではない。DATABUSの信号線数32までは
そのまま結合可能であり、さらに、モード信号を工夫す
ることによりさらに結合数を増やすことも容易である。
【0036】また、ここで本発明の動作が1つのクロス
バースイッチに相当することを示したが、HIPPIイ
ンタフェースで複数のクロスバースイッチのネットワー
クでのアドレッシングがI−FIELD内のアドレスフ
ィールドの設定により可能になるように、本発明も複数
のリング型ネットワークをさらに結合して大きなネット
ワークとすることが可能である。
【0037】また、図11(a)に示すように、リング
型ネットワークとクロスバースイッチ(HIPPI H
UB)間の相互結合も可能である。この場合、HIPP
IHUBとリング型ネットワークを接続する接点のリン
グ型ネットワークのアドレスはノードアドレスとスイッ
チアドレスの2つに分けて扱う必要がある。これによっ
て、図11(b)に示したようなHIPPI HUBの
みのネットワークを混在型のリング型ネットワークに自
然な形で置き換えることができる。
【0038】また、並列の信号線に限定されるものでは
ない。例えばANSI規格のシリアルHIPPIのよう
に、光ファイバーでシリアルにデータを転送する伝送路
の場合も有効である。この場合、データはパケットとし
て転送され、送信権要求信号REQUESTや送信権受
付信号CONNECTはそれぞれパケット内の制御情報
フィールドとして受け渡される。この場合にも、送信権
アービタをデータ処理装置100に持ち、データ処理装
置200、300、400をリング型に結合し、送信権
要求信号REQUESTや送信権受付信号CONNEC
Tの制御情報フィールドの代わりにモード切り替えのの
制御情報フィールドを持ち、送信権要求フェーズと送信
権受け付けフェーズとデータ転送フェーズを区別するこ
とによってHIPPIインタフェースのリング型結合と
同様の実施例が実現できる。
【0039】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載されているような効果を奏する。
【0040】本発明によれば、複数のデータ処理装置間
を単方向の並列のメタル信号線でリング結合することに
より、バス方式に比べ高い周波数まで対応できるため、
高速のデータ転送を可能にできる優れた効果がある。
【0041】さらに、リング結合したデータ処理装置の
1つにアービタを持ち、集中アービトレーション方式で
送信権の付与の管理を行うことにより、制御回路を単純
化できる優れた効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のデータ処理システムの構成
を示すブロック図である。
【図2】実施例におけるデータ処理装置100の転送制
御装置120の内部構成を示すブロック図である。
【図3】実施例におけるデータ処理装置200の転送制
御装置220の内部構成を示すブロック図である。
【図4】従来技術であるHIPPIインタフェースのソ
ース、ディスティネーション間信号線の説明図である。
【図5】図4のHIPPIインタフェースのデータ転送
手順を示す。
【図6】従来技術であるHIPPIインタフェースの複
数の装置を結合するスイッチの機能図である。
【図7】従来技術であるHIPPIインタフェースのア
ドレス制御情報フィールドの説明図である。
【図8】実施例におけるデータ処理装置間を結合する転
送信号線の構成図である。
【図9】図8と等価なネットワークの例の説明図であ
る。
【図10】実施例における動作の説明図である。
【図11】本発明の変形例の説明図である。
【符号の説明】
100,200,300,400…データ処理装置、1
20,220…転送制御措置、130,230…転送制
御回路、131…アービタ、135…モード制御回路、
231…送信権要求制御回路、235…モード転送回
路、500,501,520,521,540,54
1,560,561…転送信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠崎 雅継 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】少なくとも2台のデータ処理装置間でデー
    タ転送を行う計算機システムにおいて、 前記少なくとも2台のデータ処理装置を複数本の単方向
    の転送信号線を介してリング接続し、 各データ処理装置の他のデータ処理装置に対するデータ
    転送を制御する転送制御回路を各データ処理装置内に有
    し、 リング接続された前記少なくとも2台のデータ処理装置
    の内の1台のみに、当該転送制御回路内にアービタを持
    ち、 該アービタは各データ処理装置からの送信権要求信号を
    受信して送信権の仲裁を行ない、送信を許可するデータ
    処理装置に対して送信権受付信号を発信し、 送信権受付信号を受信したデータ処理装置の転送制御回
    路は前記転送信号線を介してデータの転送を行なうこと
    を特徴とする計算機システム。
  2. 【請求項2】すべての前記転送制御回路は、送信権要求
    モード、送信権受付モード、データ送信モードのうちの
    共通の動作モードで動作するモード制御手段を有し、送
    信権要求モードでは、各データ処理装置が送信権要求を
    発行することを許可し、送信権受付モードでは、複数の
    データ処理装置から発行された送信権要求のいずれを受
    け付けるかを前記アービタが決定して当該決定されたデ
    ータ処理装置へ前記送信権受付信号を発信し、データ送
    信モードでは、当該データ処理装置が他のデータ処理装
    置に対してデータ送信を行うことを特徴とする請求項1
    記載の計算機システム。
  3. 【請求項3】前記送信権要求モードにおいて、送信権要
    求を発行しようとするデータ処理装置は、前記複数本の
    転送信号線のうち予め自己に割り当てられた1本の信号
    線に論理“1”信号を発生し、前記アービタはどの信号
    線が論理“1”となっているかによって送信権要求を発
    行しているデータ処理装置を特定することを特徴とする
    請求項2記載の計算機システム。
  4. 【請求項4】前記送信権受付モードにおいて、前記アー
    ビタは、送信権を付与しようとするデータ処理装置に対
    して、当該データ処理装置に固有の数値を前記転送信号
    線に出力し、当該データ処理装置は自己に固有の数値を
    受信して自己に送信権が付与されたことを認識すること
    を特徴とする請求項2または3記載の計算機システム。
  5. 【請求項5】前記データ送信モードにおいて、前記アー
    ビタは、予め定めた値のデータを前記転送信号線に出力
    し、前記送信権が付与されたデータ処理装置は、前記予
    め定めた値のデータの受信を契機としてデータ送信を開
    始することを特徴とする請求項2または4記載の計算機
    システム。
JP4296201A 1992-11-05 1992-11-05 計算機システム Pending JPH06152618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4296201A JPH06152618A (ja) 1992-11-05 1992-11-05 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4296201A JPH06152618A (ja) 1992-11-05 1992-11-05 計算機システム

Publications (1)

Publication Number Publication Date
JPH06152618A true JPH06152618A (ja) 1994-05-31

Family

ID=17830484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4296201A Pending JPH06152618A (ja) 1992-11-05 1992-11-05 計算機システム

Country Status (1)

Country Link
JP (1) JPH06152618A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324615B1 (en) 1998-01-12 2001-11-27 Nec Corporation Data processor
CN111800226A (zh) * 2020-06-30 2020-10-20 西安微电子技术研究所 一种基于硬件仲裁的边带管理电路及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324615B1 (en) 1998-01-12 2001-11-27 Nec Corporation Data processor
CN111800226A (zh) * 2020-06-30 2020-10-20 西安微电子技术研究所 一种基于硬件仲裁的边带管理电路及方法
CN111800226B (zh) * 2020-06-30 2023-02-07 西安微电子技术研究所 一种基于硬件仲裁的边带管理电路及方法

Similar Documents

Publication Publication Date Title
EP0169208B1 (en) Self-routing packet switching network
US5983260A (en) Serial control and data interconnects for coupling an I/O module with a switch fabric in a switch
US4951280A (en) Method and apparatus for configuring data paths within a supernet station
US5041963A (en) Local area network with an active star topology comprising ring controllers having ring monitor logic function
US5182747A (en) Method for controlling the insertion of stations into fddi network
US6449273B1 (en) Multi-port packet processor
JPH02151151A (ja) 交換システム
JPH09224043A (ja) デスクトップ・コンピュータ周辺機器用の高速シリアル通信リンク
JPH03236651A (ja) パケット伝送用相互接続構造とパケットの伝送方法
JPH06237256A (ja) Fddiステーション・バイパス装置
US5666488A (en) Port expansion network and method for lAN hubs
JPH06101746B2 (ja) パケット通信を制御する方法並びにネットワーク・ノード
EP0653863B1 (en) Arbitration apparatus and method for controlling the access to a network
Ahuja S/Net: A high-speed interconnect for multiple computers
US6560227B1 (en) LAN frame copy decision for LAN switches
KR100391024B1 (ko) 2-핀분산형이더넷버스구조
JPH06214965A (ja) ディジタル・コンピュータ
US6999460B1 (en) Arbitrated loop port switching
JPH11136271A (ja) 複数セグメント中継器
EP0195595B1 (en) Local area network
US5621893A (en) System for expanding ports wherein segment switch selectively associates plurality of hubs coupled to first arbiter and plurality of hubs coupled to second arbiter
JPH06152618A (ja) 計算機システム
JPH0738596A (ja) ネットワーク間接続装置
GB2378621A (en) Method and apparatus for improving performance of a loop network by selectively bypassing redundant ports and also bypassing faulty ports
JPH11510012A (ja) クロスバー交換機及びマルチポイントトポロジーを使用するシリアル制御並びにデータ相互接続システム