JPH11136271A

JPH11136271A - 複数セグメント中継器

Info

Publication number: JPH11136271A
Application number: JP10206103A
Authority: JP
Inventors: Bruce W Melvin; ブルース・ダブリュー・メルビン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1997-08-13
Filing date: 1998-07-22
Publication date: 1999-05-21
Also published as: EP0897231A2; US6041065A; EP0897231A3

Abstract

(57)【要約】【課題】同じネットワーク中継器を使用しながら１０Ｍ
Ｂ(メガビット)装置と１００ＭＢ装置を混合接続できる
中継器を提供する。【解決手段】１０／１００ＭＢ中継器間バス、１００Ｍ
Ｂ中継器間バス、および両方の中継器間バスに接続可能
な中継器回路を備える複数セグメント中継器を提供す
る。更に、上記中継器回路は、１０ＭＢ中継器コア、第
１の１００ＭＢ中継器コアおよび第２の１００ＭＢ中継
器コアを含む。該中継器に接続される装置が１０ＭＢを
サポートする場合データは１０ＭＢ中継器コアを経由し
て１０／１００ＭＢ中継器間バスに接続される。この場
合バスは１０ＭＢで動作する。１００ＭＢ装置の場合、
第１の１００ＭＢ中継器コアを経由して１０／１００Ｍ
Ｂ中継器間バスに接続される(１００ＭＢで動作する)
か、第２の１００ＭＢ中継器コアを経由して１００ＭＢ
中継器間バスに接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ネットワーク・コ
ンピューティング装置に関するもので、特に柔軟な多重
周波数中継器に関するものである。

【０００２】

【従来の技術】キャリヤ検知多重アクセス衝突検出(す
なわちCarrier Sense Multiple Accesswith Collision
Detectionのことで以下頭文字をとってＣＳＭＡ／ＣＤ
と呼称する)ネットワークの適切な動作に関して、ネッ
トワーク上の任意の２つの終端ノードの間のデータの往
復伝播遅延を制限することが必要とされる。目標は、衝
突ドメイン上で観察される衝突の結果としての最大のパ
ケット断片が、最小サイズのパケットより小さいことを
保証することである。これは、ＡＮＳＩ／標準ＩＥＥＥ
８０２.３のセクション４.２.３.２.３および４.４.２.
１の要件を満たし、終端装置、ブリッジ、ルータまたは
スイッチのような任意の２つのデータ端末装置(すなわ
ちＤＴＥ)の間の中継器の数を制限することによって達
成される。

【０００３】基本的には、ＡＮＳＩ／標準ＩＥＥＥ８
０２.３は、最高５７２ビット時間の往復伝搬時間を許
容する。１０メガビット・ネットワークに関しては、１
ビット時間は１００ナノ秒に等しい。ネットワーク・セ
グメント上のデータ伝播はビット時間で測定される。遅
延全体の原因の一部となる種々の遅延源が存在する。例
えば、ケーブル・セグメントのような媒体の長さが伝播
遅延を発生させる。中継器が、スタートアップと安定状
態に関する遅延およびパケット間ギャップ縮小をもたら
す。媒体接続装置(すなわちＭＡＵ)が、スタートアップ
と安定状態の間の遅延、および、衝突検出とアサーショ
ンの間の遅延をもたらす。また、終端ノードの応答が原
因の遅延もある。このような遅延源の各々に関して、Ａ
ＮＳＩ／標準ＩＥＥＥ８０２.３は、許容される最大遅
延を規定している。

【０００４】ＡＮＳＩ／ＩＥＥＥ８０２.３および８０
２.３uイーサネットＣＳＭＡ／ＣＤ標準に準拠する中継
器は、それらに接続されるノードにとって透過的であ
る。これらの中継器は、信号増幅、信号対称性、信号タ
イミング、ジター減少、前文再生、衝突取り扱い、衝突
ジャム生成および電気絶縁のような基本機能を提供す
る。

【０００５】中継器は、一般的には、多数の２次中継器
を下流に持つ１つの上流中継器が存在するようなツリー
構成で縦続接続される。２次中継器の下流には更に付加
的レベルの中継器が存在する場合もある。中継器の各レ
ベル毎に、ツリーの最低レベルに存在する可能性のある
ノードの間で２つの付加的中継器遅延が加わる。中継器
は一般に固定数のポートを持つ。最大往復遅延要件と組
み合わされたポートの限定的数が、所与の衝突ドメイン
に存在することができる終端ノードの数を制限する。こ
の数は、中継器間バス(中継器間バックプレーンとも呼
ばれる)を経由して中継器を相互接続することによって
増加させることができる。中継器間バスは、一般に、い
くつかの中継器を相互接続するため各中継器に対して外
部に配置される。中継器がこのような形態で相互接続さ
れる時、それらは、単一の中継器に等しいネットワーク
遅延を表す。このように、固定ポート数中継器は、任意
の２つの終端ノード間のネットワーク遅延を増加させる
ことなくシステム・ポート数を増加させるように相互接
続することができる。相互接続のそのような方法は、一
般に「データ・スタッキング」と呼ばれる。

【０００６】中継器間バス(すなわちInter Repeater Bu
sのことで以下ＩＲＢと略称する場合がある)は、典型的
には、信号セットを利用して、１つまたは複数の中継器
が１つの大きい中継器として機能するような形態で中継
器を相互接続させる。信号セットは、一般に、データ、
制御およびクロック信号から成る。

【０００７】ポート数の増加には、バンド幅増加の必要
性が生じる。データ・スタックの範囲内で利用できるバ
ンド幅を増加させる方法は、複数セグメントを使用す
る。１つのセグメントは、１つの衝突ドメインを表す。
セグメントは、衝突ドメインを表現する。所与のセグメ
ントの範囲内のすべてのノードは、そのセグメントのバ
ンド幅を争う。複数セグメント中継器を用いると、ポー
トのグループを異なるセグメントに割り当てることがで
きるので、バンド幅需要を使用可能セグメントに分ける
ことができる。

【０００８】複数セグメント中継器の範囲内では、各セ
グメントは、別々の中継器間バスを使用して実施され
る。複数中継器間バスが中継器を相互接続させるため使
用される時、データ・スタッキングと複数セグメントが
組み合わされる。所与の中継器の任意の１つのポート、
ポート・グループまたはすべてのポートは、中継器間バ
スの使用可能プールの中の任意の１つの中継器間バスを
割り当てられ、それに接続されることができる。単一セ
グメント中継器のすべてのポートは、同じセグメント上
にあると見なされる。単一セグメント中継器のポートに
接続されるすべての装置は、そのセグメントの有限のバ
ンド幅を共有する。

【０００９】中継器製品は、一般に、中継器集積回路を
使用して設計される。中継器集積回路は、一般に、ＡＮ
ＳＩ／ＩＥＥＥ標準８０２.３のセクション９に定義さ
れているすべての基本的中継器機能性を提供するために
必要とされる機能を提供する。中継器集積回路が提供す
る中継器ポートの数は、限定された固定的数である。よ
り大きいポート・カウントを提供するためには、中継器
集積回路は、上述のように、中継器間バスを使用して相
互接続されなければならない。中継器間バスは、やはり
上述のように、信号セットを利用して、１つまたは複数
の中継器が１つの大きい中継器として機能するような形
態で中継器を相互接続させる。信号セットは、一般に、
データ、制御およびクロック信号から成る。

【００１０】中継器間バス概念は、１０メガビイト８０
２.３中継器の間で広く使われている。この概念は、所
与の製品やいくつかのそのような製品のデータ・スタッ
クに複数の中継器間バスを含むように、更に拡張されて
きた。８０２.３のＣＳＭＡ／ＣＤネットワークの共有
特性に関しては、所与のネットワーク・セグメント上の
ポート数の増加に伴って、任意の所与のポートにとって
利用できるバンド幅は減少する。付加的ネットワーク・
セグメントを作成するため独立した中継器間バスを使用
することができる。次に、バンド幅需要が多数のネット
ワーク・セグメントの間で分けられる。このような形態
で複数セグメントを実施するため、１つの所与の中継器
の範囲内でいくつかの独立した中継器間バスが実施され
る必要がある。例えば、最高４つのセグメントをサポー
トする製品は、４つの内部中継器間バスを必要とする。
データ・スタッキングをサポートするため、４つの内部
中継器間バスが、また、製品の外部に配置される必要が
ある。

【００１１】中継器間バスは、複数中継器回路が１つの
論理的中継器として機能することを可能にする。中継器
間バスに関する信号には基本的に、データ、クロックお
よび制御という３つタイプがある。実際のネットワーク
・トラフィックはデータ信号で搬送される。１０メガビ
ット動作の場合、データが中継器間バスを１０ＭＨｚで
伝送される時、単一のデータ信号を使用することができ
る。

【００１２】中継器間バスに接続される装置の間で同期
しながらデータを伝送するため、クロック信号が使用さ
れる。制御信号は、典型的には、衝突およびデータとい
う２つのカテゴリーに分かれる。データ制御信号は、ロ
ーカルでスタックされた中継器間バス上の装置の間のデ
ータの経路および流れを制御する。衝突制御信号は、ロ
ーカルでスタックされた中継器間バス上の装置の間で交
換され、１つのスタックの範囲内の異なる中継器の１つ
の所与のポート、ポート・グループまたはすべてのポー
ト上で衝突が発生する場合にそれを通知する。

【００１３】上述のように、中継器を通過する場合の遅
延を最小にするため、データ信号の共有セットとして、
中継器間バスが一般に実施される。各中継器集積回路
は、共有中継器間バスに直接接続される。一旦このよう
な形態で個々の中継器集積回路が接続されると、それら
は、同じ特性を持つ一層大規模な中継器として動作し、
任意の１つの個別集積回路として機能する。１つの共通
の中継器間バスを持つ中継器のすべてのポートは、同じ
ネットワーク・セグメント上にあると見なされる。やは
り上述のように、中継器間バスは、いくつかの中継器製
品が１つの大きいデータ・スタックを形成するため相互
連結されるように、中継器製品に対して外部に配置され
ることもできる。

【００１４】１００メガビイトのＣＳＭＡ／ＣＤ(８０
２.３u)中継器の出現と共に、同様の中継器間バス概念
が適用された。かくして、１００メガビット中継器集積
回路は、１００メガビット・バージョンの中継器間バス
を経由して相互接続されることができる。１００BaseT
中継器間バスの動作に関しては、５ビット対４ビット復
号が起きる場合、存在するデータ信号の数は、典型的に
は４であるが、その他の場合は５つのデータ信号が存在
する。

【００１５】また、１０メガビットと１００メガビット
の中継器機能を同一の中継器の範囲内に統合することが
可能である。これは、例えば１つの１０メガビット中継
器間バスおよび１つの１００メガビット中継器間バスと
いう２つ中継器間バスを利用して実施される。所与のポ
ートの速度が判定され、そのポートが、１０メガビット
中継器間バスまたは１００メガビット中継器間バスのい
ずれか適切な中継器間バスに電気的に接続される。複数
セグメントおよび複数中継器間バスの概念が、１００メ
ガビット中継器および中継器集積回路へ同様に拡張され
た。

【００１６】

【発明が解決しようとする課題】組み合わされた１０メ
ガビットおよび１００メガビット中継器を使用する時、
ユーザは、典型的には、中継器を経由して接続されてい
る１０メガビットおよび１００メガビット機器の環境か
ら開始する。しかしながら、以前の１０メガビット・ネ
ットワーク装置がすべて新しい高速１００メガビット装
置にアップグレードされると、１０／１００メガビット
中継器のポートが中継器の１０メガビット能力を全く使
用しない場合が発生する。このように、すべてのポート
が１００メガビット中継器間バスに接続する可能性があ
る。かくして、１０メガビット中継器間バスは未使用で
アイドルとなる。これは、中継器間バスの容量およびバ
ンド幅を浪費する。

【００１７】

【課題を解決するための手段】本発明に従って、複数セ
グメント中継器が提供される。該複数セグメント中継器
は、第１の中継器間バスおよび第２の中継器間バスを含
む。第１の中継器回路が、第１の中継器間バスおよび第
２の中継器間バスに接続される。第１の中継器回路は、
１０メガビット中継器コアおよび１つまたは複数の１０
０メガビット中継器コアを含む。どの中継器コアが第１
の中継器バスに接続されるべきかセレクタが選択する。
更に、１００メガビット中継器コアの１つが第２の中継
器間バスに接続される。

【００１８】本発明の１つの側面において、複数セグメ
ント中継器は、更に、別の中継器回路を含む。複数セグ
メント中継器は、また、中継器間バス入力コネクタおよ
び中継器間バス出力コネクタを含む。中継器間バス入力
コネクタおよび中継器間バス出力コネクタは、中継器製
品のようなその他の機器へ複数セグメント中継器を接続
することを可能にする。

【００１９】本発明の更に別の側面において、第１の中
継器回路は種々のポートを含む。例えば、第１の自動折
衝モジュールが第１のポートに接続される。第１の自動
折衝モジュールは、第１のポートに接続される第１の装
置に関するデータ伝送速度を検出する。自動折衝モジュ
ールは、第１の装置が１００メガビット動作をサポート
している時、第１のポートを１００メガビット中継器コ
アに接続する。自動折衝モジュールまたはオプションと
して付加的に備えられるスイッチが、第１の装置が１０
メガビット動作をサポートして１００メガビット動作を
サポートしない時、第１のポートを１０メガビット中継
器コアに接続する。中継器回路の追加のポートは同様に
動作する。本発明の１つの側面において、自動折衝モジ
ュールは、ＩＥＥＥ８０２.３ｕセクション２８に定義
されているように、接続装置および関連ポートによって
サポートされている最大の共通データ信号速度を生み出
す。１つのポートに関する自動折衝モジュールが１０メ
ガビットのデータ信号速度を生み出す時、そのポートは
１０メガビット中継器コアに接続される。１つのポート
に関する自動折衝モジュールが１００メガビットのデー
タ信号速度を生み出す時、そのポートは１００メガビッ
ト中継器コアに接続される。

【００２０】外部プロセッサによってアクセスできる制
御レジスタが、セレクタを構成する構成値を持つ。構成
値を使用して、１００メガビット中継器コアと第２の中
継器間バスの間の接続および切断を実行することがで
き、また、複数１００メガビット中継器コアの間の選択
を行うこともできる。

【００２１】本発明は、バンド幅向上のため、１０メガ
ビットおよび１００メガビット中継器間バスの概念を拡
張し、複数セグメントまたは複数中継器間バスの概念と
組み合わせる。本発明は、１０／１００メガビット複数
セグメント中継器の１０メガビット中継器間バスが、１
０メガビットまたは１００メガビットのいずれかの速度
で機能することを可能にする。これによって、同じ製品
を使用してユーザの発展および投資保護が図れる。

【００２２】例えば、ユーザは、初期的に、複数セグメ
ント中継器を経由して相互接続される１０メガビットお
よび１００メガビット機器の混合環境を持つことができ
る。この場合、１０／１００中継器間バスは、１０メガ
ビットのみの中継器間バスとして機能する。古い１０メ
ガビット・ネットワーク装置がより新しい、高速の１０
０メガビット装置にアップグレードされると、１０／１
００メガビット複数セグメント中継器のいずれのポート
もその中継器の１０メガバイト機能を使用しなくなる時
点がやってくる。すなわち、すべてのポートが１００メ
ガビット中継器バスに接続される。そこで、１０メガバ
イト中継器間バスは使用されずアイドルとなる。しか
し、１０メガビット中継器間バスがもはや必要でなくな
る時、本発明は、１０メガビット中継器間バスを第２の
１００メガビット中継器間バスとして機能させるように
再構成することを可能にする。これによって、バンド幅
需要を２つの内部１００メガビット中継器間バスに振り
分けることが可能となり、従って、任意の１つの中継器
間バス上のバンド幅が増大する。

【００２３】

【発明の実施の形態】図１は、複数セグメント中継器１
１を示す。複数セグメント中継器１１は、１０／１００
ＢａｓｅＴ中継器回路１６、１０／１００ＢａｓｅＴ中
継器回路１７および１０／１００ＢａｓｅＴ中継器回路
１８を含む。複数セグメント中継器１１は、更に別の１
０／１００ＢａｓｅＴ中継器回路を含むこともできる。
中継器１１のポート１９、ポート２０、ポート２１およ
びポート２２は，１０／１００ＢａｓｅＴ中継器回路１
６に接続している。ポート１９からポート２２の各々
は、１０ＢａｓｅＴポートまたは１００ＢａｓｅＴポー
トの機能を果たすことができる。

【００２４】中継器１１のポート２３、ポート２４、ポ
ート２５およびポート２６は、１０／１００ＢａｓｅＴ
中継器回路１７に接続している。ポート２３からポート
２６の各々は、１０ＢａｓｅＴポートまたは１００Ｂａ
ｓｅＴポートの機能を果たすことができる。ポート２
７、ポート２８、ポート２９およびポート３０は、１０
／１００ＢａｓｅＴ中継器回路１８に接続している。ポ
ート２７からポート３０の各々は、１０ＢａｓｅＴポー
トまたは１００ＢａｓｅＴポートの機能を果たすことが
できる。１０／１００ＢａｓｅＴ中継器回路１６、１０
／１００ＢａｓｅＴ中継器回路１７および１０／１００
ＢａｓｅＴ中継器回路１８の各ポートは、中継器間バス
(すなわちＩＲＢ)１４および中継器間バス１５に接続さ
れている。中継器間バス１５は１００メガビット中継器
間バスとして機能する。中継器間バス１４は、１０メガ
ビット中継器間バスまたは１００メガビット中継器間バ
スとして機能する。本発明の種々の実施形態において、
複数セグメント中継器１１は、更に付加的中継器間バス
を含むこともできる。

【００２５】中継器間バス１４が１００メガビット中継
器間バスとして機能する時、５ビット対４ビット復号が
発生する場合は、存在するデータ信号の数は、典型的に
は４であり、その他の場合は、５つのデータ信号が存在
する。中継器間バス１４が１０メガビット中継器間バス
として機能する時、データが中継器間バス１４上を１０
ＭＨｚで伝送される場合、単一のデータ信号が使用され
る。一方、中継器間バス１４が１０メガビット中継器間
バスとして機能する時、データが中継器間バス１４上を
２.５ＭＨｚで伝送される場合、４データ・ビットが使
用される。これは、中継器間バス１４が１０メガビット
中継器間バスとして機能していようと１００メガビット
中継器間バスとして機能していようと、中継器間バス１
４へのインタフェースは非常に類似しているので、１０
／１００中継器間バスの実施の利点である。主要な相違
点は、クロック速度である(１０ＢａｓｅＴの場合２.５
ＭＨｚで１００ＢａｓｅＴの場合２５ＭＨｚ)。

【００２６】中継器間バス"入力"コネクタ１２および中
継器間バス"出力"コネクタ１３は、複数セグメント中継
器１１が中継器製品のような別の機器と相互接続される
ことを可能にする。

【００２７】図２は、１０／１００ＢａｓｅＴ中継器回
路１６のブロック図である。１０／１００ＢａｓｅＴ中
継器回路１７および１０／１００ＢａｓｅＴ中継器回路
１８も、１０／１００ＢａｓｅＴ中継器回路１６と同様
に構成される。１０／１００ＢａｓｅＴ中継器回路１６
は、１０メガビット中継器コア４５、１００メガビット
中継器コア４６および１００メガビット中継器コア４７
を含む。例えば、１０メガビット中継器コア４５は、Ｉ
ＥＥＥ８０２.３ＣＳＭＡ／ＣＤ１０メガビット中継器
コア(機能)である。１００メガビット中継器コア４６お
よび１００メガビット中継器コア４７は、各々、８０
２.３ｕＩＥＥＥＣＳＭＡ／ＣＤ１００メガビット中継
器コア(機能)である。

【００２８】セレクタ４８が、１０メガビット中継器コ
ア４５または１００メガビット中継器コア４６のいずれ
かを中継器間バス１４に接続する。制御レジスタ４９の
１ビット構成値が、１ビット・バス５６を経由してセレ
クタ４８に伝達され、１０メガビット中継器コア４５ま
たは１００メガビット中継器コア４６のいずれが中継器
間バス１４に接続されるかを制御する。

【００２９】１００メガビット中継器コア４７は、中継
器間バス１５に接続されている。必要な場合、代替実施
形態において、１００メガビット中継器コア４７と中継
器間バス１５の接続を制御するイネーブル・ゲートを制
御するように、制御レジスタ４９に１ビット構成値を加
えることもできる。

【００３０】制御レジスタ４９の１ビット構成値は、プ
ロセッサ・インタフェース４０を経由して外部プロセッ
サによってアクセスおよび更新することも、あるいは専
用制御ピンを通して直接駆動することもできる。次の表
１は、制御レジスタ４９の１ビット構成値の各々の値に
関する中継器間バス割り当てを示す。

【００３１】

【表１】

【００３２】１０／１００自動折衝ブロック４１は、ポ
ート１９上の装置が１０メガビット動作をサポートして
いるのかあるいは１００メガビット動作をサポートして
いるのかを判定するため使用される。１０／１００自動
折衝ブロック４１は、バス５１を経由して、ポート１９
上の信号を４チャンネル３対１双方向マルチプレクサ５
０に送信する。１０／１００自動折衝ブロック４１は、
信号線６１上に適切な値を送出することによって、ポー
ト１９上の装置が１０メガビット動作をサポートしてい
るのかあるいは１００メガビット動作をサポートしてい
るのか４チャンネル３対１双方向マルチプレクサ５０に
合図する。自動折衝機能は、ＩＥＥＥ８０２.８ｕセク
ション２８に定義されているように、接続装置およびポ
ート１９によってサポートされている最大の共通データ
信号速度を生み出す。

【００３３】１０／１００自動折衝ブロック４２は、ポ
ート２０上の装置が１０メガビット動作をサポートして
いるのかあるいは１００メガビット動作をサポートして
いるのかを判定するため使用される。１０／１００自動
折衝ブロック４２は、バス５２を経由して、ポート２０
上の信号を４チャンネル３対１双方向マルチプレクサ５
０に送信する。１０／１００自動折衝ブロック４２は、
信号線６２上に適切な値を送出することによって、ポー
ト２０上の装置が１０メガビット動作をサポートしてい
るのかあるいは１００メガビット動作をサポートしてい
るのか４チャンネル３対１双方向マルチプレクサ５０に
合図する。自動折衝機能は、ＩＥＥＥ８０２.８ｕセク
ション２８に定義されているように、接続装置およびポ
ート１９によってサポートされている最大の共通データ
信号速度を生み出す。

【００３４】１０／１００自動折衝ブロック４３は、ポ
ート２１上の装置が１０メガビット動作をサポートして
いるのかあるいは１００メガビット動作をサポートして
いるのかを判定するため使用される。１０／１００自動
折衝ブロック４３は、バス５３を経由して、ポート２１
上の信号を４チャンネル３対１双方向マルチプレクサ５
０に送信する。１０／１００自動折衝ブロック４３は、
信号線６３上に適切な値を送出することによって、ポー
ト２１上の装置が１０メガビット動作をサポートしてい
るのかあるいは１００メガビット動作をサポートしてい
るのか４チャンネル３対１双方向マルチプレクサ５０に
合図する。自動折衝機能は、ＩＥＥＥ８０２.８ｕセク
ション２８に定義されているように、接続装置およびポ
ート１９によってサポートされている最大の共通データ
信号速度を生み出す。

【００３５】１０／１００自動折衝ブロック４４は、ポ
ート２２上の装置が１０メガビット動作をサポートして
いるのかあるいは１００メガビット動作をサポートして
いるのかを判定するため使用される。１０／１００自動
折衝ブロック４４は、バス５４を経由して、ポート２２
上の信号を４チャンネル３対１双方向マルチプレクサ５
０に送信する。１０／１００自動折衝ブロック４４は、
信号線６４上に適切な値を送出することによって、ポー
ト２２上の装置が１０メガビット動作をサポートしてい
るのかあるいは１００メガビット動作をサポートしてい
るのか４チャンネル３対１双方向マルチプレクサ５０に
合図する。自動折衝機能は、ＩＥＥＥ８０２.８ｕセク
ション２８に定義されているように、接続装置およびポ
ート１９によってサポートされている最大の共通データ
信号速度を生み出す。

【００３６】制御レジスタ４９が、また、ポート１９乃
至ポート２２の各々に関して、当該ポート上の装置が１
００メガビット動作をサポートする時どの１００メガビ
ット中継器がそのポートから信号を受け取るかを標示す
る４ビット構成値を記憶する。４ビット構成値は４ビッ
ト・バス５５を経由して４チャンネル３対１双方向マル
チプレクサ５０に送信される。４チャンネル３対１双方
向マルチプレクサ５０は、４ビット構成値の１ビットを
使用して、各ポートのための中継器を選択する。制御レ
ジスタ４９の４ビット構成値は、プロセッサ・インタフ
ェース４０を経由して外部プロセッサによってアクセス
および更新することも、あるいは専用制御ピンを通して
直接駆動することもできる。

【００３７】例えば、４チャンネル３対１双方向マルチ
プレクサ５０内のスイッチ６７は、バス５４経由でデー
タ信号を、信号線６４経由で制御信号を、１０／１００
自動折衝ブロック４４から受け取る。信号線６４上の制
御信号は、ポート２３上の装置が１０メガバイト装置で
あるか１００メガバイト装置であるかを標示する。信号
線６４上の制御信号の値および４ビット・バス５５上の
４ビット構成値の専用ビットに基づいて、スイッチ６７
は、バス５４上の信号を、１０メガビット中継器コア４
５か１００メガビット中継器コア４６かあるいは１００
メガビット中継器コア４７かいずれかに接続する。例え
ば、次の表２は、信号線６４上の制御信号の値および４
ビット・バス５５上の４ビット構成値のスイッチ６７専
用ビットに関する中継器間バス割り当てを示す。

【００３８】

【表２】信号線６４からの信号線５５からの選択される制御ビットビット中継器コア００１００メガビット中継器コア４７０１１００メガビット中継器コア４６１０または１１０メガビット中継器コア４５

【００３９】４チャンネル３対１双方向マルチプレクサ
５０は、更に、ポート１９、２０および２１の各々に対
して１つのスイッチを含む。各スイッチはスイッチ６７
と同様に動作する。例えば、ポート１９に対するスイッ
チは、信号線６１上の制御ビットおよびバス５５上の４
ビット構成値の専用ビットを利用して、１０メガビット
中継器コア４５、１００メガビット中継器コア４６ある
いは１００メガビット中継器コア４７のいずれか１つを
選択して、それをバス５１上のデータ信号と接続する。
ポート２０に対するスイッチは、信号線６２上の制御ビ
ットおよびバス５５上の４ビット構成値の専用ビットを
利用して、１０メガビット中継器コア４５、１００メガ
ビット中継器コア４６あるいは１００メガビット中継器
コア４７のいずれか１つを選択して、それをバス５２上
のデータ信号と接続する。ポート２１に対するスイッチ
は、信号線６３上の制御ビットおよびバス５５上の４ビ
ット構成値の専用ビットを利用して、１０メガビット中
継器コア４５、１００メガビット中継器コア４６あるい
は１００メガビット中継器コア４７のいずれか１つを選
択して、それをバス５３上のデータ信号と接続する。

【００４０】図３は、１０／１００ＢａｓｅＴ中継器回
路１６の代替実施形態のブロック図である。１０／１０
０ＢａｓｅＴ中継器回路１７および１０／１００Ｂａｓ
ｅＴ中継器回路１８も、１０／１００ＢａｓｅＴ中継器
回路１６のこの代替実施形態と同様に構成することがで
きる。

【００４１】代替実施形態に従って、１０／１００Ｂａ
ｓｅＴ中継器回路１６は、１０メガビット中継器コア７
５および１００メガビット中継器コア７６を含む。例え
ば、１０メガビット中継器コア７５は、ＩＥＥＥ８０
２.３ＣＳＭＡ／ＣＤ１０メガビット中継器である。１
００メガビット中継器コア７６は、８０２.３ｕＩＥＥ
ＥＣＳＭＡ／ＣＤ１００メガビット中継器である。

【００４２】セレクタ７８が、１０メガビット中継器コ
ア７５または１００メガビット中継器コア７６の１つを
中継器間バス１４に接続する。制御レジスタ７９の１ビ
ット構成値が、１ビット・バス８５を経由してセレクタ
７８に伝達され、１０メガビット中継器コア７５または
１００メガビット中継器コア７６のいずれが中継器間バ
ス１４に接続されるかを制御する。

【００４３】１００メガビット中継器コア７６は、イネ
ーブル・ゲート８０を経由して中継器間バス１５にも接
続している。制御レジスタ７９の１ビット構成値を使用
して、イネーブル・ゲート８０が制御され、それによっ
て、１００メガビット中継器７６と中継器間バス１５の
接続が制御される。

【００４４】制御レジスタ７９の１ビット構成値は、プ
ロセッサ・インタフェース７０を経由して外部プロセッ
サによってアクセスおよび更新することも、あるいは専
用制御ピンを通して直接駆動することもできる。次の表
３は、制御レジスタの１ビット構成の各値に関する中継
器間バスの割り当てを示す。

【００４５】

【表３】構成値中継器間バス１４中継器間バス１５０１０メガビット中継器コア７５１００メガビット中継器コア７６１１００メガビット中継器コア７６接続不可

【００４６】１０／１００自動折衝ブロック７１は、ポ
ート１９上の装置が１０メガビット動作をサポートして
いるかあるいは１００メガビット動作をサポートしてい
るかを判断するために使用される。１０／１００自動折
衝ブロック７１は、ポート１９上の装置が１０メガビッ
ト動作をサポートして１００メガビット動作をサポート
しない場合、バス８１を経由して、ポート１９を１０メ
ガビット中継器コア７５に接続する。１０／１００自動
折衝ブロック７１は、ポート１９上の装置が１００メガ
ビット動作をサポートする場合、バス９１を経由して、
ポート１９を１００メガビット中継器コア７６に接続す
る。

【００４７】１０／１００自動折衝ブロック７２は、ポ
ート２０上の装置が１０メガビット動作をサポートして
いるかあるいは１００メガビット動作をサポートしてい
るかを判断するために使用される。１０／１００自動折
衝ブロック７２は、ポート２０上の装置が１０メガビッ
ト動作をサポートして１００メガビット動作をサポート
しない場合、バス８２を経由して、ポート２０を１０メ
ガビット中継器コア７５に接続する。１０／１００自動
折衝ブロック７２は、ポート２０上の装置が１００メガ
ビット動作をサポートする場合、バス９２を経由して、
ポート２０を１００メガビット中継器コア７６に接続す
る。

【００４８】１０／１００自動折衝ブロック７３は、ポ
ート２１上の装置が１０メガビット動作をサポートして
いるかあるいは１００メガビット動作をサポートしてい
るかを判断するために使用される。１０／１００自動折
衝ブロック７３は、ポート２１上の装置が１０メガビッ
ト動作をサポートして１００メガビット動作をサポート
しない場合、バス８３を経由して、ポート２１を１０メ
ガビット中継器コア７５に接続する。１０／１００自動
折衝ブロック７３は、ポート２１上の装置が１００メガ
ビット動作をサポートする場合、バス９３を経由して、
ポート２１を１００メガビット中継器コア７６に接続す
る。

【００４９】１０／１００自動折衝ブロック７４は、ポ
ート２２上の装置が１０メガビット動作をサポートして
いるかあるいは１００メガビット動作をサポートしてい
るかを判断するために使用される。１０／１００自動折
衝ブロック７４は、ポート２２上の装置が１０メガビッ
ト動作をサポートして１００メガビット動作をサポート
しない場合、バス８４を経由して、ポート２２を１０メ
ガビット中継器コア７５に接続する。１０／１００自動
折衝ブロック７４は、ポート２２上の装置が１００メガ
ビット動作をサポートする場合、バス９４を経由して、
ポート２２を１００メガビット中継器コア７６に接続す
る。

【００５０】図３の実施形態において、１００メガビッ
ト中継器コア７６は、中継器間バス１４または中継器間
バス１５のいずれかへ接続することができる。この実施
形態に関しては、ただ１つの１００メガビット中継器が
必要とされるだけなので、結果としてゲート数は少なく
なり、コストも下がる。これは、例えば中継器製品の中
に４つの４ポート中継器集積回路がある場合に重要であ
る。この実施形態は、(同一の中継器集積回路に接続す
る)４ポートからなる任意のグループを２つの中継器間
バスの１つに論理的に接続させることを可能にする。こ
れは、複数セグメント１００ＢａｓｅＴ構成の作成を可
能にする。

【００５１】図３が比較的廉価で複雑性の少ない実施形
態を表しているが、図２で示される実施形態は一層柔軟
である。図２の実施形態では、１０／１００ＢａｓｅＴ
中継器回路１６のポート１９、２０、２１および２２の
各々を、１００メガビット中継器コア４６または１００
メガビット中継器コア４７のいずれかに接続することが
できる。図２および図３のいずれの実施形態において
も、１０／１００中継器間バス１４が１００メガビット
で動作する場合、１０メガビット動作は失われる。

【００５２】以上の記述は、本発明の典型的方法および
実施形態のみを開示し説明するものにすぎない。当業者
に理解されることであろうが、本発明は、本発明の理念
または本質的特性を逸脱することなく上記以外の特定の
形態で実施することも可能である。例えば、本発明の好
ましい実施形態において、１つの中継器間バスが１００
メガビットで、別のバスが１０／１００メガビットであ
った。しかし、本発明の代替実施形態において、１つの
中継器間バスを１０メガビットとし、別のバスを１０／
１００メガビットとすることも可能である。あるいは、
両方のバスを１０／１００メガビットとすることも可能
である。また、別の形態として、中継器間バスは、１０
または１００メガビット以外の伝送率でそれぞれ動作す
ることも可能であろう。

【００５３】本発明には、例として次のような実施様態
が含まれる。（１）第１の中継器間バスと、第２の中継器間バスと、
上記第１の中継器間バスおよび上記第２の中継器間バス
に接続される第１の中継器回路と、を備える複数セグメ
ント中継器であって、上記第１の中継器回路が、１０メ
ガビット中継器コアと、第１の１００メガビット中継器
コアと、第２の１００メガビット中継器コアと、上記１
０メガビット中継器コアが上記第１の中継器間バス接続
されるべきかあるいは上記第１の１００メガビット中継
器コアが上記第１の中継器間バスに接続されるべきかを
選択するセレクタと、上記第２の１００メガビット中継
器コアを上記第２の中継器間バスに接続させる接続手段
と、を含む、複数セグメント中継器。（２）上記第１の中継器間バスおよび上記第２の中継器
間バスに接続される第２の中継器回路を更に備える上記
（１）に記載の複数セグメント中継器。（３）上記第１の中継器間バスおよび上記第２の中継器
間バスに接続される第３の中継器回路を更に備える上記
（２）に記載の複数セグメント中継器。（４）上記第１の中継器回路が、第１のポートと、上記
第１のポートに接続して、該第１のポート上の第１の装
置に関するデータ伝送速度を検出する第１の自動折衝モ
ジュールと、上記自動折衝モジュールに接続して、上記
第１の装置が１０メガビット動作をサポートして１００
メガビット動作をサポートしない時上記第１のポートを
上記１０メガビット中継器コアに接続し、上記第１の装
置が１００メガビット動作をサポートする時上記第１の
ポートを上記第１の１００メガビット中継器コアおよび
上記第２の１００メガビット中継器コアのいずれかに接
続させる選択手段とを更に含む、上記（１）に記載の複
数セグメント中継器。（５）上記第１の中継器回路が、第２のポートと、上記
第２のポートに接続して、上記第２のポート上の第２の
装置に関するデータ伝送速度を検出する第２の自動折衝
モジュールと、を更に含む、上記（４）に記載の複数セ
グメント中継器。（６）上記第１の中継器回路が、上記セレクタおよび上
記選択手段に接続して、上記セレクタおよび上記選択手
段を構成する構成値を保持する制御レジスタを更に含
む、上記（１）に記載の複数セグメント中継器。

【００５４】（７）第１の中継器間バスと、第２の中継
器間バスと、上記第１の中継器間バスおよび上記第２の
中継器間バスに接続される第１の中継器回路と、を備え
る複数セグメント中継器であって、上記第１の中継器回
路が、１０メガビット中継器コアと、１００メガビット
中継器コアと、上記１０メガビット中継器コアが上記第
１の中継器間バス接続されるべきかまたは上記１００メ
ガビット中継器コアが上記第１の中継器間バスに接続さ
れるべきかを選択するセレクタと、上記１００メガビッ
ト中継器コアを上記第２の中継器間バスに接続させる接
続手段と、を含む、複数セグメント中継器。（８）上記第１の中継器回路が、第１のポートと、上記
第１のポートに接続して、上記第１のポート上の第１の
装置に関するデータ伝送速度を検出し、上記第１の装置
が１０メガビット動作をサポートして１００メガビット
動作をサポートしない時上記第１のポートを上記１０メ
ガビット中継器コアに接続し、上記第１の装置が１００
メガビット動作をサポートする時上記第１のポートを上
記１００メガビット中継器コアに接続させる第１の自動
折衝モジュールを更に含む、上記（７）に記載の複数セ
グメント中継器。（９）上記第１の中継器回路が、第２のポートと、上記
第２のポートに接続して、上記第２のポート上の第２の
装置に関するデータ伝送速度を検出し、上記第２の装置
が１０メガビット動作をサポートして１００メガビット
動作をサポートしない時上記第２のポートを上記１０メ
ガビット中継器コアに接続し、上記第２の装置が１００
メガビット動作をサポートする時上記第２のポートを上
記１００メガビット中継器コアに接続させる第２の自動
折衝モジュールを更に含む、上記（８）に記載の複数セ
グメント中継器。

【００５５】（１０）第１の中継器間バスおよび第２の
中継器間バスへの接続のための中継器回路であって、第
１の中継器周波数で動作する第１の中継器コアと、第２
の中継器周波数で動作する第２の中継器コアと、上記第
１の中継器コアが上記第１の中継器間バスに接続される
べきかまたは上記第２の中継器コアが上記第１の中継器
間バスに接続されるべきかを選択するセレクタと、を備
える中継器回路。（１１）上記第２の中継器周波数で動作する第３の中継
器コアと、上記第３の中継器コアを上記第２の中継器間
バスに接続させる接続手段と、を更に備える上記（１
０）に記載の中継器回路。（１２）第１のポートと、上記第１のポートに接続し
て、上記第１のポート上の第１の装置に関するデータ伝
送速度を検出する第１の自動折衝モジュールと、上記第
１の装置が１０メガビット動作をサポートして１００メ
ガビット動作をサポートしない時上記第１のポートを上
記第１の中継器コアに接続し、上記第１の装置が１００
メガビット動作をサポートする時上記第１のポートを上
記第２の中継器コアに接続させる選択手段を更に含む、
上記（１０）に記載の中継器回路。（１３）上記第２の中継器コアを上記第２の中継器間バ
スに接続させる接続手段を更に備える、上記（１０）に
記載の中継器回路。（１４）第１のポートと、上記第１のポートに接続し
て、上記第１のポート上の第１の装置に関するデータ伝
送速度を検出し、上記第１の装置が１０メガビット動作
をサポートして１００メガビット動作をサポートしない
時上記第１のポートを上記第１の中継器コアに接続し、
上記第１の装置が１００メガビット動作をサポートする
時上記第１のポートを上記第２の中継器コアに接続させ
る第１の自動折衝モジュールを更に含む、上記（１３）
に記載の中継器回路。（１５）上記接続手段が、上記第３の中継器コアと上記
第２の中継器間バスの接続および切断を制御するイネー
ブル・ブロックである、上記（１４）に記載の中継器回
路。（１６）上記セレクタおよび上記接続手段に接続され、
上記セレクタを構成する構成値を保持する制御レジスタ
を更に備える上記（１０）に記載の中継器回路。

【００５６】（１７）中継器回路の複数ポートを第１の
中継器間バスおよび第２の中継器間バスに接続させる方
法であって、中継器回路の内部に第１の中継器周波数で
動作する第１の中継器コアおよび第２の中継器周波数で
動作する第２の中継器コアを含ませるステップ(a)と、
上記第１の中継器コアが上記第１の中継器間バスに接続
されるべきかまたは上記第２の中継器コアが上記第１の
中継器間バスに接続されるべきかを選択するステップ
(b)と、を含む方法。（１８）第３の中継器コアを上記第２の中継器間バスに
接続させるステップを更に含み、上記ステップ(a)にお
いて、上記第３の中継器コアが上記中継器回路の内部に
含まれ、上記第３の中継器コアが上記第２の中継器周波
数で動作する、上記（１７）に記載の方法。（１９）第１のポートに接続される第１の装置に関する
データ伝送速度を検出するステップ(d)と、上記第１の
装置が１０メガビット動作をサポートして１００メガビ
ット動作をサポートしない時上記第１のポートを上記第
１の中継器コアに接続するステップ(e)と、上記第１の
装置が１００メガビット動作をサポートする時上記第１
のポートを上記第２の中継器コアに接続するステップ
(f)と、を更に含む（１７）に記載の方法。（２０）上記ステップ(b)が、上記第２の中継器コアが
上記第２の中継器間バスに接続されるべきか否かを選択
することを含む、上記（１７）に記載の方法。

【００５７】

【発明の効果】本発明によって、ユーザは１０／１００
メガビット複数セグメント中継器という同じ製品を使用
しながら、１０メガビットをサポートする装置の使用を
徐々に１００メガビットをサポートする製品に移行する
ことができるので、ユーザの投資が保護される。また、
古い１０メガビット・ネットワーク装置がより新しい、
高速の１００メガビット装置にアップグレードされる時
点で、使用されずアイドルとなる１０メガビット中継器
間バスを第２の１００メガビット中継器間バスとして機
能させるように再構成し、バンド幅需要を２つの内部１
００メガビット中継器間バスに振り分けることが可能と
なり、従って、任意の１つの中継器間バス上のバンド幅
が増大するという効果を奏する。

【図面の簡単な説明】

【図１】本発明の好ましい実施形態に従った複数セグメ
ント中継器のブロック図である。

【図２】本発明の好ましい実施形態に従った１０／１０
０ＢａｓｅＴ中継器回路のブロック図である。

【図３】本発明の好ましい代替実施形態に従った１０／
１００ＢａｓｅＴ中継器回路のブロック図である。

【符号の説明】

１１複数セグメント中継器１４１０／１００メガバイト中継器間バス１５１００メガバイト中継器間バス１６、１７、１８１０／１００メガバイト中継器回
路４５１０メガバイト中継器コア４６、４７１００メガバイト中継器コア４８セレクタ

Claims

【特許請求の範囲】

【請求項１】第１の中継器間バスと、第２の中継器間バスと、上記第１の中継器間バスおよび上記第２の中継器間バス
に接続される第１の中継器回路と、を備える複数セグメント中継器であって、上記第１の中継器回路が、１０メガビット中継器コアと、第１の１００メガビット中継器コアと、第２の１００メガビット中継器コアと、上記１０メガビット中継器コアが上記第１の中継器間バ
ス接続されるべきかあるいは上記第１の１００メガビッ
ト中継器コアが上記第１の中継器間バスに接続されるべ
きかを選択するセレクタと、上記第２の１００メガビット中継器コアを上記第２の中
継器間バスに接続させる接続手段と、を含む、複数セグメント中継器。