JP4648402B2 - インターフェイスモジュールと通信モジュールを備える通信モジュールシステム - Google Patents

Description

本発明は、独立請求項の上位概念に記載された、通信モジュール配置とインターフェイスモジュールを有する配置および、通信接続、特にバスを通信モジュールに対応づけられた加入者に結合するために通信モジュールと接続するための然るべきインターフェイスモジュールに関する。さらに、本発明は、方法請求項の上位概念に記載のインターフェイスモジュール内でデータ及び／又はメッセージを形成する方法に関する。

通信接続、特にバスと該当する通信モジュールとからなる通信システムを用いて制御装置、センサ技術およびアクチュエータ技術をネットワーク化することは、近年、最近の自動車を製造する場合、あるいは機械製作、特に工作機械領域においても、自動化においても、劇的に増加している。その場合に、機能を複数の加入者、特に制御装置へ分配することによるシナジー効果が得られる。その場合に、分配されたシステムが問題となる。従って、この種の分配されたシステムまたはネットワークは、加入者とこの加入者を接続する１つまたは複数のバスシステムからなる。従って、種々のステーションまたは加入者間の通信は、ますます多くこの種の通信システムまたはバスシステムを介して行われ、それを介して伝送すべきデータがメッセージ内で伝送される。バスシステム上のこの通信交通、アクセスと受信機構およびエラー処理は、それぞれに応じたプロトコルを介して制御される。

例えば、自動車内のプロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）が設立された。これは、事象制御されるプロトコルであり、すなわちメッセージの送信のようなプロトコルアクティビティが、その起源を通信システムの外部に有する事象によって、開始される。通信システムまたはバスシステムへの一義的なアクセスは、優先順位ベースのビットアービトレーションによって解決される。そのための前提は、伝送すべきデータとそれに伴って各メッセージに優先順位が割り当てられていることである。ＣＡＮプロトコルは、極めて柔軟である。従って、他の加入者およびメッセージの追加は、まだ空いている優先順位（メッセージアイデンティファイア）がある限り、問題なく可能である。ネットワーク内で送信すべきすべてのメッセージが優先順位とその送信もしくは受信する加入者または該当する通信モジュールと共に、リスト、いわゆる通信マトリクス内に格納される。

事象制御される、自発的通信に代わる考え方が、純粋に時間制御されるという考え方である。バス上のすべての通信アクティビティは、厳しく周期的である。メッセージの送信のようなプロトコルアクティビティは、バスシステム全体について有効な時間の進行によってのみ作動される。この媒体へのアクセスは、送信者が排他的送信権を有する時間領域の割当てに基づいている。その場合に、メッセージ順序は、通常、駆動開始前に既に固定されている。従って、繰返し率、冗長性、デッドラインなどに関するメッセージの要請を満足させる進行プランが形成される。いわゆるバススケジュールである。この種のバスシステムは、例えばＴＴＰ／Ｃである。

上述した２種類のバスの利点の結合が、時間制御されるＣＡＮ、いわゆるＴＴＣＡＮ（Ｔｉｍｅ Ｔｒｉｇｇｅｒｅｄ Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）の解決策内で行われる。これは、上述した時間制御される通信に基づく要請と、ある程度のフレキシビリティに基づく要請とを満足させる。ＴＴＣＡＮは、それを、所定の通信加入者の周期的メッセージのための、いわゆる排他的時間窓内と、複数の通信加入者の自発的メッセージのための、いわゆるアービトレート時間窓内に通信サイクルを構築することによって、満たす。その場合にＴＴＣＡＮは、大体において、時間制御される周期的な通信に基づいており、その通信は、メイン時間を与える加入者、または通信モジュール、いわゆるタイムマスターによって、タイム基準メッセージを用いてクロックされる。

種々の伝送方法を結合する他の可能性を提供するのが、ＦｌｅｘＲａｙプロトコルであって、それによって特に自動車内で使用するための、高速、決定論的およびエラー許容するバスシステムが記述される。このプロトコルは、時分割多重アクセス（ＴＤＭＡ）の方法に従って作業し、その場合に加入者または伝送すべきメッセージに固定のタイムスロットが割り当てられ、その中でそれらは通信接続、バスへの排他的アクセスを有する。その場合に、タイムスロットは固定のサイクルで繰り返されるので、メッセージがバスへ伝送される時点は、正確に予測することができ、バスアクセスは決定論的に行われる。バスシステム上でメッセージ伝送のための帯域幅を最適に利用するために、サイクルは、静的な部分と動的な部分とに分割される。その場合に固定のタイムスロットは、バスサイクルの初めの静的な部分内にある。動的な部分内では、タイムスロットは動的に与えられる。その中で、排他的バスアクセスは、それぞれ短い時間、いわゆるミニスロットの間だけ可能である。

上述したように、多数の異なる伝送テクノロジーと、それに伴ってバスシステムの種類がある。同じ種類あるいは異なる種類の複数のバスシステムが互いに接続されなければならないことが、しばしばある。そのために、バスインターフェイスユニット、いわゆるゲートウェイが用いられる。従って、ゲートウェイは、同一種類あるいは異なる種類であることのできる、種々のバス間のインターフェイスであり、その場合にゲートウェイは、バスからメッセージを１つまたは複数の他のバスへ案内する。既知のゲートウェイは、複数の独立した通信モジュールからなり、その場合にメッセージの交換は、それぞれの加入者のプロセッサインターフェイス（ＣＰＵインターフェイス）またはそれぞれの通信モジュールの然るべきインターフェイスモジュールを介して行われる。その場合にこのＣＰＵインターフェイスは、加入者自体へ伝送すべきメッセージに加えて、このデータ交換によって著しい負荷を受け、それによって、それから生じる伝送構造と共に比較的低いデータ伝送速度が生じる。さらに、統合された通信コントローラまたは通信モジュールがあり、それらは共通のメッセージメモリを分け合い、それによって構造の欠点を補償する。もちろん、この種の統合された通信モジュールは、統合によって、データ伝送に関して余り柔軟ではなく、特に所定の数のバス接続に固定されている。すなわち、従来技術は、各観点において最適な結果を供給できないことが、明らかにされる。

従って本発明の課題は、データ及び／又はメッセージの交換、特に新しいデータ及び／又はメッセージの形成を改良することのできる、通信モジュール配置と特殊な通信モジュールおよび方法を提供することである。

（発明の利点）
その場合に特に、ＣＰＵインターフェイスに著しく負担をかけることなく、かつ複数のメッセージメモリを互いに依存させることなしに、複数の通信モジュール間でデータ及び／又はメッセージの交換が可能になるようにする。同時に、特に、伝送速度が増大され、伝送がフレキシブルに可能となるようにする。

上述した課題は、特に通信インターフェイス素子を特殊なゲートウェイインターフェイスとして実現することによって解決され、そのゲートウェイインターフェイスは、メッセージメモリ間、従って該当するデータ経路内に中間接続されて、それによって新しい、付加的なデータ経路を可能にする。

種々の通信モジュールを互いに接続するバスに、本発明に基づいて、インターフェイスモジュールとしてのデータ統合ユニット（ＤＩＵ）が接続され、それが、特にゲートウェイを介して受信したデータ及び／又はメッセージを、当該受信したデータ及び／又はメッセージが１つまた複数のバス上で次へ送られる前に、新たに編成し、またはまとめることを可能にする。その場合に、１つより多いこの種のインターフェイスモジュールを、データ統合ユニットとして接続することができる。すなわち、それぞれ使用領域に応じて、異なる機能を有するＤＩＵも使用することができる。

すなわち、本発明は、課題を解決するために、少なくとも１つの通信モジュールと接続するためのインターフェイスモジュールを示し、インターフェイスモジュールは入力を有し、その入力を介して第１のデータ及び／又はメッセージを入手する。その場合に、インターフェイスモジュール内に第１の伝送路と第２の伝送路が設けられており、第２の伝送路内に結合素子が設けられる。この結合素子は、第１のデータ及び／又はメッセージが少なくとも部分的に第２のデータ及び／又はメッセージに組み合わされるように、形成されている。

その場合に、インターフェイスモジュールは、好ましくは出力を有し、その場合に切替え手段が設けられており、その切替え手段は、インターフェイスモジュールの第１の伝送路と第２の伝送路が出力へ接続されるように、形成されている。この切替え手段は、好ましくはマルチプレックスモジュールとして、形成されている。

結合素子は、好ましくはカップリングユニットとして形成されているので、それによってビット、バイト及び／又は予め定めることのできるデータブロック及び／又は部分メッセージ及び／又はメッセージから、第２のデータ及び／又はメッセージが形成され、または組み合わされて、出力へ接続される。そのために、好ましくは、インターフェイスモジュールの第２の伝送路内にメモリ素子が設けられており、第２のデータ及び／又はメッセージが、そのメモリ素子内に、編成ができあがるまで記憶され、それによってその後完全に出力を介して次へ伝えることができる。この場合にメモリ素子は、特にレジスタモジュールとして形成されている。

好ましくは、インターフェイスモジュールに、結合素子及び／又は切替え手段を本発明に従って制御するモジュール制御装置が対応づけられ、特に含まれている。

従って、特にゲートウェイが通知を次へ伝える前に、通知ないしデータ及び／又はメッセージをまとめ、または新たに組み合わせることができる。同時に、本発明によって、ホストコントローラ、従って加入者ＣＰＵの負担が、著しく軽減される。

その場合に、例えば独立した通信コントローラ又は通信モジュールから構成され、データ統合をＣＰＵを介してのみ行うことができるゲートウェイと比較して、少なくとも１つの本発明に基づくインターフェイスモジュールを使用することにより、データ統合またはデータコンビネーションに関して、より高い速度が得られる。

同時に、特に統合され、従って著しくコンフィグレーション依存するゲートウェイに比較して、データ統合ユニットとしてのインターフェイスモジュールの機能の構成可能性かつバス接続の数に関して、高い柔軟性と自由度の利点が得られる。

１．従って、本発明によれば、さらにインターフェイスモジュールと通信インターフェイス素子とを有する通信モジュールと通信するための配置が得られる。この場合に、インターフェイスモジュールは、入力と出力を有し、かつ通信インターフェイス素子と接続されており、通信インターフェイス素子に通信モジュールまたは通信コントローラのメッセージメモリが対応づけられている。その場合に、メッセージメモリへの、かつメッセージメモリからの第１のデータ経路が設けられており、その第１のデータ経路を介して、第１のデータ及び／又はメッセージが、メッセージメモリへ、かつメッセージメモリから案内される。この配置は、通信インターフェイス素子が、特に複数の通信モジュール間の付加的な第２のデータ経路を準備し、その第２のデータ経路は、第１のデータ経路の第１のデータ及び／又はメッセージが、少なくとも部分的に付加的な第２のデータ経路を介して案内されるように形成されており、インターフェイスモジュールが、入力と出力を介してこの第２のデータ経路内へ接続され、それを介して第１のデータ及び／又はメッセージを少なくとも部分的に受信する。また、インターフェイス素子内に結合素子が設けられており、その結合素子は、受信された第１のデータ及び／又はメッセージが少なくとも部分的に第２のデータ及び／又はメッセージに組み合わされて、第２のデータ経路を介して伝送されるように形成されていることを特徴としている。その場合に、インターフェイスモジュールは、好ましくは、冒頭で利点を記述する、データ統合ユニットとしてのインターフェイスモジュールに相当する。

従ってこの配置からさらに、好ましくは、少なくとも１つの通信モジュールを有する通信モジュール配置が得られ、その通信モジュール内に通信インターフェイス素子が含まれており、かつその通信モジュールに本発明に基づくインターフェイスモジュールが対応づけられている。このインターフェイスモジュールは、通信モジュールと接続されており、その場合にメッセージメモリが設けられており、前述した第１のデータ経路を介して第１のデータ及び／又はメッセージが案内される。この場合に、通信インターフェイス素子は、ここでも付加的な第２のデータ経路を準備し、その第２のデータ経路は、第１のデータ及び／又はメッセージが少なくとも部分的に付加的な第２のデータ経路を介して案内されるように、形成されている。インターフェイスモジュールは、この第２のデータ経路内へ接続されており、それを介して第１のデータ及び／又はメッセージを少なくとも部分的に受信する。インターフェイス素子内に結合素子が設けられており、その結合素子は、受信された第１のデータ及び／又はメッセージが少なくとも部分的に第２のデータ及び／又はメッセージに組み合わされて、第２のデータ経路を介して伝送されるように、形成されている。それぞれ通信インターフェイス素子を有する、少なくとも２つの通信モジュールが存在している場合に、通信モジュールは、付加的な第２のデータ経路を介して特にリング状に接続されており、リング内に接続された少なくとも１つの本発明に基づくインターフェイスモジュールが、このリング、特に第２のデータ経路を介して通信モジュール間で新しい第２のデータ及び／又はメッセージを伝送する。

その場合に特別に効果的なことは、この種の通信モジュールおよび該当する通信インターフェイス素子が、少なくとも２つのこの種の通信モジュールを有するこの種の配置をゲートウェイとして実現し、通信モジュールを付加的な第２のデータ経路を介して接続し、これらを特に互いにリング状に接続し、それによって高速かつフレキシブルな伝送ができるようにすることを、可能にすることである。

好ましくはその場合に、通信インターフェイス素子が、特にマルチプレックスモジュールとしての、第１の切替え手段と第２の切替え手段を有し、それによって予め定めることのできるデータ及び／又はメッセージの第１のデータ経路への導入、あるいは第１のデータ経路からの導出及び／又は第２のデータ経路への導入、あるいは第２のデータ経路からの導出が可能になる。

好ましくは、通信インターフェイス素子に、同様に制御装置が対応づけられており、その制御装置によって、特に、通信インターフェイス素子の１つまたは複数の切替え手段が制御される。その場合にこの制御装置は、第１の実施形態によれば、特に通信インターフェイス素子自体に含まれている。しかし、第２の実施形態によれば、制御装置は好ましくは通信モジュール内に、あるいはまた第３の実施形態によれば、通信モジュールに対応づけられた加入者内に収容することもできる。その場合に制御装置は、第２の付加的なデータ経路を介してのデータ及び／又はメッセージの伝送ないし案内を制御し、または特に、どのデータ及び／又はメッセージが第２のデータ経路上で案内されるか、及び／又は第２のデータ経路から該当するメッセージメモリへ、従って第１のデータ経路へ伝送されるか、を設定する。その場合に上述した制御装置は、３つすべての実施形態に従って、ソフトウェア内またはハードウェア内で同様に実現することができる。

２．さらに、本発明は、データ及び／又はメッセージを形成する方法を示しており、その場合に、メッセージメモリへの、かつメッセージメモリからの第１のデータ経路の第１のデータ及び／又はメッセージが、インターフェイスモジュールへ案内される。この方法は、付加的な第２のデータ経路が設けられており、その第２のデータ経路を介して第１のデータ及び／又はメッセージが少なくとも部分的にインターフェイスモジュールへ案内され、第２のデータ経路内へ接続されているインターフェイスモジュール内で第１のデータ及び／又はメッセージが第１の伝送路と第２の伝送路を介して、第１のデータ及び／又はメッセージが少なくとも部分的に第２のデータ及び／又はメッセージへ組み合わされて、新たに第２のデータ経路上で伝送されるように、案内されることを特徴としている。

従って本発明によれば、目指された利点が得られる。１つには、ＣＰＵインターフェイスに比較して、データ及び／又はメッセージを伝送する場合に、より高い速度が得られ、他の利点として、伝送の極めて柔軟で自由な構成可能性が得られる。これは特に、統合された通信モジュールまたは統合されたゲートウェイに比較して、バス接続の数の極めてフレキシブルで自由な設定によっても得られる。

それぞれ適用に応じて、好ましくは、個々の通信モジュールまたはインターフェイス自体を変更する必要なしに、任意の機能を有するデータ統合のために、任意の数の通信モジュールまたは通信コントローラを、任意の数のインターフェイスモジュールと一緒に接続することができる。従来技術に記載されているような、通常の統合されたゲートウェイ内では、機能性、例えばデータ統合機能の変化、あるいはバス接続またはバスの数の変化が常に、大幅な新規開発を必要とするが、それを本発明に従って回避することができる。

他の利点と好ましい形態が、明細書と請求項の特徴から明らかにされる。

以下、図面に示す図を用いて、本発明を詳細に説明する。

以下、実施例を用いて、本発明を詳細に説明する。

図１は、加入者もしくはホスト１１０またはそのＣＰＵの実施ユニットを、通信接続またはバス１１１へ結合するための通信モジュール１００を図式的に示している。そのために通信モジュール１００は、インターフェイスモジュール１０４を介して、加入者１１０またはＣＰＵインターフェイスの一部としての加入者１１０のＣＰＵと、接続されている。ＣＬＫ１はクロック入力（Ｃｌｏｃｋ）、ＲＳ１はリセット入力、ＣＴＲＬ１はコントロールまたは制御入力、ＡＤＤ１はアドレス入力、ＤＩ１はデータ入力そしてＤＯ１はデータ出力を示し、Ｗ１は待機信号（Ｗａｉｔ）を準備する出力、ＩＮＴ１が中断信号（インターラプト）を有する出力を示している。

以下において、通信モジュール１００の内容を説明する。この場合に、それぞれのバスシステム、または、例えばＣＡＮ通信モジュールとしての通信モジュールに応じた機能性が、例として選択されている。しかし、本発明は、任意の他の通信モジュールまたは通信コントローラおよび他のバスシステムおよびバスプロトコルにも適用できるので、以下の図および実施例において選択されている表示は、限定的と考えてはならない。特に、これらは、例えばＦｌｅｘＲａｙプロトコルのために、２チャネルで形成することもできる。もちろん、ＣＡＮまたはＴＴＣＡＮ適用が、好ましい、効果的な実施形態である。

通信モジュール１００は、さらに、制御ユニット１０１、ここでは特にＣＡＮ制御ユニットまたはＣＡＮコアを有している。その他、メッセージメモリが特にメッセージＲＡＭとして、例えばシングルポートのＲＡＭとして符号１０２で示されている。デュアルポートＲＡＭは、例えば２チャネルの適用の枠内で、例えばＦｌｅｘＲａｙにおいて、使用することができる。符号１０５と１０６は、２つの中間メモリまたはバッファメモリ、特にレジスタモジュールであって、それらは、一方では、データ伝送またはメッセージ伝送に関するバッファリングのために用いられ、他方ではメッセージメモリ内の該当するメモリスペースに関する該当する対応づけを有することができる。この実施形態において、２つのレジスタ１０５と１０６が示されており、その場合にこれらは単なる例であって、個々のレジスタも、あるいは然るべく２つのメモリ領域に分割されているレジスタも使用することができる。

データなしメッセージ伝送は、メッセージ管理者、いわゆるメッセージハンドラー１０３を介して制御される。その場合に、第１のレジスタ１０５（例えばＣＰＵ ＩＦＣレジスタ）は、インターフェイスモジュール１０４および制御ユニット１０１と接続Ｖ１１を介して接続されている。その他、第２のレジスタ１０６が、インターフェイスモジュール１０４と接続されている。２つのレジスタは、それぞれ接続Ｖ１５とＶ１６を介してメッセージハンドラーまたはメッセージ管理者１０３と接続されている。メッセージ管理者自体は、接続Ｖ１３を介して制御ユニット１０１と、Ｖ１４を介してメッセージメモリ１０２と接続されている。本来のメッセージ交換またはメッセージ案内は、接続Ｖ１７を介して行われ、それはほぼ第１のデータ経路（またはその決定的な部分）を示し、かつ制御ユニット１０１、メッセージメモリ１０２およびレジスタ１０５と１０６の間の接続を形成する。

図１に示す通信モジュールからゲートウェイ、特にＣＡＮゲートウェイが構築される場合には、データ伝送、従って通信モジュール間のデータ及び／又はメッセージの伝送は、多数の読取りおよび書込み操作を必要とし、そられはＣＰＵバス（ＣＰＵインターフェイス）を介しての伝送のように展開されなければならない。従ってホストＣＰＵ、従って加入者１１０に著しく負荷をかけ、それによって伝送を遅らせる。

ＴＸとＲＸは、バス接続、従ってＴＸ１は送信側（ｔｒａｎｓｍｉｔ）、ＲＸ１は受信側（ｒｅｃｅｉｖｅ）でバス１１１への接続として示されている。統合されたゲートウェイにおいては、これらはもちろん固定かつアンフレキシブルに設けられている。

この問題を解決するために、図２に示すように、通信インターフェイス素子２１２が提案されており、それについては、以下で通信モジュール２００と共に詳細に説明する。既に図１について該当する部分１００〜１１１およびＶ１１〜Ｖ１７について行った説明は、もちろんこれらの該当する部分２００〜２１１（２０７〜２０９および２１２なし）と図２のＶ２１〜Ｖ２７にも該当する。すなわち、図２は大体において、本発明に基づく然るべき拡張（２０７〜２０９と２１２およびＶ２８〜Ｖ３１）を有する、図１に基づく通信モジュールを示しているので、図１と２についての説明を一緒に見ることができる。

通信モジュール２００は、加入者２１０もしくはホストまたはホストＣＰＵを、バス２１１と接続し、その場合にバス接続は、送信出力（ＴＸ２、ｔｒａｎｓｍｉｔ）と受信入力（ＲＸ２、ｒｅｃｅｉｖｅ）に従ってＴＸ２とＲＸ２で示されている。この通信モジュール２００も、特にＣＡＮコアとしての制御ユニット２０１、特にメッセージＲＡＭとしてのメッセージメモリ２０２、メッセージ管理者またはメッセージハンドラー２０３、符号２０５と２０６で示す、２つの例としてのレジスタ（レジスタ１０５と１０６についての上述したような考えが、それに応じて該当する）および、ここでは符号２０４で示す、ホスト２１０へのインターフェイスモジュールを有している。インターフェイスモジュールは、クロックＣＬＫ２（ｃｌｏｃｋ）のための入力、リセットＲＳ２、制御入力ＣＴＲＬ２（Ｃｏｎｔｒｏｌ）、アドレス入力ＡＤＤ２およびデータ入力ＤＩ２を有している。さらに、データ出力としての出力ＤＯ２、ウェイト信号Ｗ２およびインターラプトまたは中断出力ＩＮＴ２が設けられている。

この例においても、レジスタ２０５は、制御ユニット２０１およびインターフェイスモジュール２０４と、ここでは接続Ｖ２１を介して結合されている。レジスタ２０６も、ここでは接続Ｖ２２を介してインターフェイスモジュール２０４と結合されている。同様に、ここでも２つの例としてのレジスタ２０５と２０６は、接続Ｖ２５およびＶ２６を介してメッセージ管理者２０３と接続されている。制御ユニット２０１は、接続Ｖ２３を介してメッセージ管理者２０３と接続され、このメッセージ管理者が接続Ｖ２４を介してメッセージメモリ２０２と接続されている。ここでも、メッセージ管理者がバス２１１とホスト２１０の間の本来のデータ及び／又はメッセージ伝送を制御する。

図１に示す第１のデータ経路Ｖ１７は、ここではＶ２７で示されており、第２のレジスタ２０６のかわりに通信インターフェイス素子２１２と、従ってゲートウェイインターフェイスと接続されていることで、特殊性を有している。すなわち、ゲートウェイインターフェイスは、第１のデータ経路（ここではＶ２７）内に中間接続され、または、この第１のデータ経路Ｖ２７と接続されている。通信インターフェイス素子２１２（ゲートウェイインターフェイス）は、メッセージメモリ２０２（Ｍｅｓｓａｇｅ−Ｍｅｍｏｒｙ）への、そしてメッセージメモリ２０２からの第１のデータ経路Ｖ２７へ介入し、好ましくは伝送に関してメッセージメモリ２０２自体と同じワード幅を有している。しかしまた、ワード幅に関して整数分の１、あるいは特に整数倍も考えられる。その場合に、データ及び／又はメッセージ伝送は、それぞれのバスプロトコルに応じて適合されており、例えばＣＡＮにおいては、ＣＡＮメッセージは制御（Ｃｏｎｔｒｏｌ）ビットとステータスビットを有する。これは、それぞれのバスシステムに応じて構成することができる。

従って、接続Ｖ２８、Ｖ２９、Ｖ３０、Ｖ３１および切替え手段２０７と２０８を介して、通信モジュール２００内に、入力ＣＩ（Ｃａｓｃａｄｅ−Ｉｎｐｕｔ）と出力ＣＯ（Ｃａｓｃａｄｅ−Ｏｕｔｐｕｔ）を有する付加的な第２のデータ経路が実現される。その場合に、この例に示される第２の切替え手段２０７と２０８は、特にマルチプレクサまたはマルチプレックスモジュールとして形成されている。従って、ここに示される好ましい実施形態において、２つの切替え手段２０７と２０８が使用されるが、同様に１つの切替え手段のみを使用することも考えられる。

従って、第１のデータ経路の予め定めることのできるデータ及び／又はメッセージを、ホストＣＰＵ２１０にノーマルなデータ経路に応じた負荷をかけることなく、直接付加的な第２のデータを介して案内することができる。

この第２のデータ経路の制御、従って１つには、第２のデータ経路を介してのデータ及び／又はメッセージの伝送または案内と、特に予め定めることのできるデータ及び／又はメッセージの選択または設定は、制御装置２０９を介して行われ、その制御装置は、特に有限状態機械、従って状態機械、あるいは状態オートマトン（有限のオートマトン、有限状態機械ＦＳＭ）として形成されている。特に、状態機械または状態オートマトンとしての、この制御装置２０９は、１つには通信モジュール２００自体の中に収容することができ、あるいはそれに対応づけて、外部に位置づけることができる。それは特に、ある実施形態においては、加入者、ホスト２１０内に含めることができる。ある実施形態においては、それを直接ゲートウェイインターフェイス２１２内に、従って通信インターフェイス素子内に含めることができる。書込み選択出力ＷＲＳ（Ｗｒｉｔｅ Ｓｅｌｅｃｔ）を介して第１の切替え手段、マルチプレックスモジュール２０７が駆動可能である。第２の出力、読取り制御出力ＲＤＳ（Ｒｅａｄ Ｓｅｌｅｃｔ）を介して、第２の切替え手段、マルチプレックスモジュール２０８が駆動可能である。ゲートウェイインターフェイスの、従って通信インターフェイス素子の第２の付加的なデータ経路内で２つのマルチプレクサ２０７と２０８をこのように駆動することによって、データ伝送、従ってデータ及び／又はメッセージの伝送を制御し、特にメッセージメモリに関するデータ及び／又はメッセージの方向を定めることが可能である。第２のデータ経路上で伝送すべきデータの選択または設定は、他の出力ＣＭ／ＣＲ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｓｋ／Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｒｅｑｕｅｓｔ）によって決定することができる。

ＣＭ／ＣＲを介して、例えば、識別子、特にコマンドリクエストレジスタやコマンドマスクレジスタ及び制御識別子あるいは制御ビットを用いながら、ＷＲＳとＲＤＳを出力することで、第２のデータ経路を介しての伝送の制御と第２のデータ経路のための該当するデータ及び／又はメッセージの選択または設定が可能である。それによって、ＣＰＵインターフェイス、従って特にインターフェイスモジュール２０４は、例えばＣＰＵインターフェイスレジスタ２０５と２０６と共に、さらに、ローカルＣＰＵ、従ってホストＣＰＵ２１０からの及びホストＣＰＵ２１０へのデータ及び／又はメッセージのトランスファー、従って伝送のために使用することができる。その場合に、予め定めることのできるデータ及び／又はメッセージの伝送は、上述した制御入力ＷＲＳ、ＲＤＳ、ＣＭ／ＣＲを介してコントロールすることができる。

このように導入された第２の付加的なデータ経路を介して、好ましくは、図３に示すように、複数の通信モジュールをゲートウェイに、特にカスケードで、まとめることができる。従って好ましい実施形態においては、任意の数の通信モジュール、特にＣＡＮモジュールを、ゲートウェイインターフェイス、従って通信インターフェイス素子を介してゲートウェイにまとめることができ、好ましくはリング状にそれぞれ出力ＣＯ（Ｃａｓｃａｄｅ Ｏｕｔｐｕｔ）から次の通信モジュールの入力ＣＩ（Ｃａｓｃａｄｅ Ｉｎｐｕｔ）へ接続することができる。これは、他のバスシステムについても、そしてゲートウェイにおける様々なバスシステムについても、可能である。

図３において、例えばＣＡＮモジュールＣＡＮ１、ＣＡＮ２からＣＡＮｎとしての（その場合にｎは自然数）通信モジュール３００、３０１から３０５が、このように接続されている。これらの通信モジュールの各々が、該当するバスまたは該当する通信接続３２０、３２１および３２５と接続するための送信出力（ＴＸ３１、ＴＸ３２、ＴＸ３ｎ）と受信入力（ＲＸ３１、ＲＸ３２、ＲＸ３ｎ）を有している。接続Ｖ３２、Ｖ３３およびＶ４３を介して、これら任意の数の通信モジュールが、ここでは特にリング状に互いに接続されている。星形回路なども、同様に考えられる。その場合に、接続Ｖ３２は、通信モジュール３００の出力ＣＯ１から通信モジュール３０１の入力ＣＩ２へ配置され、通信モジュール３０５の出力ＣＯｎから通信モジュール３００の入力ＣＩ１への接続Ｖ３３が、実現されている。

見やすくする理由から、レジスタはレジスタブロック３０６、３０７および３０８内にまとめられ、いわゆるＣＰＵインターフェイスレジスタＣＰＵＩＦＣとして示されており、その場合にホストＣＰＵへの接続は、図式的に、かつ見やすいようにＣＰＵバス３１３として示されている。図２に示す個々の通信モジュールの制御装置は、図３では、選択的にゲートウェイ全体制御装置として、従ってゲートウェイ有限状態機械３０９として示されており、出力３１０、３１１および３１２を介して、上述したように、第２のデータ経路上の伝送を制御する。すなわち、接続３１０、３１１および３１２の各々を介して、特に図２に示す出力ＷＲＳとＲＤＳ及び／又はＣＭ／ＣＲが実現される。従ってゲートウェイインターフェイスまたは通信インターフェイス素子を介して接続されている通信モジュールは、第２のデータ経路を介してデータ及び／又はメッセージをすべての通信モジュール間で極めて高速に伝送することが可能である。特に、１つの通信モジュールから同時に複数の他の通信モジュールへとメッセージを伝送することができる。

第２の付加的なデータ経路を実現するための、ゲートウェイインターフェイスを有する、従って通信モジュール素子を有するこの種の通信モジュールは、図３に示すように、ゲートウェイの一部として使用することもでき、ゲートウェイ機能なしの個別コントローラまたは個別モジュールとして使用することもできる。通信モジュールがハードウェア内にゲートウェイとしてまとめられている場合でも、ソフトウェアのコンフィグレーションによって、これらの通信モジュールのどれがゲートウェイとして協働し、かつどれが独立して作業するか、を調節し、あるいはまた制御装置内で直接考慮することができるので、存在するまたは所望の通信モジュールから、極めて柔軟で選択的なゲートウェイ編成が可能になる。

どのメッセージがどのバスからどのバスへ伝えられるべきかという、このゲートウェイ機能の制御、従って第２のデータ経路の制御は、上述したゲートウェイ制御装置３０９、従ってゲートウェイ有限状態機械を介して行われ、それは、専用の状態機械としてハードウェア内に構築されるか、あるいはまたソフトウェア内、特にホスト内で遂行されて、上述した特殊なレジスタ、特に通信リクエストレジスタまたは通信マスクレジスタを介してゲートウェイ制御入力へアクセスする。それによって、好ましくは、高速のデータ伝送と高い柔軟性、特にバス接続の数の自由な構成可能性およびゲートウェイの編成と構築に関する高い柔軟性が可能である。

図４は、図３で説明した配置を、データ統合ユニット（Ｄａｔｅ−Ｉｎｔｅｇｒａｔｉｏｎ−Ｕｎｉｔ：ＤＩＵ）としての本発明に基づくインターフェイスモジュールだけ拡張している。その場合に、図３と同じ部分は、図３と同じ参照記号で示され、ここでは再度説明はしない。すなわち、図２と３についての説明は、図４においても完全に基礎とすることができる。

すでに説明したように、この実施例においては、特にＣＡＮまたはＴＴＣＡＮモジュールが示唆されている。しかし、本発明に基づく機能または本発明に基づく対象は、任意のバスシステム、混合されたバスシステムもしくは通信システムおよび付属のモジュールにも、適用することができる。

付加的に、図４に、データ統合ユニットとしてのインターフェイスモジュール５００が示されており、それは、入力ＣＩＳ（インターフェイスモジュールのＣａｓｃａｄｅ Ｉｎｐｕｔ）と出力ＣＯＳ（インターフェイスモジュールのＣａｓｃａｓｅ Ｏｕｔｐｕｔ）を有している。インターフェイスモジュールは、ＣＩＳとＣＯＳを介して、通信モジュールの通信インターフェイス素子の互いに接続された第２のデータ経路内に結合される。そのために、インターフェイスモジュール５００は、ＣＩＳを介してＣＯ（ｎ）と、ＣＯＳを介してＣＩ１またはＣＩ（ｎ＋１）と接続されている。従って、任意の数の通信モジュールまたは通信インターフェイス素子と任意の数のインターフェイスモジュール、従ってＤＩＵが、ゲートウェイインターフェイスを介して互いにゲートウェイに接続することができ、そのために、それらは、図示のようにリング状にそれぞれカスケード出力からカスケード入力へ接続される。個々の通信モジュールのＣＰＵインターフェイスは、さらに、ローカルＣＰＵへの、および、ローカルＣＰＵからのメッセージの伝送のために使用することができる。従って、少なくとも１つのインターフェイスモジュール５００が、既に説明したカスケードリング内に統合されて、図２と３において既に説明したシーケンスと利点が、１つまたは複数のインターフェイスモジュールに関しても当てはまる。

すなわち、このように形成された、この少なくとも１つのインターフェイスモジュールを有するゲートウェイインターフェイスは、通知もしくはデータ及び／又はメッセージを、特にデータ及び／又はメッセージの組み合わせによっても、すべての通信コントローラとインターフェイスモジュールの間で高速で伝送することが可能となり、また通知もしくはデータ及び／又はメッセージを異なる組み合わせにおいても同時に１つまたは複数の通信モジュールから１つまたは複数の他の通信モジュールへ伝送することができる。その場合に、インターフェイスモジュールによって、第２のデータ経路上で伝送される第１のデータ及び／又はメッセージを、第２のデータ及び／又はメッセージに組み直し、または、適合させることができ、その後、上述した第２のデータ経路上でさらに伝送されて、それによってさらに向上した柔軟性と効率が生じる。

少なくとも１つのこの種のインターフェイスモジュールを備えたゲートウェイインターフェイスを有する通信モジュールは、ゲートウェイの一部としても、ゲートウェイ機能のない個別コントローラとしても、使用することができる。通信コントローラがハードウェア内でゲートウェイとして互いに接続されている場合でも、ソフトウェアのコンフィグレーションによって、これらの通信コントローラのどれがゲートウェイとして協働し、どれが独立して働くか、を調節することができる。

ゲートウェイ機能（どのメッセージまたはメッセージ部分、従ってデータ及び／又はメッセージがどのバスから他のどのバスへ案内されるべきか）の制御は、少なくとも１つの制御装置（ゲートウェイ制御装置２０９もしくは３０９及び／又はモジュールもしくはルーチン制御装置４０１）を介して行われ、それは専用の状態機械としてハードウェア内に構築されるか、あるいはソフトウェア内で特にホストＣＰＵ上で遂行され、特別なレジスタを介して、該当する制御入力または制御アクセスへアクセスする。

ＣＰＵバス３１３は、図４においては接続３１３ａだけ拡張されて、ＣＰＵバス４０３となっている。これは、第２の制御装置、モジュール制御装置４０１を結合するために、行われる。この制御装置４０１は、制御装置３０９または図２の制御装置２０９と同様に、状態機械または状態オートマトン（有限のオートマトン、有限状態機械ＦＳＭ）として示すことができる。特に、状態機械または状態オートマトンとしての、このモジュール制御装置４０１は、インターフェイスモジュール５００自体の中に収容することができ、あるいはそれに対応づけて、外部に位置づけることができる。特にそれは、ある実施形態においては、加入者２０１、ホスト内に含めることができる。ある実施形態においては、直接ゲートウェイインターフェイス２１２、従って通信インターフェイス素子内に含まれている。同様に制御装置４０１を、通信モジュール内、例えば３０５または３０１内に収容することもできる。制御装置３０９と制御装置４０１の間の、図示の分離も、好ましいが、強制ではない。すなわち、制御装置３０９と４０１を、制御装置、例えば２０９内に合体することができ、その場合にはその位置／位置決めに関して上述した考えが、同様に適用可能である。

制御装置４０１は、少なくとも１つの制御アクセスまたは制御入力４０２を介して、インターフェイスモジュール５００を駆動する。そのために、図５において、インターフェイスモジュール５００の好ましい実施形態が、再度詳細に説明される。

その中で、ここでもＣＩＳは、データ統合モジュール、従ってインターフェイスモジュール５００の入力、ＣＯＳは出力を示している。インターフェイスモジュール内には、２つの伝送路が示されている。第１の伝送路は、Ｖ５１で示されて、入力ＣＩＳから直接切替え手段５０３へ通じており、その切替え手段は、特にマルチプレクサないしマルチプレックスモジュールとして形成されている。第２のデータ経路は、接続Ｖ５２とＶ５３とＶ５４を介して、同様に切替え手段５０３へ通じている。従って、切替え手段、特にマルチプレックスモジュールによって、２つの伝送路を出力ＣＯＳへ接続することができる。本発明によれば、インターフェイスモジュール内に結合手段５０１が示されており、その結合素子は、ＣＩＳを介して、あるいは他のデータ経路（ここではＨｏｓｔ−Ｄａｔａが符号５０４で示されている）を介して、有限状態機械または特殊機能レジスタからデータを統合し、それらはこのデータを接続されているホストＣＰＵ、または、例えば他の通信モジュールあるいはその他の、カスケードリングに対して外部に配置された、カスケードリングに接続されていないモジュール及び／又はバス加入者から入手する。これらの付加的な入力に該当するモジュールを直接結合することが、同様に考えられる。この場合には、データをインターフェイスモジュールへ書き込む許可は、ゲートウェイ制御によって与えられる。これらの入ってくるデータ及び／又はメッセージもしくはそれらの部分が、その後新しく編成される。従って第１のデータ及び／又はメッセージが、第２のデータ及び／又はメッセージとして組み合わされて、さらに伝えられることが可能である。

その場合に特に、好ましい形態において、特にレジスタまたはレジスタモジュールとしてのメモリ素子５０２が設けられており、そのメモリ素子が、第２の、従って新しく組み合わされたデータ及び／又はメッセージを、次へ伝える前に記憶する。その場合に、データ及び／又はメッセージを、メモリ素子５０２内で結合することができる。従って選択されたデータ及び／又はメッセージを、特にビットまたはバイトとして、あるいは任意の大きさのビットグループとして次々に選択して、メモリ素子５０２内で新しく編成することができ、その後に完全な新しいデータまたは新しいメッセージが、次へ伝えられる。その場合に、メモリ素子５０２は、結合素子の一部とすることができ、あるいは結合素子内に同様な機能のメモリを設けることができる。同様に、結合素子が、データ及び／又はメッセージを一時記憶なしに直接次へ伝えることも、考えられる。この場合においては、第１のデータ及び／又はメッセージが結合素子内へ達し、そこで即座に組み直されて、次へ伝えられるようにすることができる。また、第１のデータ及び／又はメッセージを、前もって結合素子の内部または外部に記憶し、その後第２のデータ及び／又はメッセージに編成して、その後一時記憶して、あるいは一時記憶なしで、次へ伝えることができる。従ってデータを記憶して、新しく編成するか、そしてどのようにそれを行うかは、特にクロックと同期性および第２のデータ経路上のワード幅に関する伝送の観点で、それぞれの実施形態に依存する。その場合に、この第２のデータ経路への接続は、上述した切替え手段５０３を介して行われる。

図４における説明に従って、制御装置４０１により、（メモリ素子を有する、およびメモリ素子を持たない）結合素子５０１及び／又は切替え手段５０３が、制御される。書込み選択出力ＷＲＳ（Ｗｒｉｔｅ Ｓｅｌｅｃｔ）４０２ｂを介して、切替え手段、マルチプレックスモジュール５０２が駆動可能である。マルチプレクサのこの駆動によって、データ伝送、従ってデータ及び／又はメッセージの伝送を制御することが、可能である。従って、データ経路内のマルチプレクサは、データ伝送を制御することができる。伝送は、制御信号ＷＲＳを介してコントロールされる。

それぞれ適用に応じて変化する信号バス（ビット幅の変化）を介して、他のデータを、カスケードリングに接続されていないモジュール（例えば他の通信モジュールまたはその他の、カスケードリングに対して外部に配置されたモジュールまたはバス加入者）から、インターフェイスモジュール内へ伝送することができる。これは、既に説明したように、信号Ｈｏｓｔ−Ｄａｔａ５０４を介して行われる。この信号５０４は、ゲートウェイ制御によって直接、あるいはデータをカスケードリング内へ供給しようとし、その場合にＣＰＵまたは通信モジュールへのアクセスをもたない、１つまたは複数の他のモジュール（複数のモジュールの場合には、例えばマルチプレクサを介してアクセスが行われる）によって、駆動することができる。この種のモジュールは、既に説明したように、例えば他の通信モジュールまたはその他の、カスケードリングに対して外部に配置されたモジュール及び／又はバス加入者である。

第２のデータ経路上で伝送すべきデータの選択または設定、従って第１のデータ及び／又はメッセージを、第２のデータ及び／又はメッセージに組み合わせることは、他の出力または他の信号ＲＭ／ＣＭ（Ｒｏｕｔｉｎｇ Ｍａｓｋ／Ｒｏｕｔｉｎｇ Ｃｏｎｔｒｏｌ）４０２ａによって、決定することができる。

従って、ＲＭ／ＲＣを介して、例えば識別子を用い、特にマスクレジスタ及び／又は制御レジスタおよび該当する選択識別子または選択ビットを用いて、組み合わせるべきデータ及び／又はメッセージの選択または設定が可能である。従って、データ統合モジュール、従ってインターフェイスモジュール（ＤＩＵ）は、種々の通信コントローラのデータから新しいメッセージを形成すること、および、形成した新しいメッセージを、カスケードリングを介して１つまたは複数のコントローラに同時に伝送することが可能である。従って通信コントローラの変更は、不要である。

例えば、カップリングユニット、スイッチングネットワークとして、あるいはまたレジスタ伝送ブロックとしての、この結合素子（個々のあるいは複数の信号の仲介とスルー接続のために用いられ、アプリケーション固有に設計される。）を用いて、メッセージの然るべき部分を新たに整理して、種々のメッセージから組み合わせることができる。レジスタ伝送ブロックにおいては、ＣＩＳのメッセージを複数のレジスタへ分配することが行われる。その場合に、データ統合の実現は、個々のレジスタ内容及び／又はレジスタ内容全体を該当する位置、例えば素子５０２内へ伝送することによって、実現される。

機能（どの部分メッセージを新しいメッセージに組み合わせるべきか）の制御は、上述した制御装置を介して行われ、それは状態機械としてハードウェア内に構築されるか、あるいはソフトウェアとして特に特殊なレジスタを有するホストＣＰＵを介して、制御入力へアクセスする。

任意の数のインターフェイスモジュールまたはＤＩＵを、カスケードリングを介して組み込むことができる。それらは、それぞれリング状にカスケード入力からカスケード出力へ向かって接続される。各ＤＩＵは、上述したようにアプリケーション固有に設計可能な、様々な機能を、個々のユニットが互いに影響し合うことなしに、実現することができる。

バスシステム、特にＣＡＮバスシステムを有する通信モジュールを示している。 通信インターフェイス素子を有する、本発明に基づく通信モジュールを示している。 特にゲートウェイアプリケーションとしての、互いに接続された複数の通信モジュールを有する配置を示している。 図３に基づく配置を示しており、その場合に付加的にインターフェイスモジュールがカスケードリング内に挿入されている。 本発明に基づくインターフェイスモジュールを示している。

Claims (8)

1. 少なくとも２つの通信モジュール（３０１−３０５）とインターフェイスモジュール（５００）とを備える通信モジュールシステムであって、前記少なくとも２つの通信モジュールはそれぞれ通信インターフェイス素子（２１２）を含み、前記インターフェイスモジュール（５００）が入力（ＣＩＳ）と出力（ＣＯＳ）を有し、前記通信インターフェイス素子（２１２）に通信モジュール（２００）のメッセージメモリ（２０２）が対応づけられ、前記少なくとも２つの通信モジュールはそれぞれデータバス（２１１、３２０−３２５）と接続されており、前記データバスへの及び前記データバスからの、並びに、前記メッセージメモリへの及び前記メッセージメモリからの第１のデータ経路（Ｖ２７）が設けられており、前記第１のデータ経路を介して第１のデータ及び／又はメッセージが前記メッセージメモリ（２０２）へ及び前記メッセージメモリ（２０２）から伝送され、前記通信インターフェイス素子（２１２）が付加的な第２のデータ経路（Ｖ２８−Ｖ３１）を提供し、前記第２のデータ経路は、前記第１のデータ経路（Ｖ２７）の前記第１のデータ及び／又はメッセージが少なくとも部分的に前記付加的な第２のデータ経路（Ｖ２８−Ｖ３１）を介して伝送されるように、形成されている、前記システムにおいて、
   前記各通信インターフェイス素子は入力（ＣＩ）及び出力（ＣＯ）を有し、前記少なくとも２つの通信モジュールは前記第２のデータ経路を介して相互接続されており、
   前記インターフェイスモジュール（５００）は、前記少なくとも２つの通信モジュールと前記インターフェイスモジュールとのリング状の接続が形成され前記インターフェイスモジュールが前記第２のデータ経路を介して前記第１のデータ及び／又はメッセージを少なくとも部分的に受信するように、前記入力（ＣＩＳ）と前記出力（ＣＯＳ）を介して前記第２のデータ経路内へ接続されており、
   前記インターフェイスモジュールは、前記受信された前記第１のデータ及び／又はメッセージが少なくとも部分的に第２のデータ及び／又はメッセージに組み合わされて、前記第２のデータ経路を介して伝送されるように、形成されていることを特徴とする、通信モジュールシステム。
2. 前記インターフェイスモジュール（５００）内に第１の伝送路（Ｖ５１）と第２の伝送路（Ｖ５２、Ｖ５３、Ｖ５４）と切替え手段（５０３）が設けられており、
   前記切替え手段は、前記インターフェイスモジュールの前記第１の伝送路（Ｖ５１）と前記第２の伝送路（Ｖ５２、Ｖ５３、Ｖ５４）が前記出力（ＣＯＳ）へ接続されるように、形成されていることを特徴とする、請求項１に記載のシステム。
3. 前記インターフェイスモジュールに前記結合素子（５０１）を制御する制御装置（４０１）が付設され、含まれていることを特徴とする、請求項２に記載のシステム。
4. 前記切替え手段（５０３）は、マルチプレックスモジュールとして形成されていることを特徴とする、請求項２に記載のシステム。
5. 前記結合素子（５０１）は、カップリングユニットとして形成されていることを特徴とする、請求項２に記載のシステム。
6. 前記結合素子（５０１）は、レジスタ伝送ブロックに基づいていることを特徴とする、請求項２に記載のシステム。
7. 前記インターフェイスモジュール内では、前記第２の伝送路（Ｖ５２、Ｖ５３、Ｖ５４）内に、メモリ素子（５０２）が含まれていることを特徴とする、請求項２に記載のシステム。
8. 前記インターフェイスモジュール内では、前記メモリ素子（５０２）は、レジスタモジュールとして形成されていることを特徴とする、請求項７に記載のシステム。

Images