KR101074611B1

KR101074611B1 - 인터페이스 모듈을 구비한 통신 모듈 어셈블리와 그에관련한 인터페이스 모듈

Info

Publication number: KR101074611B1
Application number: KR1020077011795A
Authority: KR
Inventors: 플로리안 하르트비히; 얀 타우베
Original assignee: 로베르트 보쉬 게엠베하
Priority date: 2004-11-26
Filing date: 2005-11-25
Publication date: 2011-10-17
Also published as: EP1820111B1; WO2006056605A1; CN101069166A; ATE470905T1; EP1820111A1; ES2344794T3; DE102004057410B4; DE102004057410A1; JP2008522267A; US20080123678A1; US7848317B2; JP4648402B2; KR20070085444A; DE502005009735D1; CN101069166B

Abstract

본 발명은 인터페이스 모듈을 구비한 통신 모듈 어셈블리와 적어도 하나의 통신 모듈에 연결될 수 있는 인터페이스 모듈(500)에 관한 것이다. 본 발명에 따라, 상기 인터페이스 모듈은 입력부(CIS)를 포함하며, 이 입력부를 통해 인터페이스 모듈은 제1 데이터 및/또는 메시지를 수신하고, 상기 인터페이스 모듈(500) 내에는 제1 전송 경로(V51) 및 제2 전송 경로(V52, V53, V54)가 제공되며, 그리고 제2 전송 경로 내에는 커플링 소자(501)가 구비된다. 이 커플링 소자(501)는, 상기 제1 데이터 및/또는 메시지가 적어도 부분적으로 제2 데이터 및/또는 메시지에 조합되는 방식으로 구성된다.

인터페이스 모듈, 통신 모듈 어셈블리, 커플링 소자, 입력부, 전송 경로

Description

인터페이스 모듈을 구비한 통신 모듈 어셈블리와 그에 관련한 인터페이스 모듈{COMMUNICATIONS MODULE ASSEMBLY COMPRISING AN INTERFACE MODULE AND ASSOCIATED INTERFACE MODULE}

본 발명은, 독립 청구항들의 전제부에 따라 통신 모듈에 할당된 가입자(time sharing system)에 통신 접속부를, 특히 버스를 연결하기 위한, 인터페이스 모듈을 구비한 통신 모듈 어셈블리 및 그 통신용 어셈블리;와 통신 모듈에 연결될 수 있는 대응하는 인터페이스 모듈에 관한 것이다. 또한, 본 발명은 방법과 결부된 특허 청구항의 전제부에 따라 인터페이스 모듈 내에서 데이터 및/또는 메시지를 생성하기 위한 방법에 관한 것이다.

통신 접속부, 특히 버스와 대응하는 통신 모듈로 구성되는 통신 시스템을 이용하는 제어 장치, 센서 장치, 및 작동 장치의 네트워킹은 근래에 들어 현대적인 자동차의 제조에서, 혹은 기계 장치 제작, 특히 공작 기계 분야에서, 그리고 자동화 분야에서 급격하게 증가하였다. 이와 관련하여 기능들을 다수의 가입자에, 특히 제어 장치들에 분산함으로써 얻어지는 시너지 효과가 달성될 수 있다. 이를 대개 분산 시스템(distributed system)이라 한다. 그에 따라 상기한 분산 시스템 혹은 네트워크는 가입자들과 이 가입자들을 연결하는 버스 시스템, 혹은 다수의 연결 버스 시스템으로 구성된다. 그러므로 서로 다른 스테이션들 내지 가입자들 간의 통신은 더욱더 상기한 통신 시스템 혹은 버스 시스템을 통해 개시되며, 이런 통신 시스템 혹은 버스 시스템을 통해 전송할 데이터가 메시지로 전송된다. 버스 시스템, 접근 및 수신 메커니즘뿐만 아니라 에러 처리 장치에서의 통신 트래픽은 대응하는 프로토콜을 통해 제어된다.

예컨대 자동차 분야에서의 프로토콜로서는 CAN(계측 제어기 통신망)이 장착된다. 이 CAN은 사건 제어식 프로토콜이다. 다시 말해 정보의 송신과 같은 프로토콜 활동은 사건에 의해 초기화되며, 이런 사건의 소스는 통신 시스템 외부에 위치한다. 통신 시스템 내지 버스 시스템에 대한 명확한 접근은 우선 순위를 바탕으로 하는 비트 중재를 통해 야기된다. 이에 대한 전제 조건은, 전송될 데이터와 그에 따른 각각의 메시지에 우선 순위가 할당되는 것에 있다. CAN 프로토콜은 매우 유연하다. 다시 말해 그로 인해, 여전히 자유로운 우선 순위(메시지 식별자)가 존재하는 점에 한해 추가의 가입자 및 메시지의 부가가 완벽하게 이루어질 수 있다. 우선 순위를 갖고 네트워크에서 송신될 모든 메시지의 수집과 송신하거나 수신하는 가입자 내지 대응하는 통신 모듈의 수집은 목록에, 다시 말해 이른바 통신 매트릭스에 저장된다.

사건 제어식 자발적 통신에 대해 대체되는 접근법은 순수하게 시간 제어되는 접근법이다. 버스 상에서 이루어지는 모든 통신 활동은 엄밀한 주기로 이루어진다. 메시지의 송신과 같은 프로토콜 활동은 단지 버스 시스템 전체에 유효한 시간의 진행에 의해서만 야기된다. 이와 같은 매체에 대한 접근은, 송신기가 배타적 송신권을 갖는 시간 영역의 할당을 바탕으로 한다. 이때 메시지 시퀀스는 대개 작동 개시 전에 이미 결정된다. 다시 말해 반복률, 중복성, 데드라인 등과 관련한 메시지의 요건을 충족시키는 스케쥴(schedule)이 생성된다. 이를 대개 버스 스케쥴이라고 한다. 이와 같은 버스 시스템은 예컨대 TTP/C이다.

전술한 두 버스 유형이 갖는 장점의 결합은 시간 제어식 CAN, 즉 이른바 TTCAN(시간 기반 계측 제어기 통신망)의 실례로 이루어진다. 이런 TTCAN은 시간 제어식 통신에 따라 전술한 요건뿐만 아니라 소정의 유연성에 대한 요건을 충족시킨다. 다시 말해, TTCAN은, 지정된 통신 가입자의 주기적 메시지에 대한 이른바 배타적 시간 윈도우에서, 그리고 다수의 통신 가입자의 자발적 메시지에 대한 이른바 중재 시간 윈도우에서 통신 라운드를 구성함으로써 상기한 요건들을 충족시킨다. 이와 관련하여 TTCAN은 본질적으로 시간 제어식 주기적 통신을 바탕으로 하며, 이 통신은, 주요 시간(main time)을 지정하는 가입자 내지 통신 모듈에 의해, 다시 말해 시간 기준 메시지를 이용한 이른바 시간 마스터(time master)에 의해 클록 제어된다.

다양한 전송 방법을 결합하는 추가의 가능성은 플렉스레이(Flex-Ray) 프로토콜을 제공한다. 그렇게 함으로써 특히 자동차에서 사용되는 용도로 결정적이면서도 무정지형(fault-tolerant)인 고속의 버스 시스템이 제공된다. 이와 같은 프로토콜은 시간 분할 다중 접속(TDMA)의 방법에 따라 기능하며, 가입자들 내지 전송될 메시지들에 고정된 시간 슬롯이 할당되며, 이런 시간 슬롯에서 상기한 가입자들 내지 메시지들은 통신 접속부, 즉 버스에 대해 배타적으로 접근할 수 있다. 이때 시간 슬롯은 결정된 주기로 반복되며, 그럼으로써 메시지가 버스를 통해 전송되는 시점이 정확하게 예측될 수 있고, 버스 접근이 결정적으로 이루어지게 된다. 버스 시스템에서 메시지 전송을 위한 대역폭을 최적으로 이용하기 위해, 주기는 정적 부분과 동적 부분으로 분리된다. 이때 고정된 시간 슬롯은 버스 주기의 시작 시에 정적 부분에 위치한다. 동적 부분에서 시간 슬롯은 동적으로 할당된다. 이런 점에서 그에 따라 배타적 버스 접근은 항상 짧은 시간 동안만, 이른바 미니슬롯(minislot) 동안만 가능하게 된다.

앞서 기술한 바와 같이, 다수의 상이한 전송 기술과 그에 따라 다양한 종류의 버스 시스템이 제공된다. 이런 점에서 빈번하게, 동일하거나 서로 다른 종류의 다수의 버스 시스템이 상호 간에 연결되어야 한다. 이를 위해, 버스 인터페이스 유닛, 즉 이른바 게이트웨이가 이용된다. 그에 따라 게이트웨이는 동일하거나 서로 상이할 수 있는 다양한 버스들 간의 인터페이스이며, 게이트웨이는 메시지를 일측의 버스로부터 하나 혹은 그 이상의 또 다른 버스로 전송한다. 공지된 게이트웨이들은 다수의 독립적인 통신 모듈로 구성되며, 이때 메시지의 교환은 각각의 가입자의 프로세서 인터페이스(CPU-Interface)를 통해, 혹은 각각의 통신 모듈의 대응하는 인터페이스 모듈을 통해 이루어진다. 이와 관련하여, 상기한 CPU 인터페이스는 가입자 자체에 전송될 메시지에 추가로 상기한 데이터 교환에 의해 강한 부하를 받게 되며, 그럼으로써 그에 따라 발생하는 전송 구조와 함께 상대적으로 낮아진 데이터 전송 속도가 발생한다. 또한, 통합된 통신 컨트롤러들 혹은 통신 모듈들이 제공되는데, 이들은 공동의 메시지 기억장치, 이른바 메시지 메모리를 공유하며, 그에 따라 구조 단점을 보상한다. 그러나 그렇게 함으로써 상기한 통합된 통신 모듈들은 데이터 전송과 관련하여 매우 유연하지 못하며, 특히 소정의 수의 버스 접속부로만 한정된다. 그러므로 종래 기술은 모든 관점에서 최적의 결과를 제공할 수 없다는 사실이 확인되었다.

그러므로 본 발명의 목적은 데이터 및/또는 메시지의 교환이, 특히 새로운 데이터 및/또는 메시지의 생성이 개선될 수 있도록 하는 통신 모듈 어셈블리와 특별한 인터페이스 모듈뿐만 아니라 생성 방법을 제공하는 것에 있다.

이와 관련하여, CPU 인터페이스에 강한 부하를 주지 않으면서, 그리고 다수의 메시지 메모리가 상호 간에 의존하지 않도록 하면서, 특히 다수의 통신 모듈 간에 데이터 및/또는 메시지의 교환이 이루어질 수 있도록 해야 한다. 동시에 특히 전송 속도는 상승하고, 전송은 유연하게 이루어질 수 있어야 한다.

상기 목적은 특히 특별한 게이트웨이 인터페이스로서 통신 인터페이스 소자를 구현함으로써 달성된다. 이와 관련하여 상기한 통신 인터페이스 소자는 메시지 메모리들 사이에, 다시 말해 대응하는 데이터 경로에 삽입 되고, 그에 따라 새로운 추가 데이터 경로를 가능케 한다.

다양한 통신 모듈들을 상호 간에 연결하는 버스에는, 본 발명에 따라 인터페이스 모듈로서 데이터 통합 유닛(DIU)이 연결된다. 이 데이터 통합 유닛은, 특히 게이트웨이를 통해 수신된 데이터 및/또는 메시지가 하나 혹은 그 이상의 버스로 전송되기 전에, 상기한 데이터 및/또는 메시지를 새로이 종합하거나 조합하는 것을 가능케 한다. 이와 관련하여, 하나 이상의 상기한 인터페이스 모듈이 데이터 통합 유닛으로서 연결될 수 있다. 그러므로 예컨대 각각의 사용 영역에 따라 다양한 기능들을 구비한 DIU들이 이용될 수도 있다.

그러므로 상기 목적을 달성하기 위한 본 발명은 적어도 하나의 통신 모듈에 연결될 수 있는 인터페이스 모듈을 나타낸다. 이와 관련하여 인터페이스 모듈은 입력부를 포함하며, 이 입력부를 통해 상기한 인터페이스 모듈은 제1 데이터 및/또는 메시지를 수신하며, 그리고 바람직한 방법으로 상기 인터페이스 모듈에는 제1 전송 경로 및 제2 전송 경로가 제공되며, 제2 전송 경로에는 커플링 소자가 구비된다. 이때 상기 커플링 소자는, 제1 데이터 및/또는 메시지가 적어도 부분적으로 제2 데이터 및/또는 메시지로 조합되는 방식으로 구성된다.

이와 관련하여 인터페이스 모듈은 더욱 바람직하게는 출력부를 포함하며, 이와 관련하여 전환 수단이 구비된다. 이 전환 수단은, 인터페이스 모듈의 제1 전송 경로 및 제2 전송 경로가 출력부로 연결될 수 있는 방식으로 구성된다. 상기한 전환 수단은 바람직하게는 다중 모듈(multiplex module)로서 구현된다.

커플링 소자는 더욱 바람직하게는 연결 네트워크로서 구현되며, 그에 따라 비트, 바이트, 및/또는 사전 지정 가능한 데이터 블록, 및/또는 부분 메시지, 및/또는 메시지로부터 새로운 제2 데이터 및/또는 메시지가 생성되거나 조합되어 출력부로 전달된다. 이를 위해 바람직하게는 인터페이스 모듈의 제2 전송 경로에는 메모리 소자가 구비될 수 있으며, 이 메모리 소자에서 제2 데이터 및/또는 메시지가 종합이 완료될 때까지 저장되고, 그런 다음 그 제2 데이터 및/또는 메시지는 완전하게 출력부를 통해 전송될 수 있되, 상기 메모리 소자는 특히 레지스터 모듈로서 구현된다.

바람직하게는 인터페이스 모듈에는 모듈 제어 유닛이 할당되는데, 다시 말해 내장된다. 모듈 제어 유닛은 커플링 소자 및/또는 전환 수단을 본 발명에 따라 제어한다.

그로 인해, 특히 게이트웨이가 정보들을 전송하기 전에, 정보들 내지 데이터 및/또는 메시지는 종합되거나 새로이 조합될 수 있다. 동시에 본 발명을 통해 호스트 컨트롤러는, 다시 말해 가입자(CPU)는 그 부하가 대폭 경감된다.

이와 관련하여, 예컨대 독립적인 통신 컨트롤러들 내지 통신 모듈들로 구성되어 데이터 통합이 단지 CPU 인터페이스를 통해서만 이루어질 수 있는 게이트웨이와 비교하여, 적어도 하나의 본 발명에 따른 인터페이스 모듈을 이용함으로써, 데이터 통합 내지 데이터 조합과 관련하여 더욱 높은 속도가 달성될 수 있다.

동시에, 특히 통합되고 그에 따라 구성에 의존하는 게이트웨이에 비해서, 데이터 통합 유닛으로서 인터페이스 모듈의 기능을 구성할 수 있는 그 구성 가능성과 관련하여, 그리고 버스 접속부의 수와 관련하여, 높은 유연성 및 자유도의 장점이 획득된다.

1. 그러므로 그 외에도, 인터페이스 모듈 및 통신 인터페이스 소자를 구비한 통신 모듈을 이용하여 통신하기 위해 본 발명에 따라 제공되는 통신용 어셈블리로서,

인터페이스 모듈은 입력부 및 출력부를 포함하면서 통신 인터페이스 소자와 연결되고, 이 통신 인터페이스 소자에는 통신 모듈 내지 통신 컨트롤러의 메시지 기억장치 내지 메시지 메모리가 할당되며, 그리고 메시지 기억장치에 제공되고 메시지 기억 장치로부터 제공되는 제1 데이터 경로가 구비되며, 이 제1 데이터 경로를 통해 제1 데이터 및/또는 메시지가 상기 메시지 기억장치로 공급되거나 그 메시지 기억장치로부터 송출되는 상기한 통신용 어셈블리는, 통신 인터페이스 소자가 특히 다수의 통신 모듈들 사이에서 추가의 제2 데이터 경로를 제공하며, 상기 추가의 제2 데이터 경로는, 제1 데이터 경로의 제1 데이터 및/또는 메시지가 적어도 부분적으로 추가의 제2 데이터 경로를 통해 유도되며, 그리고 인터페이스 모듈은 입력부 및 출력부를 통해 상기한 제2 데이터 경로에 연결되면서, 그 외에도 제1 데이터 및/또는 메시지를 적어도 부분적으로 수신하며, 그리고 인터페이스 소자 내에는 커플링 소자가 구비되는 방식으로 구성되며, 그리고 상기 커플링 소자는, 수신된 제1 데이터 및/또는 메시지가 적어도 부분적으로 제2 데이터 및/또는 메시지로 조합되어 제2 데이터 경로를 통해 전송되는 방식으로 구성되는 것을 특징으로 한다. 이때 인터페이스 모듈은 더욱 바람직하게는 발명의 장점과 관련하여 데이터 통합 유닛으로서 최초에 기술한 인터페이스 모듈에 상응한다.

삭제

그러므로 그 외에도 상기한 통신용 어셈블리로부터 바람직하게는 통신 인터페이스 소자를 내장한 적어도 하나의 통신 모듈을 구비한 통신 모듈 어셈블리가 제공된다. 이와 관련하여 통신 모듈에는 본 발명에 따른 인터페이스 모듈이 할당되어, 그 통신 모듈과 연결된다. 또한, 통신 모듈 어셈블리에는 메시지 기억장치와 전술한 제1 데이터 경로가 구비되며, 이 제1 데이터 경로를 통해 제1 데이터 및/또는 메시지가 유도되며, 그리고 통신 인터페이스 소자는 이 경우에도 추가의 제2 데이터 경로를 제공한다. 상기 추가의 제2 데이터 경로는, 제1 데이터 및/또는 메시지가 적어도 부분적으로 추가의 제2 데이터 경로를 통해 유도되며, 그리고 인터페이스 모듈은 상기한 제2 데이터 경로에 연결되면서, 그 외에도 제1 데이터 및/또는 메시지를 적어도 부분적으로 수신하며, 그리고 인터페이스 소자 내에는 커플링 소자가 구비되는 방식으로 구성된다. 이와 관련하여 커플링 소자는, 수신된 제1 데이터 및/또는 메시지가 적어도 부분적으로 제2 데이터 및/또는 메시지로 조합되어 제2 데이터 경로를 통해 전송되는 방식으로 구성된다. 만일 각각의 통신 인터페이스 소자를 내장하는 적어도 2개의 통신 모듈이 구비된다면, 상기 통신 모듈들은 추가의 제2 데이터 경로를 통해 특히 링(ring) 모양으로 연결되며, 그리고 링 내에 연결되는 적어도 하나의 본원의 인터페이스 모듈은 새로운 제2 데이터 및/또는 메시지를 상기한 링을 통해, 즉, 통신 모듈들 사이의 제2 데이터 경로를 통해 전송한다.

이때 특히 바람직하게는 상기한 통신 모듈뿐 아니라 대응하는 통신 인터페이스 소자는, 적어도 2개의 상기한 통신 모듈을 구비한 상기한 통신용 어셈블리를 게이트웨이로서 실현할 수 있고, 통신 모듈들을 추가의 제2 데이터 경로를 통해 연결할 수 있고, 상기한 통신 모듈들을 링 모양으로 상호 간에 연결할 수 있으며, 그리고 그에 따라 유연한 고속 전송을 가능케 한다.

이와 관련하여 더욱 바람직하게는 통신 인터페이스 소자는 특히 다중 모듈로서 제1 전환 수단 및 제2 전환 수단을 포함하며, 그럼으로써 사전 지정된 데이터 및/또는 메시지가 제1 데이터 경로 및/또는 제2 데이터 경로 내로 입력되고/되거나 혹은 그 경로로부터 출력될 수 있다.

더욱 바람직하게는 통신 인터페이스 소자에는 마찬가지로 제어 유닛이 할당되며, 이 제어 유닛을 통해 특히 통신 인터페이스 소자의 전환 수단(들)이 제어된다. 이때 상기한 제어 유닛은 제1 실시예에 따라 특히 통신 인터페이스 소자 자체에 내장된다. 제2 실시예에 따라, 제어 유닛은 더욱 바람직하게는 통신 모듈 내에 장착되거나, 혹은 제3 실시예에 따라 통신 모듈에 할당된 가입자 내에 장착될 수 있다. 이와 관련하여 제어 유닛은 추가의 제2 데이터 경로를 통한 데이터 및/또는 메시지의 전송 내지 그 유도를 제어하거나, 혹은 특히 데이터들 및/또는 메시지들 중에서, 제2 데이터 경로로 유도되고/되거나, 제2 데이터 경로로부터 대응하는 메시지 기억장치로, 다시 말해 제1 데이터 경로로 전송되어야 하는 데이터 및/또는 메시지를 사전 지정한다. 이와 관련하여, 전술한 제어 유닛은 3가지 실시예 모두에 상응하게 마찬가지로 소프트웨어로 혹은 하드웨어에서 실현될 수 있다.

2. 또한, 본 발명은 데이터 및/또는 메시지를 생성하기 위한 생성 방법으로서, 제1 데이터 경로의 제1 데이터 및/또는 메시지가 메시지 기억장치, 즉 인터페이스 모듈로부터 송출되고, 그 인터페이스 모듈로 공급되는 상기한 생성 방법에 관한 것이다. 본원의 생성 방법은, 추가의 제2 데이터 경로가 구비되며, 이 제2 데이터 경로를 통해 제1 데이터 및/또는 메시지가 적어도 부분적으로 인터페이스 모듈로 유도되며, 그리고 제2 데이터 경로에 연결되는 인터페이스 모듈에서는, 제1 데이터 및/또는 메시지가 적어도 부분적으로 제2 데이터 및/또는 메시지로 조합되고 새로이 제2 데이터 경로로 전송되는 방식으로, 제1 데이터 및/또는 메시지가 제1 전송 경로 및 제2 전송 경로를 통해 유도되는 것을 특징으로 한다.

그로 인해 본 발명을 통해 목표하는 장점이 제공된다: 다시 말해 한편으로 CPU 인터페이스와 비교하여 데이터 및/또는 메시지의 전송 시에 속도가 더욱 상승될 뿐 아니라, 전송의 구성 가능성은 매우 유연하면서도 자유로워진다. 이는 특히 통합된 통신 모듈 내지 통합된 게이트웨이와 비교하여, 버스 접속부의 수를 매우 유연하면서도 자유롭게 사전 설정함으로써 달성된다.

각각의 적용에 따라, 바람직하게는, 개별 통신 모듈들 혹은 인터페이스 모듈들 자체가 변경될 필요가 없이, 임의의 기능을 갖는 데이터 통합을 위한 임의의 수의 인터페이스 모듈을 포함하는 임의의 수의 통신 모듈들 내지 통신 컨트롤러들이 상호 간에 연결될 수 있다. 종래 기술에서와 같이 통상적인 통합된 게이트웨이에서는 기능성, 예컨대 데이터 통합 기능의 변경, 혹은 버스 접속부의 변경, 혹은 버스 접속부의 수의 변경은 항시 광범위한 재개발을 요구한다. 그러나 이는 본 발명에 따라 회피될 수 있다.

추가의 장점 및 바람직한 구현예들은 실시예 설명 및 청구항들의 특징부로부터 제시된다.

본 발명은 다음에서 도면에 도시된 도들에 따라 더욱 상세하게 설명된다.

도1은 버스 시스템, 특히 CAN 버스 시스템의 통신 모듈을 도시한 블록선도이 다.

도2는 통신 인터페이스 소자를 구비한 본 발명에 따른 통신 모듈을 도시한 블록선도이다.

도3은 상호 간에 연결된 다수의 통신 모듈을 구비하여, 특히 게이트웨이로서 적용되는 통신용 어셈블리를 도시한 블록선도이다.

도4는 도3에 따른 통신용 어셈블리에 있어서, 추가로 인터페이스 모듈이 종속 접속 링(cascade ring)에 결합되어 있는 상기한 통신용 어셈블리를 도시한 블록선도이다.

도5는 본 발명에 따른 인터페이스 모듈을 도시한 블록선도이다.

본 발명은 다음에서 실시예들에 따라 더욱 상세하게 설명된다.

도1은 통신 접속부 내지 버스(111)에 가입자 혹은 CPU의 호스트(110) 내지 호스트의 실행 유닛을 연결하기 위한 통신 모듈(100)을 개략적으로 도시하고 있다. 이를 위해 통신 모듈(100)은 인터페이스 모듈(104)을 통해 가입자(110)와 연결되거나, 혹은 CPU 인터페이스의 부분으로서 가입자(110)의 CPU와 연결된다. 그에 따라, CLK1은 클록 입력(Clock)을, RS1은 리셋 입력을, CTRL1은 컨트롤 혹은 제어 입력을, ADD1은 주소 입력을, DI1은 데이터 입력을, 그리고 DO1은 데이터 출력을 나타낼 뿐 아니라, W1은 대기 신호(Wait)를 제공하는 출력을, 그리고 INT1는 차단 신호(Interrupt)를 포함하는 출력을 나타낸다.

또한, 상기한 통신 모듈(100)의 내용이 기록되며, 기능성은 각각의 버스 시 스템에 상응하거나, 혹은 통신 모듈에 상응하게 본 실시예에 따라, 예컨대 CAN 통신 모듈로서 선택된다. 본 발명은 또한 임의의 또 다른 통신 모듈들 내지 통신 컨트롤러들뿐만 아니라 또 다른 버스 시스템들 및 버스 프로토콜들에 적용될 수 있으며, 그럼으로써 다음의 도면 및 실시예들에서 선택된 도식은 이와 관련하여 그에 제한되는 것으로서 고려되지 않는다. 특히 본 발명은 예컨대 플렉스레이 프로토콜을 위해 이중 채널 구조로 고안될 수 있다. 그러나 CAN 혹은 TTCAN의 적용이 바람직하면서도 선호되는 실시예이다.

이를 위해 통신 모듈(100)은, 제어 유닛(101)을, 본 실시예에서는 특히 CAN 제어 유닛 혹은 CAN 코어를 포함한다. 그와 더불어 특히 메시지 RAM으로서, 예컨대 단일 포트식 RAM으로서 도면 부호 102를 갖는 메시지 기억장치가 도시되어 있다. 이중 포트식 RAM은 예컨대 이중 채널 적용의 범주에서, 예컨대 플렉스레이에서 이용될 수 있다. 105와 106으로는 2개의 일시 기억장치 혹은 버퍼 메모리, 특히 레지스터 모듈들이 표시되어 있다. 레지스터 모듈들은 한편으로 데이터 내지 메시지 전달과 관련하여 버퍼링을 위해 이용되며, 다른 한편으로 메시지 기억장치 내의 대응하는 기억 위치와 관련하여 대응하는 할당을 포함할 수 있다. 본 실시예에 따라 2개의 레지스터(105 및 106)가 도시되어 있되, 이는 단지 실시예에 따른 것일 뿐이며, 단지 단 하나의 레지스터만이 이용될 수 있거나, 혹은 그에 상응하게 2개의 기억 영역으로 분리되는 레지스터가 이용될 수도 있다. 데이터 내지 메시지 전달은 메시지 관리자를 통해, 이른바 메시지 핸들러(103)를 통해 제어된다. 이와 관련하여, 제1 레지스터(예컨대 CPU IFC 레지스터로서)는 연결선(V11)을 통해 인터페이스 모듈(104)뿐 아니라 제어 유닛(101)과 연결된다. 그와 더불어, 제2 레지스터(106)는 인터페이스 모듈(104)과 연결된다. 두 레지스터는 각각 연결선들(V15 및 V16)을 통해 메시지 핸들러 혹은 메시지 관리자(103)와 연결된다. 메시지 관리자 자체는 연결선(V13)을 통해 제어 유닛(101)과 연결되고, 연결선(V14)을 통해서는 메시지 기억장치(102)와 연결된다. 본질적인 메시지 교환 및 메시지 유도는 거의 제1 데이터 경로(내지 이 제1 데이터 경로의 결정적인 부분)를 나타내고 제어 유닛(101), 메시지 기억장치(102), 및 레지스터들(105 및 106) 간을 연결하는 연결선(V17)을 통해 이루어진다.

만일 도1에 도시한 통신 모듈로부터 게이트웨이가, 특히 CAN 게이트웨이가 구성된다면, 데이터 전달은, 다시 말해 통신 모듈들 간의 데이터 및/또는 메시지의 전송은 다수의 판독 및 기록 연산을 요구한다. 이러한 판독 및 기록 연산들은 데이터 전달과 마찬가지로 CPU 버스(CPU-인터페이스)를 통해 처리되어야 하며, 그에 따라 호스트 CPU에, 다시 말해 가입자(110)에 강한 부하를 가하며, 그에 따라 전송을 감속시킨다.

TX 및 RX는 버스 접속을 나타내는데, 다시 말해 TX1은 송신측(전송)에서 버스(111)에 대한 접속을 나타내며, RX1은 수신측(수신)에서 버스(111)에 대한 접속을 나타낸다. 그러나 게이트웨이가 통합된 경우라면, 그 버스 접속부는 고정되고 유연하지 못한 방식으로 사전 지정된다.

상기한 문제점을 해결하기 위해, 다음에서는 도2에 따라 통신 인터페이스 소자(212)가 제안된다. 이 통신 인터페이스 소자(212)는 통신 모듈(200)과 결부하여 다음에서 더욱 상세하게 설명된다. 이미 도1과 결부하여 대응하는 부재들(100-111 및 V11-V17)에 대해 기술한 실시예들은 자연스럽게 도2에서도 그에 상응하게 대응하는 부재들(200-211)(207-209 및 212 미포함) 및 부재들(V21-V27)에 대해서도 적용된다. 그러므로 도2는 본질적으로 본 발명에 따른 대응하는 확장(207-209 및 212 및 V28-V31)을 갖는 도1의 통신 모듈을 나타내며, 그에 따라 도1 및 도2에 대한 실시예들은 상호 간에 확인될 수 있다.

통신 모듈(200)은 가입자(210) 내지 호스트, 혹은 호스트 CPU를 버스(211)와 연결시키되, 송신 출력(TX2, 전송) 및 수신 입력(RX2, 수신)에 상응하게 TX2 및 RX2를 포함하는 버스 접속부가 제공된다. 상기한 통신 모듈(200)은 또한 특히 CAN 코어로서 제어 유닛(201), 특히 메시지 RAM으로서 메시지 기억장치(202), 메시지 관리자 혹은 메시지 핸들러(203), 본 실시예에서는 205 및 206으로 표시된 실시예에 따른 두 레지스터(레지스터들(105 및 106)에 대한 고려 사항은 앞서 기술한 바와 같이 그에 상응하게 적용된다) 뿐 아니라 호스트(210)에 연결되고 본 실시예에서는 204로 표시되는 인터페이스 모듈을 포함한다. 인터페이스 모듈은 클록(CLK2)(clock), 리셋(RS2), 제어 입력(CTRL2)(control), 주소 입력(ADD2) 및 데이터 입력(DI2)을 위한 입력부들을 포함한다. 그 외에도 데이터 출력(DO2), 대기 신호(W2) 및 인터럽트 혹은 차단 출력(INT2)을 위한 출력부들이 구비된다. 본 실시예의 경우에도, 레지스터(205)는 본 실시예에 따라 연결선(V21)을 통해 제어 유닛(201) 및 인터페이스 모듈(204)과 연결된다. 레지스터(206) 역시 본 실시예에 따라 연결선(V22)을 통해 인터페이스 모듈(204)과 연결된다. 그와 동일하게 본 실시예에서도 실시예에 따른 두 레지스터(205 및 206)는 연결선들(V25 및 V26)을 통해 메시지 관리자(203)와 연결된다. 제어 유닛(201)은 연결선(V23)을 통해 메시지 관리자(203)와 연결되고, 이 메시지 관리자(203)는 연결선(V24)을 통해 메시지 기억장치(202)와 연결된다. 본 실시예에 따라서도, 메시지 관리자는 버스(211)와 호스트(210) 사이의 본질적인 데이터 전송 및/또는 메시지 전송을 제어한다.

도1의 V17에 대응하는 제1 데이터 경로는, 본 실시예의 경우 V27로 표시되고, 제2 레지스터(206) 대신에 통신 인터페이스 소자(212), 다시 말해 게이트웨이 인터페이스와 연결되는 것을 그 특징으로 한다. 다시 말해 게이트웨이 인터페이스는 제1 데이터 경로(V27) 내에 삽입되거나 혹은 그 제1 데이터 경로(V27)와 연결된다. 통신 인터페이스 소자(212)(게이트웨이 인터페이스)는 메시지 기억장치(202)(메시지 메모리)로 인입되고 그로부터 인출되는 제1 데이터 경로(V27)에 액세스하며, 그리고 바람직하게는 전송과 관련하여 메시지 기억장치(202) 자체와 동일한 단어폭을 갖는다. 그 외에도 단어폭과 관련하여 정수 부분, 특히 적분 배수도 생각해 볼 수도 있다. 이와 관련하여 데이터 전송 및/또는 메시지 전송은 각각의 버스 프로토콜에 부합하게 적응되는데, 예를 들면 CAN의 경우 제어 비트(Control) 및 상태 비트를 갖는 CAN 메시지가 전송된다. 이는 각각의 버스 시스템에 상응하게 구성될 수 있다.

그러므로 연결선들(V28, V29, V30, V31) 및 전환 수단들(207 및 208)을 통해, 통신 모듈(200) 내에서는 입력부(CI)(Cascade-Input) 및 출력부(CO)(Cascade Output)를 포함하는 추가의 제2 데이터 경로가 실현된다. 이와 관련하여, 본 실시예에 도시된 2개의 전환 수단(207 및 208)은 특히 멀티플렉서 혹은 다중 모듈로서 구현된다. 그러므로 도2에 도시한 바람직한 실시예에서도, 2개의 전환 수단(207 및 208)이 이용되지만, 단지 하나의 전환 수단만을 이용하는 것도 마찬가지로 생각해 볼 수 있다.

그에 따라 제1 데이터 경로의 사전 지정 가능한 데이터 및/또는 메시지들은 직접적으로 추가의 제2 데이터 경로를 통해 유도될 수 있으며, 이때 정상적인 데이터 경로에 상응하게 호스트 CPU(210)는 부하를 받지 않는다.

상기한 제2 데이터 경로의 제어는, 다시 말해 한편으로 제2 데이터 경로를 통한 데이터 및/또는 메시지의 전송 내지 유도뿐 아니라, 특히 사전 지정 가능한 데이터 및/또는 메시지의 선택 혹은 사전 지정은, 제어 유닛(209)을 통해 이루어지며, 이 제어 유닛은 특히 유한 상태 머신으로서, 다시 말해 상태 머신 혹은 자동 상태 머신(유한 자동 머신, 유한 상태 머신(FSM))으로서 구현된다. 특히 상태 머신 혹은 자동 상태 머신으로서 구현되는 상기한 제어 유닛(209)은 한편으로 통신 모듈(200) 자체 내에 장착될 수 있거나, 혹은 그 통신 모듈(200)에 할당될 수 있으면서 외부에서 국소화 될 수 있다. 특히, 상기한 제어 유닛은 일 실시예에 따라 가입자(210) 내에, 즉 호스트 내에 내장될 수 있다. 일 실시예에 따라, 상기한 제어 유닛은 직접적으로 게이트웨이 인터페이스(212) 내에, 다시 말해 통신 인터페이스 소자 내에 내장된다. 기록 선택 출력부(WRS: Write Select)를 통해 제1 전환 수단, 즉 다중 모듈(207)이 제어될 수 있다. 제2 출력부, 즉 판독 제어 출력부(RDS: Read Select)를 통해서는 제2 전환 수단, 즉 다중 모듈(208)이 제어될 수 있다. 이와 같이 게이트웨이 인터페이스의, 다시 말해 통신 인터페이스 소자의 추가의 제2 데이터 경로에서 두 멀티플렉서(207 및 208)를 제어함으로써, 데이터 전달을, 다시 말해 데이터 및/또는 메시지의 전송을 제어할 수 있으며, 특히 메시지 기억장치와 관련하여 데이터 및/또는 메시지의 방향을 결정할 수 있다. 제2 데이터 경로 상에서 전송될 데이터들의 선택 혹은 사전 지정은 추가의 출력부(CM/CR: Communication Mask/Communication Request)에 의해 결정될 수 있다.

그에 따라, 예컨대 식별자를 이용하고, 특히 명령어 요청 레지스터 및 명령어 마스크 레지스터를 이용한 CM/CR뿐 아니라 대응하는 제어 식별자 혹은 제어 비트를 통해, 출력부들(WRS 및 RDS)을 이용하여, 제2 데이터 경로를 통한 전송의 제어뿐 아니라 제2 데이터 경로를 위한 대응하는 데이터 및/또는 메시지의 선택 내지 사전 지정이 이루어질 수 있다. 그로 인해, 예컨대 CPU 인터페이스 레지스터들(205 및 206)을 구비한 CPU 인터페이스는, 다시 말해 특히 인터페이스 모듈(204)은, 로컬 CPU, 다시 말해 호스트 CPU(210)로부터 그리고 그 호스트 CPU(210)로 데이터 및/또는 메시지를 전달하기 위해, 다시 말해 전송하기 위해, 계속해서 이용될 수 있되, 사전 지정 가능한 데이터 및/또는 메시지의 전송은, 다시 말해 그 전달은 이른바 제어 출력부들(WRS, RDS, CM/CR)을 통해 제어된다.

상기와 같이 제공되는 추가의 제2 데이터 경로를 통해, 다음에서는 바람직하게는 도3에 상응하게 다수의 통신 모듈이 게이트웨이에 특히 종속 접속(cascade) 되는 방식으로 상호 연결될 수 있다. 그러므로 바람직한 실시예에 따라 임의로 다 수의 통신 모듈이, 특히 CAN 모듈이 게이트웨이 인터페이스를 통해, 다시 말해 통신 인터페이스 소자를 통해 게이트웨이에 상호 연결될 수 있으며, 그리고 더욱 바람직하게는 각각 바로 출력부(CO)(Cascade Output)에서 바로 후행하는 통신 모듈의 입력부(CI)(Cascade Input)로 이어지는 방식으로 링 모양으로 연결될 수 있다. 이는 또한 게이트웨이에서 또 다른 버스 시스템들과 서로 다른 버스 시스템들에 대해서도 가능하다.

상기와 같이 도3에는 예컨대 CAN 모듈(CAN1, CAN2 내지 CANn)로서 통신 모듈들(301, 302 내지 305)이 연결되어 있되, n은 자연수이다. 상기한 통신 모듈들 각각은 대응하는 버스 내지 대응하는 통신 접속부(320, 321, 325)와 연결하기 위한 송신 출력부(TX31, TX32, TX3n)뿐 아니라 수신 입력부(RX31, RX32, RX3n)를 구비하고 있다. 연결선들(V32, V33, V34)을 통해, 상기한 임의의 다수의 통신 모듈은 본 실시예에 따라 특히 링 모양으로 상호 간에 연결된다. 성형 연결(star connection) 등도 역시 생각해 볼 수 있다. 이때 연결선(V32)은 통신 모듈(301)의 출력부(CO1)를 통신 모듈(302)의 입력부(CI2)로 연결하고, 연결선(V33)은 통신 모듈(302)의 출력부(CO2)를 통신 모듈(305)의 입력부(CIn)로 연결하며, 그리고 연결선(V34)은 통신 모듈(305)의 출력부(COn)를 통신 모듈(301)의 입력부(CI1)로 연결한다.

도를 개략화하여 도시한 점에서, 레지스터들은 레지스터 블록들(306, 307, 및 308) 내에 통합되고, 이른바 CPU 인터페이스 레지스터(CPU IFC)로서 도시되어 있되, 호스트 CPU에 대한 연결은 개략적이면서도 명확하게 CPU 버스(313)로서 도시 되어 있다. 도2에 따른 개별 통신 모듈들의 제어 유닛은 도3에서는 선택적으로 게이트웨이 전체 제어 유닛으로서, 다시 말해 게이트웨이 유한 상태 머신(309)으로서 도시되어 있으며, 앞서 기술한 바와 같이 출력부들(310, 311 및 312)을 통해 제2 데이터 경로에서의 전송을 제어한다. 다시 말해 연결선들(310, 311 및 312) 각각을 통해, 특히 출력부들(WRS 및 RDS 및/또는 CM/CR)은 도2에 상응하게 실현된다. 그로 인해 게이트웨이 인터페이스 및 통신 인터페이스 소자들을 통해 연결되는 통신 모듈들은 제2 데이터 경로를 통해 모든 통신 모듈들 사이에서 데이터 및/또는 메시지를 매우 빠르게 전달할 수 있게 된다. 특히 메시지는 동시에 일측의 통신 모듈로부터 다수의 또 다른 통신 모듈로 전송될 수 있다.

상기와 같이, 추가의 제2 데이터 경로를 실현하기 위해, 게이트웨이 인터페이스, 다시 말해 통신 인터페이스 소자를 구비한 통신 모듈은 도3에 도시한 바와 같이 게이트웨이의 부분으로서 이용될 수 있을 뿐 아니라, 게이트웨이 기능을 갖지 않는 개별 컨트롤러 혹은 개별 모듈로서 이용될 수도 있다. 비록 통신 모듈들이 하드웨어 내에서 게이트웨이로서 상호 연결되긴 하지만, 상기한 통신 모듈들 중에서 어떠한 통신 모듈들이 상호 작용하는지, 그리고 서로 독립적으로 기능하는지 여부가, 소프트웨어의 구성에 의해 설정되거나, 혹은 제어 유닛에서 직접적으로 고려될 수 있으며, 그럼으로써 기존의 통신 모듈들 내지 목표되는 통신 모듈들로부터 매우 유연하면서도 선택적으로 게이트웨이가 조합될 수 있다.

상기한 게이트웨이 기능의 제어, 다시 말해 어떠한 버스로부터 어떤 다른 버스로 어떠한 메시지가 전송될 것인지의 제어, 다시 말해 제2 데이터 경로의 제어 는, 이른바 게이트웨이 제어 유닛(309)을 통해, 다시 말해 게이트웨이 유한 상태 머신을 통해 이루어지며, 그리고 상기한 게이트웨이 제어 유닛(309)은 별도의 상태 머신으로서 하드웨어에 구성되거나, 혹은 소프트웨어로 특히 호스트에서 실행되며, 그리고 전술한 특별한 레지스터를 통해, 특히 통신 요청 레지스터 혹은 통신 마스크 레지스터를 통해, 게이트웨이 제어 입력부들에 접근한다. 그로 인해 더욱 바람직하게는 고속의 데이터 전송 및 높은 유연성이 달성되며, 특히 버스 접속부의 수를 구성하는 자유로운 구성 가능성뿐 아니라 게이트웨이를 조합 및 구성하는 것과 관련한 높은 유연성이 제공될 수 있다.

도4는 통신 통합 유닛(DIU: Data-Integration-Unit)으로서 본 발명에 따라 제공되는 적어도 하나의 인터페이스 모듈 규격만큼 도3에 기술한 어셈블리를 데이터 확장하여 도시하고 있다. 이와 관련하여, 도3과 동일한 부재들은 도3에서 표시한 것과 동일한 도면 부호로 표시되며, 그와 같은 관점에서 반복적으로 설명되지 않는다. 그러므로 도2 및 도3에 대한 실시예 설명이 도4와 관련하여서도 완전하게 적용될 수 있다.

이미 언급한 바와 같이, 본 실시예에 따라 특히 CAN 내지 TTCAN 모듈이 적용된다. 본 발명에 따른 기능 내지 본 발명에 따른 대상들은 임의의 혼합된 버스 시스템 내지 통신 시스템들에 적용될 뿐 아니라 해당하는 모듈들에도 적용된다.

추가로 도4에는 데이터 통합 유닛으로서 인터페이스 모듈(500)이 도시되어 있다. 이 인터페이스 모듈은 입력부(CIS)(인터페이스 모듈의 종속 접속 입력부) 및 출력부(COS)(인터페이스 모듈의 종속 접속 출력부)를 구비하고 있다. CIS 및 COS를 통해, 인터페이스 모듈은 통신 모듈의 통신 인터페이스 소자의 상호 연결된 제2 데이터 경로에 결합된다. 이를 위해, 인터페이스 모듈(500)은 CIS를 통해 CO(n)과 연결되며, 그리고 COS를 통해 CI1 혹은 CI(n+1)과 연결된다. 그러므로 임의로 다수의 통신 모듈들 내지 통신 인터페이스 소자들뿐 아니라 임의의 수의 인터페이스 모듈들, 다시 말해 DIU들이 게이트웨이 인터페이스를 통해 게이트웨이에 상호 연결되며, 이를 위해 도시한 바와 같이 상기 통신 모듈, 통신 인터페이스 소자들, 및 인터페이스 모듈들은 종속 접속 출력부(Cascade-Output)로부터 종속 접속 입력부(Cascade-Input)로 연결되는 방식으로 링 모양을 형성한다. 개별 통신 모듈들의 CPU 인터페이스는 또한 로컬 CPU로부터 정보를 인출하고, 그 로컬 CPU로 정보를 전달하기 위해 이용될 수 있다. 그로 인해 적어도 하나의 인터페이스 모듈(500)은 이미 기술한 종속 접속 링 내에 통합되며, 그리고 이미 이와 관련하여 도2 및 도3에 기술한 시퀀스 및 장점들이 상기한 인터페이스 모듈(들)에 대해서도 적용된다.

그러므로 상기한 적어도 하나의 인터페이스 모듈을 구비하여 상기와 같이 생성된 게이트웨이 인터페이스로 하여금, 메시지를, 다시 말해 정보 내지 데이터 및/또는 메시지를, 특히 데이터 및/또는 메시지를 조합함으로써, 모든 통신 컨트롤러들 및 인터페이스 모듈들 간에 고속으로 전달할 수 있게 하며, 또한 동시에 정보 내지 데이터 및/또는 메시지는 서로 다르게 조합되어 하나 혹은 그 이상의 통신 모듈들로부터 하나 혹은 그 이상의 또 다른 통신 모듈로 전송될 수 있다. 이와 관련하여 인터페이스 모듈들을 통해, 제2 데이터 경로 상에서 전달되는 제1 데이터 및/ 또는 메시지는 제2 데이터 및/또는 메시지로 새로이 조합되거나 적응될 수 있고, 그런 다음 전술한 제2 데이터 경로로 전송될 수 있으며, 그럼으로써 재차 증가된 유연성 및 효율성이 달성된다.

적어도 하나의 상기한 인터페이스 모듈을 구비한 게이트웨이 인터페이스를 포함하는 통신 모듈은 게이트웨이의 부분으로서 이용될 수 있을 뿐만 아니라 게이트웨이 기능을 갖지 않는 개별 컨트롤러로서도 이용될 수 있다. 비록 통신 컨트롤러들이 하드웨어에서 게이트웨이로서 상호 연결된다고 하더라도, 상기한 통신 컨트롤러들 중에 어떠한 통신 컨트롤러들이 게이트웨이로서 상호 작용하고 상호 간에 독립적으로 기능하는지 여부가 소프트웨어의 구성을 통해 설정될 수 있다.

게이트웨이 기능(어떤 버스로부터 어떤 다른 버스로 어떤 정보 내지 정보 부분이, 다시 말해 데이터 및/또는 메시지가 전송되어야 하는지)의 제어는 적어도 하나의 제어 유닛(게이트웨이 제어 유닛(209 내지 309) 및/또는 모듈 내지 루틴 제어 유닛(401))을 통해 이루어지며, 이 제어 유닛은 별도의 상태 머신으로서 하드웨어에 구성되거나, 혹은 소프트웨어로 특히 호스트 CPU에서 실행되며, 그리고 특별한 레지스터를 통해 대응하는 제어 입력부들 내지 제어 접근부들에 접근한다.

CPU 버스(313)는 도4에서 CPU 버스(403)에 대한 연결선(313a)만큼 확장된다. 이는 제2 제어 유닛, 즉 모듈 제어 유닛(401)을 연결하기 위해 이루어지는 확장이다. 상기한 제어 유닛(401)은 도2의 제어 유닛(309) 내지 제어 유닛(209)과 같이 상태 머신으로서 혹은 자동 상태 머신(유한 자동 머신, 유한 상태 머신(FSM))으로서 제공될 수 있다. 특히 상태 머신 혹은 자동 상태 머신으로서 제공되는 상기한 모듈 제어 유닛(401)은 한편으로 인터페이스 모듈(500) 자체 내에 장착될 수 있거나, 그 인터페이스 모듈(500)에 할당될 수 있으면서 외부에서 국소화 될 수 있다. 특히 상기한 모듈 제어 유닛(401)은 일 실시예에 따라 가입자(210) 내에, 즉 호스트 내에 내장될 수 있다. 일 실시예에 따라 상기한 모듈 제어 유닛(401)은 직접적으로 게이트웨이 인터페이스(212) 내에, 다시 말해 통신 인터페이스 소자 내에 내장된다. 마찬가지로 상기한 제어 유닛(401)은 통신 모듈 내에, 예컨대 305 혹은 301 내에 장착될 수 있다. 또한, 제어 유닛(309) 및 제어 유닛(401) 사이의 도시한 분리는 비록 바람직하기는 하지만 강제적인 사항은 아니다. 그러므로 상기 제어 유닛들(309 및 401)은 제어 유닛 내에, 예컨대 209 내에 통합될 수 있으며, 그런 다음 이에 대해서 그 위치/국소화와 관련하여 전술한 전송이 마찬가지로 적용된다.

제어 유닛(401)은 적어도 하나의 제어 접근 장치 내지 제어 입력부(402)를 통해 인터페이스 모듈(500)을 제어한다. 이와 관련하여 도5에 따라 인터페이스 모듈(500)이 더욱 바람직한 실시예로 재차 더욱 상세하게 설명된다.

이와 관련하여 CIS는 재차 데이터 통합 모듈의, 다시 말해 인터페이스 모듈(500)의 입력부를, 그리고 COS는 그 인터페이스 모듈(500)의 출력부를 나타낸다. 인터페이스 모듈 내에는 2개의 전송 경로가 구비된다. 제1 전송 경로는 V51로써 표시되고, 직접적으로 입력부(CIS)로부터 전환 수단(503)으로 전송을 안내하며, 상기 전환 수단(503)은 특히 멀티플렉서 내지 다중 모듈로서 구현된다. 제2 전송 경로는 연결선들(V52, V53, V54)을 통해 마찬가지로 전환 수단(503)으로 전송을 안내한다. 그러므로 전환 수단들, 특히 다중 모듈들을 통해, 두 전송 경로들은 출력부(COS)에 연결될 수 있다. 본 발명에 따라, 인터페이스 모듈 내에는 커플링 소자(501)가 구비되며, 이 커플링 소자는 유한 상태 머신 내지 특수한 기능 레지스터들의 CIS를 통해, 혹은 추가의 데이터 경로(여기서는 504 Host Data로서 표시됨)를 통해 데이터를 통합한다. 이때 상기한 유한 상태 머신 내지 특수한 기능 레지스터들은, 예컨대 또 다른 통신 모듈들 혹은 그 외 외부에서 종속 접속 링을 향해 배치되지만 그 종속 접속 링에는 연결되지 않은 모듈들 및/또는 버스 가입자과 같이, 연결된 호스트 CPU 혹은 추가의 모듈들로부터 상기한 데이터를 수신한다. 상기한 추가의 입력부에 관련하는 모듈들을 직접 연결하는 점도 마찬가지로 생각해 볼 수 있다. 이 경우 데이터를 인터페이스 모듈에 기록하는 것을 허용하는 점은 게이트웨이 제어장치에 의해 제공된다. 그런 다음 이와 같이 유입하는 데이터 및/또는 메시지 내지 그 부분들은 새로이 종합된다. 그에 따라 제1 데이터 및/또는 메시지는 제2 데이터 및/또는 메시지로 조합되어 전송된다.

특히 이와 관련하여 바람직한 구현예에 따라 메모리 소자(502)는, 특히 레지스터 혹은 레지스터 모듈로서 제공된다. 이런 레지스터 혹은 레지스터 모듈은 제2 데이터 및/또는 메시지를, 다시 말해 새로이 조합된 데이터 및/또는 메시지를 전송 전에 저장한다. 이때 데이터 및/또는 메시지는 메모리 소자(502) 내로 조합될 수 있는데, 다시 말하면 선택된 데이터 및/또는 메시지는 특히 비트 혹은 바이트로서, 혹은 임의의 크기를 갖는 비트 그룹으로서 연속적으로 선택되며, 그리고 그런 다음 완전히 새로운 데이터 내지 새로운 메시지의 전송이 이루어지기 전에, 메모리 소 자(502) 내로 새로이 종합될 수 있다. 이때 메모리 소자(502)는 커플링 소자의 부분일 수 있거나, 혹은 커플링 소자 내에 유사한 기능의 메모리가 제공될 수 있다. 그리고 커플링 소자가 일시적인 저장 없이 데이터 및/또는 메시지를 곧바로 전송하는 점도 생각해 볼 수 있다. 어느 경우에는, 제1 데이터 및/또는 메시지가 커플링 소자로 전달되며, 그곳에서 즉시 재조합되어 전송될 수 있다. 또한, 제1 데이터 및/또는 메시지는 앞서 커플링 소자 내부 혹은 그 외부에서 저장되고, 그런 다음 제2 데이터 및/또는 메시지로 종합되며, 그런 다음 일시적인 저장이 이루어지거나 혹은 이루어지지 않으면서 전송될 수도 있다. 그러므로 데이터가 저장되고 새로이 종합되는 여부 및 그 방법은, 특히 제2 데이터 경로 상에서 클록 제어 및 동기화뿐 아니라 단어폭과 관련한 전송을 고려하여 각각의 실시예에 따라 달라진다. 그런 다음 상기한 제2 데이터 경로에 대한 연결은 앞서 전술한 전환 수단(503)을 통해 이루어진다.

도4에 대한 실시예 설명에 상응하는 제어 유닛(401)으로부터는 (메모리 소자를 포함하거나 그렇지 않은) 커플링 소자(501) 및/또는 전환 수단(503)이 제어된다. 기록 선택 출력부(WRS: Write Select)(402b)를 통해, 전환 수단이, 즉 다중 모듈(503)이 제어될 수 있다. 이와 같이 멀티플렉서를 제어함으로써, 데이터 전달을, 다시 말해 데이터 및/또는 메시지의 전송을 제어할 수 있다. 다시 말해 데이터 경로 내의 멀티플렉서는 데이터 전달을 제어하는 것을 허용한다. 전달은 제어 신호(WRS)를 통해 제어된다.

각각의 적용에 따라 변경되는 신호 버스(비트폭의 변경)를 통해, 추가의 데이터는 종속 접속 링에 연결되지 않은 (예컨대 또 다른 통신 모듈들, 혹은 그 외에 종속 접속 링을 향해 배치된 모듈들 및/또는 버스 가입자들과 같은) 모듈들로부터 인터페이스 모듈로 전송될 수 있다. 이는 이미 앞서 기술한 바와 같이 신호(Host-Data)(504)를 통해 이루어진다. 상기한 신호 버스(504)는 게이트웨이 제어장치에 의해 직접적으로 제어될 수 있거나, 혹은 CPU 혹은 통신 모듈에 대한 접근은 하지 않으면서 데이터를 종속 접속 링에 공급하고자 하는 하나 혹은 그 이상의 모듈들에 의해 제어될 수 있다(모듈이 다수인 경우 접근은 예컨대 멀티플렉서를 통해 이루어진다). 상기한 모듈들은 이미 기술한 바와 같이 또 다른 통신 모듈들이거나 혹은 그 외 외부에서 종속 접속 링을 향해 배치된 모듈 및/또는 버스 시간 분할 시스템이다.

제2 데이터 경로에서 전송될 데이터의 선택 혹은 사전 지정은, 다시 말해 제1 데이터 및/또는 메시지를 제2 데이터 및/또는 메시지로 조합하는 것은 추가의 출력부 내지 추가의 신호들(RM/RC)(루팅 마스크/루팅 제어)(402a)에 의해 결정될 수 있다.

그러므로 식별자를 이용하고, 특히 마스크 레지스터 및/또는 제어 레지스터를 이용하는 RM/RC뿐 아니라 대응하는 선택 식별자 혹은 선택 비트를 통해, 그에 상응하게 조합될 데이터 및/또는 메시지의 선택 내지 사전 지정이 가능하다. 데이터 통합 모듈은, 다시 말해 그에 따라 인터페이스 모듈(DIU)은 다양한 통신 컨트롤러들의 데이터로부터 새로운 메시지의 생성을 허용하며, 그리고 동시에 종속 접속 링을 통해 하나 혹은 그 이상의 컨트롤러에 그 새로운 메시지를 전송한다. 그러므 로 통신 컨트롤러들의 변경은 필요하지 않다.

예컨대 연결 네트워크, 즉 교환망으로서, 혹은 레지스터 전달 블록으로서 (개별 신호들 혹은 다수의 신호를 중재 및 다중 송신하는 역할을 하며 그리고 응용의 특징에 부합하게 고안되는) 상기한 커플링 소자를 이용하여, 메시지(비트 레벨 포함)의 대응하는 부분들이 새로이 정렬되고, 다양한 정보들로부터 조합될 수 있다. 레지스터 전달 블록의 경우, CIS의 정보가 다수의 레지스터에 분산된다. 그런 다음 데이터 통합의 실현은 대응하는 위치로, 예컨대 소자(502)로 개별 레지스터 내용들 및/또는 모든 레지스터 내용들이 전송됨으로써 실현된다.

기능(어떠한 부분 정보가 새로운 정보로 조합되어야 하는가의 여부)의 제어는 상태 머신으로서 하드웨어에 구성되거나 혹은 소프트웨어로서 특히 특별한 레지스터들을 구비한 호스트 CPU를 통해 제어 입력부들에 접근하는 전술한 제어 유닛을 통해 이루어진다.

임의로 다수의 인터페이스 모듈들 혹은 DIU들이 종속 접속 링을 통해 연결될 수 있다. 상기한 인터페이스 모듈들 혹은 DIU들은 각각 종속 접속 입력부로부터 종속 접속 출력부로 연결되는 방식으로 링 모양으로 연결된다. 각각의 DIU는, 개별 유닛들이 상호 간에 영향을 주지 않으면서도, 언급한 바와 같이 응용의 특징에 부합하게 고안될 수 있는 상이한 기능들을 실현할 수 있다.

Claims

적어도 두 개의 통신 칩(301-305) 및 인터페이스 모듈(500)을 포함하는 장치로서,

상기 적어도 두 개의 통신 칩들은 각각 통신 인터페이스 소자(212)를 포함하고,

상기 인터페이스 모듈(500)은 입력부(CIS) 및 출력부(CIO)를 포함하고, 상기 각 통신 인터페이스 소자(212)는 상기 통신 칩 내에 연관된 메시지 기억장치(202)를 가지며, 상기 적어도 두 개의 통신 칩들은 각각 데이터 버스(211, 320 - 325)에 연결되고,

상기 데이터 버스로 공급되고 그 데이터 버스로부터 인출되며, 상기 메시지 기억장치로 공급되고 그 메시지 기억장치로부터 인출되는 제1 데이터 경로(V27)가 구비되며, 상기 제1 데이터 경로는 제1 데이터, 메시지 또는 이 둘 모두가 상기 메시지 기억장치(202)로 전송되고 그 메시지 기억장치로부터 송출되도록 사용되고,

상기 통신 인터페이스 소자는 추가의 제2 데이터 경로(V28-V31)를 제공하며, 상기 제2 데이터 경로는, 상기 제1 데이터 경로(V27)의 제1 데이터, 메시지 또는 이 둘 모두가 적어도 부분적으로 상기 추가의 제2 데이터 경로(V28-V31)를 통해 전송되도록 구성되고,

상기 각 통신 인터페이스 소자(212)는 상기 제2 데이터 경로를 통해 상기 적어도 두 개의 통신 칩들을 상호연결하기 위해 사용되는 입력부(CI) 및 출력부(CO)를 가지고,

상기 적어도 두 개의 통신 칩들과 상기 인터페이스 모듈이 링 모양으로 연결되도록, 상기 인터페이스 모듈(500)이 상기 입력부(CIS) 및 출력부(COS)를 통해 상기 제2 데이터 경로에 연결되고, 상기 인터페이스 모듈이 이것을 이용하여 제1 데이터, 메시지, 또는 이 둘 모두를 적어도 부분적으로 수신하고,

상기 수신된 제1 데이터, 메시지 또는 이 둘 모두가 적어도 부분적으로 제2 데이터, 메시지, 또는 이 둘 모두를 형성하도록 조합되어 상기 제2 데이터 경로를 통해 전송되는 방식으로 상기 인터페이스 모듈이 구성되는 장치.
제1항에 있어서,

상기 인터페이스 모듈(500)은 제1 전송 경로(V51) 및 제2 전송 경로(V52, V53, V54)를 포함하고, 전환 수단(503)이 제공되며, 상기 전환 수단(503)은 상기 인터페이스 모듈의 상기 제1 전송 경로(V51) 및 제2 전송 경로(V52, V53, V54)가 상기 출력부(COS)에 연결되는 방식으로 구성되는 것을 특징으로 하는 장치.
제2항에 있어서,

상기 인터페이스 모듈은 상기 전환 수단(503)을 제어하는 연관된 제어 유닛(401)을 가지는 것을 특징으로 하는 장치.
제2항에 있어서,

상기 전환 수단(503)은 다중화 칩(multiplexing chip)의 형태인 것을 특징으로 하는 장치.
제2항에 있어서,

커플링 소자(501)는 전환 매트릭스(switching matrix)의 형태인 것을 특징으로 하는 장치.
제2항에 있어서,

커플링 소자(501)는 레지스터 전달 블록을 기반으로 하는 것을 특징으로 하는 장치.
제2항에 있어서,

상기 제2 전송 경로(V52, V53, V54) 내에 상기 인터페이스 모듈은 메모리 소자(502)를 포함하는 것을 특징으로 하는 장치.
제7항에 있어서,

상기 인터페이스 모듈은 레지스터 칩 형태의 상기 메모리 소자(502)를 포함하는 것을 특징으로 하는 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제