CN1223407A - 数据处理器 - Google Patents

数据处理器 Download PDF

Info

Publication number
CN1223407A
CN1223407A CN99100116A CN99100116A CN1223407A CN 1223407 A CN1223407 A CN 1223407A CN 99100116 A CN99100116 A CN 99100116A CN 99100116 A CN99100116 A CN 99100116A CN 1223407 A CN1223407 A CN 1223407A
Authority
CN
China
Prior art keywords
bus
data
selector
output
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99100116A
Other languages
English (en)
Other versions
CN1179282C (zh
Inventor
濑崎勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1223407A publication Critical patent/CN1223407A/zh
Application granted granted Critical
Publication of CN1179282C publication Critical patent/CN1179282C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供具有总线装置的数据处理器,通过它可在多个内部电路(1－5)之间稳定地进行高速数据交换,且没有无效电流的消耗。该总线装置包括一个以上的总线选择器,它们通过总线线路串行连接成一个回路。当连接到总线选择器的内部电路没有启动一输出允许信号时,每个总线选择器输出从前－总线选择器提供的总线数据,作为提供给下－总线选择器的总线数据;当内部电路启动输出允许信号时,每个总线选择器输出连接到总线选择器的内部电路之一的输出数据作为提供给下一总线选择器的总线数据。

Description

数据处理器
本发明涉及一种具有总线线路的数据处理器，通过它可在几个内部电路之中进行数据交换。
在一传统的具有这种总线线路的数据处理器中，为每个内部电路提供一三态缓冲器，它输出一高阻输出态，而不是高和低逻辑状态，并且仅有一个三态缓冲器被允许专门驱动总线线路，以便不会有多个内部电路的输出数据在总线上相冲突。
图5是一方块图，示出了一传统的具有总线线路的数据处理器的部分结构，其中，数据处理器的内部电路，如一指令处理器，一取指令单元，一高速缓冲存储器或一主存储器，是由连接到总线线路上的内部电路11至15来表示的。
在每个内部电路11至15中，都提供有一三态缓冲器，它把内部电路11至15的各输出数据时分地连接到总线线路上，并受一输出允许信号的控制，该信号是根据从一总线控制器6提供给各内部电路的一总线使用允许信号的激活状态产生的，以允许总线的专门使用。连接到总线线路的输出数据通过总线线路直接提供给每个内部电路11至15。
总线控制器6负责根据从内部电路11至15接收到的总线使用请求信号调节总线的使用，并使其中一个总线使用允许信号分别连接到每个内部电路11至15上。
每个内部电路11至15通过根据从总线控制器6发出的总线使用允许信号产生的输出允许信号来控制其三态缓冲器，并且总线使用允许信号所启动的内部电路的三态缓冲器被允许专门驱动32信号线的总线线路。这样，在内部电路11至15间的数据交换通常是利用总线线路进行的。
然而，在传统的数据处理器中，每个总线必须接线以和每个内部电路的三态缓冲器相连。因此，当内部电路的数量增加时，总线线路不可避免地会变长，并且它们的寄生电容会变大。在高度集成电路中布线宽度很窄，因此，较长的总线带来较高的布线电阻，成为通过总线进行的数据交换的传送滞后的一个因素，甚至当总线由具有较高扇出能力的晶体管驱动时，也会阻碍高速数据传送。
而且，在传统的数据处理器中，每个三态缓冲器的输出都被直接连接到总线线路。因此可能会有从不同的三态缓冲器的不同的输出的重叠，最终导致无效电流的消耗。
另外，必须给每个总线提供一上拉或下拉电路，以使当没有三态缓冲驱动总线线路时，防止它们左漂移。另外，总线的高阻抗可能引起电流流过三态缓冲器的输入级。
因此，本发明的一个主要目的是提供一种具有总线装置的数据处理器，由此高速数据交换可能稳定地进行而没有无效电流的消耗，从而克服了现有技术的问题。
为实现上述目的，根据本发明的数据处理器具有一总线装置，多个内部电路间的数据交换通过它进行。该总线装置包括多个总线选择器，通过总线串行连接成一回路。当连接到总线选择器上的内部电路没有启动一输出允许信号时，每个总线选择器输出从前一总线选择器提供的总线数据，作为提供给下一个总线选择器的总线数据，当内部电路启动输出允许信号时，每个总线选择器输出连接到总线选择器上的一个内部电路的输出数据作为提供给下一总线选择器的总线数据。
每个总线选择器包括：
一预选择器，当内部电路启动输出允许信号时用于选择连接到总线选择器上的一个内部电路的输出数据；和
一个选择器，当连接到总线选择器上的内部电路没有启动输出允许信号时，用于输出由上一个总线选择器提供的总线数据，作为提供个下一个总线选择器的总线数据；当连接到总线选择器上的内部电路启动输出允许信号时，输出由预选择器选择的数据。
因此，总线可分成较短的段，每段由一总线选择器驱动，和传统数据处理器比较起来，总线的布线电阻对总线数据的传送滞后会消除。
而且，每段总线都足以直接连接每相邻两个总线选择器。因此，当内部电路的数量增大时，总线线路的总布线长度比传统数据处理器短，因为传统数据处理器要连接到每个内部电路的三态缓冲器上。因此，连接内部电路的数据通道的布线电阻和寄生电容会减小，从而使得总线数据的高速传送，以及集成电路的紧密与小空间布局。
结合下面的描述，要求以及附图，本发明的上述及其它目的，特征和优点会更为明显，附图中相同的数字表明相同或对应的部分。
图1是一方块图，示出了根据本发明一第一实施例的数据处理器的部分结构；
图2是一方块图，示出了图1的第一总线选择器7；
图3是一方块图，示出了根据本发明的一第二实施例的数据处理器的部分结构；
图4是一方块图，示出了图2的数据保持电路9的结构例子；和
图5是一方块图，示出了一传统的具有总线线路的数据处理器的部分结构。
下面，将参考附图描述本发明的优选实施例。
图1是一个方块图，示出了根据本发明第一实施例的数据处理器的部分结构。
参考图1，该实施例的数据处理器包括多个内部电路，如一指令处理器，一取指令单元，一高速缓冲存储器或主存储器，由内部电路1-5表示，一总线控制器6，一个以上的总线选择器，由第一和第二总线选择器7和8表示。
与图5的内部电路11至15不同，图1的内部电路1至5没提供三态缓冲器，输出数据直接伴随从每个内部电路输出的一输出允许信号一起输出。用于控制内部电路11至15的三态缓冲器的输出允许信号是和从总线控制器6提供的总线允许信号相同的方法产生的。
总线控制器6以和图5的传统数据处理器相同的方式操作，这里省略了重复的描述。
每个内部电路1-5的输出数据和输出允许信号提供给临近的一个总线选择器，它们通过总线线路串行连接成一个回路。在图1的例子中，内部电路1至3的输出数据和输出允许信号输入到第一总线选择器7，而内部电路4和5的输出数据和输出允许信号输入到第二总线选择器8。
在图1的例子中，当输入到第一总线选择器7的输出允许信号没有激活时，第一总线选择器7输出从其前一总线选择器(即，第二总线选择器8)提供的总线数据到其下一个总线选择器，也是第二总线选择器8。当一个输出允许信号被一个内部电路1-3激活时，第一总线选择器7输出相应于激活的输出允许信号的输出数据，作为提供给下一个总线选择器的总线数据。
第二总线选择器8具有与第一总线选择器7相同的结构，并以和它相同的方式进行操作。
在下面的段落中，参考图2的方块图示出的第一总线选择器7，来描述总线选择器的结构例子。
第一总线选择器7包括一预选择器71，一选择器72和一多输入NOR门73。
从内部电路1至3输出的输出数据和各个输出允许信号被输入到预选择器71，当其中一个输出允许信号被激活时，相应的输出数据被选中输入到选择器72。
输出允许信号也提供给多输入NOR门73，输出允许信号的NOR逻辑提供给选择器72，当多输入NOR门73的输出被激活时，它选择从前一总线选择器提供的总线数据，否则选择预选择器72的输出数据。
现在，描述第一实施例的操作。
例如，在第一总线选择器7中，当从内部电路1来的输出允许信号根据由总线控制器6启动的总线使用允许信号变成激活或逻辑‘1’时，内部电路1的输出数据被预选择器71选中并连接到选择器72。多输入NOR门73的输出被去激活为逻辑‘0’，预选择器71的输出，即，内部电路1的输出数据被选择器72选择，并作为总线数据输出到下一个总线选择器8，而不是从前一个总线选择器8提供的总线数据。
在这种情况下，从内部电路4和5提供给第二总线选择器8的输出允许信号都是非激活的，或者为逻辑‘0’。因此，从第一总线选择器7输出的总线数据被第二总线选择器8的选择器选择作为从前一个总线选择器7来的总线数据，作为总线数据输出到下一个总线选择器7。
这样一来，第一和第二总线选择器7和8都输出内部电路1的输出数据，作为总线数据，以便于任何内部电路1至5使用。
以上述相同的方式，通过启动所期望的一个总线使用允许信号，任何一个内部电路1-5的输出数据可被传送到任何其它内部电路1至5。
这样，通过总线线路串行连接成回路的第一和第二总线选择器7和8，作为总线装置操作，负责以与每个连接到总线线路的图5的三态缓冲器相同的方式，在总线控制器6的控制下进行内部电路1至5间的数据交换。
这里，需要指出的是实施例的总线线路被分成较短的段，每段由各自一总线选择器驱动。因此，布线电阻对总线数据的传送滞后的影响可大大减少。
而且，在图1的实施例中，总线线路的每一段足以直接连接每两个相邻总线选择器。因此，当内部电路的数量增大时，与图5的传统数据处理器相比(需连接到每个内部电路11至15的三态缓冲器上)，总线的总接线长度可大大缩短。因此，即使考虑总线选择器和内部电路间的数据通道，连接内部电路的数据通道的接线电阻和寄生电容仍可大大减少，而且总线数据传送滞后也可降低。
另外，即使当内部电路的数量增加，仍足以为一组内部电路提供一总线选择器。因此，与图5的传统数据处理器相比，总线数据的传送滞后的增加以及集成电路的芯片空间的增加都可压缩。
现在，将参考图3的方块图描述本发明的第二优选实施例。
在根据第二实施例的数据处理器中，在图1的数据处理器的结构之外，还包括一个数据保持电路9。
数据保持电路9插入在串行连接的总线选择器7和8的回路中，所有内部电路1-5的输出允许信号随一时钟信号一起提供给数据保持电路9。
图4是一方块图，示出了数据保持电路9的结构例子，包括一寄存器91，一选择器92和一多输入OR门93。
寄存器91根据时钟信号，保持从其前一总线选择器，即，例子中的第二总线选择器8，输入的总线数据。多输入OR门93向选择器92输出输出允许信号的OR逻辑。当多输入或门93的输出逻辑被激活时，即，一个输出允许信号被激活，选择器92选择从前一总线选择器8输入的总线数据作为向下一总线选择器7输出的总线数据，当没有输出允许信号被激活时，选择保持在寄存器91中的总线数据。
因此，即使当所有内部电路1至5的输出允许信号都是非激活时，保持在寄存器91中的总线数据被从数据保持电路9提供给总线，以阻止总线数据由于通过第一和第二总线选择器7和8的反馈回路的自振荡而变得不稳定。
至此，在本发明的数据处理器中，总线可分成较短的段，每段由一总线选择器驱动。因此，与传统数据处理器比较，总线接线电阻对总线数据的传送滞后的影响可降低。
而且，每段总线足以直接连接每相邻两总线选择器。因此，与传统数据处理器比较(需连接到每个内部电路的三态缓冲器上)，当内部电路的数量增大时，总线的总接线长度可缩短。因此，连接内部电路的数据通道的接线电阻和寄生电容可减小，从而允许总线数据的高速传送，以及集成电路的密集和小空间布置。
而且，即使当内部电路的数量增加时，也足以为一组内部电路提供一个总线选择器。因此，与传统数据处理器比较，总线数据的传送滞后的增加可减小。
另外，当第二实施例中没有输出数据被传送时，仅有一个内部电路的输出数据，或保持数据被连接到总线，被总线选择器选择。因此，在本发明的数据处理器中，可有效阻止由于总线的输出数据的碰撞或高阻抗引起的无效电流的消耗。

Claims (6)

1．具有一总线装置的数据处理器，多个内部电路之间通过它可执行数据交换；该总线装置包括：
一个以上的总线选择器(7和8)，它们通过总线线路串行连接在一个回路中，当连接到每个所述总线选择器(7)的内部电路(1到3)都没有启动一输出允许信号时，所述每个总线选择器(7)将从前一个总线选择器(8)提供的总线数据输出，作为提供给下一个总线选择器(8)的总线数据；当上述其中一个内部电路启动输出允许信号时，每个总线选择器(7)将连接到上述每个总线选择器(7)的内部电路(1到3)之一的输出数据输出，作为提供给下一个总线选择器(8)的总线数据。
2．如权利要求1所述的数据处理器，其中，总线选择器(7和8)的每一个(7)包括：
一预选择器(71)，当上述内部电路之一启动输出允许信号时，用于选择连接到上述每个总线选择器(7)的内部电路(1-3)之一的输出数据；和
一选择器(72)，当连接到上述每个总线选择器(7)的内部电路(1-3)没有启动输出允许信号时，将从前一个总线选择器(8)提供的总线数据输出，作为提供给下一个总线选择器(8)的总线数据；当连接到上述每个总线选择器(7)的内部电路(1-3)之一启动输出允许信号时，每个总线选择器(7)输出由预选择器(71)选择的输出数据。
3．如权利要求1所述的数据处理器，其中，当内部电路(1-5)没有启动输出允许信号时，内部电路之一(1-5)的输出数据是从总线选择器周期性地输出的。
4．如权利要求1所述的数据处理器，还包括：
一数据保持电路(9)，插入在回路中，用于保持从前一个总线选择器(8)提供的总线数据，当其中一个内部电路(1-5)启动输出允许信号时，输出从前一个总线选择器(8)提供的总线数据，作为提供给下一个总线选择器(7)的总线数据；当内部电路(1-5)没有启动输出允许信号时，输出保持在其中的总线数据，作为提供给下一个总线选择器(7)的总线数据。
5．如权利要求5所述的数据处理器，其中所述数据保持电路(9)包括：
一寄存器(91)，用于保持从前一个(8)总线选择器提供的总线数据；和
一选择器(92)，当其中一个内部电路(1-5)启动输出允许信号时，输出从前一个总线选择器(8)提供的总线数据，作为提供给下一个总线选择器(7)的总线数据；当内部电路(1-5)没有启动输出允许信号时，输出保持在寄存器(91)中的总线数据，作为提供给下一个总线选择器(7)的总线数据。
6．如权利要求1所述的数据处理器，其中，从每个总线选择器(7和8)输出的总线数据被提供给每个连接到上述总线选择器(7和8)的内部电路(1-5)。
CNB991001168A 1998-01-12 1999-01-12 数据处理器 Expired - Fee Related CN1179282C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10003759A JP3119618B2 (ja) 1998-01-12 1998-01-12 データ処理装置
JP003759/1998 1998-01-12
JP003759/98 1998-01-12

Publications (2)

Publication Number Publication Date
CN1223407A true CN1223407A (zh) 1999-07-21
CN1179282C CN1179282C (zh) 2004-12-08

Family

ID=11566115

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991001168A Expired - Fee Related CN1179282C (zh) 1998-01-12 1999-01-12 数据处理器

Country Status (6)

Country Link
US (1) US6324615B1 (zh)
EP (1) EP0929042B1 (zh)
JP (1) JP3119618B2 (zh)
KR (1) KR100291230B1 (zh)
CN (1) CN1179282C (zh)
DE (1) DE69919915T2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477641B1 (ko) * 2002-01-15 2005-03-23 삼성전자주식회사 버스 시스템 및 그 데이터 전송경로 결정방법
US8286603B2 (en) * 2007-01-31 2012-10-16 Fumes Safety Llc System and method for controlling toxic gas
EP3890592B1 (en) * 2018-12-07 2024-04-17 Cochlear Limited Speech discrimination test system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932841A (en) * 1973-10-26 1976-01-13 Raytheon Company Bus controller for digital computer system
US4383314A (en) * 1981-01-12 1983-05-10 Burroughs Corporation Circular access linkage loop configuration for system communication
JPH04131955A (ja) 1990-09-25 1992-05-06 Matsushita Electric Works Ltd マルチプロセッサ型プログラマブルコントローラ
JPH04344987A (ja) 1991-05-22 1992-12-01 Fujitsu Ltd 画像処理装置
JPH06152618A (ja) 1992-11-05 1994-05-31 Hitachi Ltd 計算機システム
JPH06236345A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp 信号伝送用バス
JPH0721113A (ja) * 1993-06-30 1995-01-24 Sega Enterp Ltd マルチプロセッサシステム
US5555540A (en) * 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
JPH09288640A (ja) 1996-04-23 1997-11-04 Seiko Epson Corp マイクロコンピュータ及び半導体装置

Also Published As

Publication number Publication date
US6324615B1 (en) 2001-11-27
KR19990067790A (ko) 1999-08-25
EP0929042A2 (en) 1999-07-14
JP3119618B2 (ja) 2000-12-25
JPH11203238A (ja) 1999-07-30
EP0929042B1 (en) 2004-09-08
KR100291230B1 (ko) 2001-05-15
EP0929042A3 (en) 2002-06-19
DE69919915D1 (de) 2004-10-14
DE69919915T2 (de) 2005-09-15
CN1179282C (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
CN100350776C (zh) 用于扩展双向数据通信总线的范围的系统和方法
US6311249B1 (en) Bus arbitration system having both round robin and daisy chain arbiters
US6657457B1 (en) Data transfer on reconfigurable chip
US5418911A (en) Data path switch method and apparatus that provides capacitive load isolation
US20050005052A1 (en) Cross-bar matrix for connecting digital resources to I/O pins of an integrated circuit
US5345556A (en) Router chip with quad-crossbar and hyperbar personalities
Ebergen Squaring the FIFO in GasP
CN1225493A (zh) 既不破坏数据又能减少元件数量的双向移位寄存器
CN1179282C (zh) 数据处理器
CN1156979C (zh) 半导体集成电路的输入缓冲器
US20030141904A1 (en) Method and apparatus for communication using a distributed multiplexed bus
CN1296828C (zh) 一种存储器及其对预取数据进行排序的电路和方法
KR100209224B1 (ko) 고속 다중화기
EP0621533B1 (en) Barrel shifter
CN1037981A (zh) 具有锁存器和奇偶校验能力的双向缓冲器
US6486700B1 (en) One-hot Muller C-elements and circuits using one-hot Muller C-elements
CN1287714A (zh) 一种可用于可变低电压信号转换的电压转换器电路
EP0848333A2 (en) Method and apparatus for dynamic termination logic of data buses
CN100412837C (zh) 多通道内部集成电路
US6633179B1 (en) Bidirectional signal control circuit
US5933428A (en) Two-tailed adapter for scalable, non-blocking networks
CN1143222C (zh) 高速数据总线驱动器
CN1314244C (zh) 包含公共电压参考路径的开关器件
JP3199053B2 (ja) 信号選択回路及び方法
US5811989A (en) Programmable I/O cell with data conversion capability

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041208

Termination date: 20140112