KR100289915B1 - Atm 셀 디스크램블 회로 - Google Patents

Atm 셀 디스크램블 회로 Download PDF

Info

Publication number
KR100289915B1
KR100289915B1 KR1019980031682A KR19980031682A KR100289915B1 KR 100289915 B1 KR100289915 B1 KR 100289915B1 KR 1019980031682 A KR1019980031682 A KR 1019980031682A KR 19980031682 A KR19980031682 A KR 19980031682A KR 100289915 B1 KR100289915 B1 KR 100289915B1
Authority
KR
South Korea
Prior art keywords
cell
atm
atm cell
descramble
unused
Prior art date
Application number
KR1019980031682A
Other languages
English (en)
Other versions
KR19990023337A (ko
Inventor
에이이찌 스가하라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990023337A publication Critical patent/KR19990023337A/ko
Application granted granted Critical
Publication of KR100289915B1 publication Critical patent/KR100289915B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5673—Coding or scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

셀이 전(前)동기 또는 동기 상태인 경우, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하고 페이로드 부분을 디스크램블하고 디스크램블된 ATM 셀 시퀀스를 출력하는 ATM 셀 디스크램블 회로에 있어서, 각각의 ATM 셀이 ATM 통신의 상위층에 사용되지 않는 불용 ATM 셀인지를 판단하여 소정의 기간동안 셀 디스크램블 동작을 정지하는 수단을 구비하는 ATM 셀 디스크램블 회로가 개시되어 있다.

Description

ＡＴＭ 셀 디스크램블 회로
본 발명은 디스크램블 회로, 특히 ATM (Asynchronous trasfer mode) 셀용 디스크램블 회로에 관한 것이다.
종래의 ATM 전송 시스템에 있어서, ATM 셀 스크램블 회로는 셀 동기화로서 시퀀셜 셀을 동기화하기 위하여 수신 단자로서 사용되고 스크램블된 정보는 ANSI T1. 646-1995 11.3 ″자기 동기형 스크램블러 (self-synchronizing scrambler) 등의 규격에 기재된 ATM 셀 디스크램블 회로에 의해 디스크램블된다. 도 5 는 셀 디스크램블 회로 부분의 구조를 나타낸다. 도 5를 참조하여 셀 디스크램블 회로 부분 (1) 의 동작을 설명한다. 도 5를 참조하면, 스크램블된 ATM 셀 시퀀스 (101) 와 셀 동기화 회로 (도면 표시 생략) 에 의해 추출되고 ATM 셀 시퀀스 (101) 와 동기하는 셀 헤더 신호 (103) 은 셀 디스크램블 회로 (2) 에 입력된다. 스크램블된 ATM 셀의 셀 동기 상태가 전(前)동기 또는 동기 상태이면, 셀 디스크램블 회로 (2) 는 생성 다항식 (X43+1)을 사용하는 자기 동기형 스크램블 방법에 대응하여 셀 헤더 신호 (103) 에 의해 표현되는 타이밍 데이터를 제외하고 스크램블된 ATM 셀 시퀀스 (101)를 디스크램블한다. 셀 디스크램블 회로 (2) 는 그 결과를 디스크램블된 ATM 셀 시퀀스 (102) 로서 출력한다. 자기 동기형 스크램블러는 ″생성 다항식의 최고차수의 항과 입력 데이터를 승산하고 그 결과를 생성 다항식으로 제산″한다. 즉, 셀 스크램블러는 입력 데이터에 X43를 승산하고 그 결과를 X43+1 로 제산한다. 그러므로, 셀 스크램블러는 48 바이트의 스크램블된 결과를 출력한다.
도 6 은 셀 디스크램블러 회로 (2) 의 구조를 나타낸다. 디스크램블된 ATM 셀 시퀀스 (101) 는 43단 시프트 레지스터 (21) 로 전송된다. 디스에이블 신호 (103) 가 비활성이면, 43단 시프트 레지스터 (21) 는 스크램블된 ATM 셀 시퀀스 (101)를 시프트한다. 디스에이블 신호 (103) 가 활성이면, 43단 시프트 레지스터 (21) 는 스크램블된 ATM 셀 시퀀스 (101)을 시프트하지 않는다. 43단 시프트 레지스터 (21) 는 스크램블된 ATM 셀 시퀀스 (101)를 43단 지연시킨다. 디스에이블 신호 (103) 가 비활성이면, 가산 회로 (22) 는 43단 시프트 레지스터 (21) 의 지연된 데이터와 스크램블된 ATM 셀 시퀀스 (101) 의 가산된 결과를 출력한다. 디스에이블 신호 (103) 가 활성이면, 가산 회로 (22) 는 스크램블된 ATM 셀 시퀀스를 출력한다.
도 7 은 종래의 디스크램블 회로에 의해 수행된 디스크램블 동작과 스크램블된 ATM 셀 시퀀스 사이의 관계를 나타낸다. 도 7을 참조하면, 각각의 ATM 셀은 헤더부분 (5 바이트) 과 페이로드 (payload) 부분 (48 바이트) 으로 구성된다. 그러므로, 각각의 ATM 셀의 길이는 53 바이트이다. ATM 셀 시퀀스는 상위층에서 사용되는 유용 ATM 셀과 아이들 셀 (idle cell) (블랭크 셀) 과 할당되지 않은 셀 등의 불용 ATM 셀을 포함한다. 셀 디스크램블 회로는 ATM 셀이 유용하든지 불용이든지에 관계없이 스크램블된 ATM 셀 시퀀스의 각각의 ATM 셀의 페이로드 부분 (헤더 부분 제외) 만을 디스크램블한다. 셀 디스크램블 회로는 셀 스크램블된 ATM 셀 시퀀스를 디스크램블함으로서 디스크램블된 ATM 셀 시퀀스를 출력한다.
종래의 ATM 셀 디스크램블 회로는 스크램블된 모든 ATM 셀을 디스크램블한다. 그러므로, 종래의 ATM 셀 디스크램블 회로는 (아이들 셀 및 할당되지 않은 셀 등의) 상위층에 사용되지 않는 불용 ATM 셀을 디스크램블한다. 결과적으로, 디스크램블 동작은 불용 ATM 셀에 대하여도 수행되므로, 회로의 전력 소비는 증가한다.
본 발명은 상술한 관점으로부터 출발한다. 본 발명의 목적은 소정의 기간동안 상위층에 사용되지 않는 아이들 셀 및 할당되지 않은 셀 등의 불용 ATM 셀을 위한 셀 디스크램블 동작을 정지하여 유용 ATM 셀이 정상적으로 디스크램블되도록 함으로써 회로의 전력 소비를 감소시키는 셀 디스크램블 회로를 제공하는 것이다.
도 1 은 본 발명의 일실시예에 따른 셀 디스크램블 회로의 구조를 나타내는 블록도.
도 2 는 도 1 에 도시한 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 의 구조의 일예를 나타내는 블록도.
도 3 은 본 발명의 실시예에 따른 디스크램블 회로의 동작을 설명하는 타이밍챠트.
도 4 는 본 발명의 다른 실시예에 따른 셀 디스크램블 회로의 동작의 일예를 설명하는 타이밍 회로.
도 5 는 종래의 셀 디스크램블 회로의 구조를 나타내는 블록도.
도 6 은 도 5 에 도시한 셀 디스크램블 회로 (2) 의 구조의 일예를 나타내는 블록도.
도 7 은 종래의 셀 디스크램블 회로의 동작을 설명하는 타이밍챠트.
* 도면의 주요부분에 대한 부호의 설명 *
2: 셀 디스크램블 회로
3: 셀 디스크램블러 디스에이블 신호 생성 수단
101: 스크램블된 ATM 셀 시퀀스
102: 디스크램블된 ATM 셀 시퀀스
103: 셀 헤더 신호
본 발명의 제 1 형태는, 셀이 전(前)동기 또는 동기 상태인 경우, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하고 페이로드 부분을 디스크램블하고 디스크램블된 ATM 셀 시퀀스를 출력하는 ATM 셀 디스크램블 회로에 있어서, 각각의 ATM 셀이 ATM 통신의 상위층에 사용되지 않는 불용 ATM 셀인지를 판단하여 소정의 기간동안 셀 디스크램블 동작을 정지하는 수단을 구비하는 ATM 셀 디스크램블 회로이다.
소정의 기간은 불용 ATM 셀의 헤더 부분 직후부터 다음의 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간이다.
불용 ATM 셀이 연속적으로 발생하는 경우, 소정의 기간은 제 1 불용 ATM 셀의 헤더 부분 직후부터 마지막 불용 ATM 셀 직전의 유용 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간이다.
본 발명의 제 2 형태는, 셀이 전(前)동기 또는 동기 상태인 경우에, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하고 페이로드 부분을 디스크램블하고 디스크램블된 ATM 셀 시퀀스를 출력하는 ATM 셀 디스크램블 회로에 있어서, 스크램블된 ATM 셀 시퀀스 및 셀 헤더 신호를 입력하는 셀 헤더 패턴 추출 수단, 셀 헤더 패턴 추출 수단에 의해 추출된 셀 헤더 패턴을 입력하고 불용 셀 검출 신호를 출력하는 불용 셀 검출 수단, 셀 헤더 신호와 스크램블된 ATM 셀 시퀀스를 입력하고 불용 셀 검출 신호에 대응하여 셀 스크램블러 입력 데이터와 셀 디스크램블러 디스에이블 신호를 출력하는 불용 셀 타이밍 할당 수단, 및 셀 디스크램블러 디스에이블 신호에 대응하여 셀 디스크램블러 입력 데이터를 디스크램블하는 셀 디스크램블러 회로를 구비하는 ATM 셀 디스크램블 회로이다.
본 발명에 따르면, 상위층에서 사용되지 않은 아이들 셀과 할당되지 않은 셀 등의 불용 ATM 셀이 검출된다. 그러므로, 셀 디스크램블 동작은 유용 셀에 대하여만 수행되므로, 회로의 전력 소비를 감소시킬 수 있다.
본 발명의 이들 목적, 특징, 및 이점은 도면을 참조하여 최상 모드의 실시예를 상세히 설명함으로써 명백해질 것이다.
다음은, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도 1 은 본 발명의 일실시예에 따른 셀 디스크램블 회로의 구조를 나타내는 블록도이다. 도 1에서, 간략화를 위하여, 도 5 와 유사한 부분은 유사한 참조 번호를 사용하고 그에 대한 설명은 생략한다. 도 1에서, 셀 디스크램블 회로는 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 과 셀 디스크램블 회로 (2)를 구비한다. 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 스크램블된 ATM 셀 시퀀스 (101) 와 셀 헤더 신호를 입력한다. 셀 디스크램블 회로 (2) 는 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 으로부터 수신된 셀 디스크램블러 입력 데이터 (101') 와 셀 디스크램블러 디스에이블 신호 (103')를 입력한다. 셀 디스크램블 회로 (2) 는 송신측에서 스크램블된 ATM 셀 시퀀스를 디스크램블하여 디스크램블된 ATM 셀 시퀀스를 출력한다.
도 1 에 도시한 구조와 도 5 에 도시한 구조의 차이점은 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 이 셀 디스크램블 회로 (2) 의 전단에 배치되었다는 점이다. 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 상위층에서 사용되지 않는 아이들 셀과 할당되지 않은 셀 등의 불용 ATM 셀에 대하여 셀 디스크램블 회로의 동작을 정지시키는 신호를 발생한다. 도 1 에 도시한 구조의 다른 부분의 동작은 도 5 에 도시한 것과 동일하다. ATM 통신 장치의 ATM 셀 스크램블/디스크램블 동작은 스크램블된 ATM 셀이 전(前)동기 또는 동기 상태인 경우에 각각의 셀의 페이로드에 대하여 행하도록 각종 규격에 정해져 있다. ANSI T1, 646-1995등의 규격에서, 스크램블된 AMT 셀이 전(前)동기 또는 동기 상태인 경우에, 헤더 부분이 각각의 셀로부터 제거된 페이로드가 생성 다항식 (X43+1)을 사용하여 자기 동기형 디스크램블 방법에 의해 디스크램블된다. ATM 셀 시퀀스를 스크램블하는 목적은 NRZ 의 부호의 경우에 ″1″ 또는 ″0″ 의 시퀀스가 연속할 때, ATM 셀의 타이밍을 놓치게 되는 것을 방지하는 것이다. 그러므로, 이 타이밍은 효과적으로 유지된다.
도 3 은 본 발명의 실시예에 따른 셀 디스크램블 회로에 의해 수행된 디스크램블 동작과 스크램블된 ATM 셀 시퀀스 사이의 관계를 설명하는 개략도이다. 도 3에서, 간략화를 위하여 도 6 과 유사한 부분은 유사한 참조 번호를 사용하였다. 도 3을 참조하면, 스크램블된 ATM 셀 시퀀스는 ATM 셀로 구성된다. 각각의 ATM 셀은 스크램블되지 않은 헤더 부분 (5 바이트) 과 사용자 정보 영역인 스크램블된 페이로드 부분 (48 바이트) 로 구성된다. 그러므로 각각의 ATM 셀의 길이는 48 바이트이다. 정상적으로, 유용 ATM 셀의 전송 속도는 ATM 층으로부터 전송된 셀의 전송 속도와 항상 매칭되는 것은 아니다. 이들 전송 속도를 매칭시키기 위하여, 아이들 셀 (블랭크 셀) 이 ATM 셀 시퀀스내에 배치된다. 도 3 의 하부에 도시한 바와 같이, 각각의 유용 ATM 셀의 페이로드 부분과 각각의 불용 ATM 셀의 페이로드 부분의 마지막 부분에 대하여 디스크램블 동작을 수행한다.
도 1 에 도시한 실시예에 따른 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 각각의 ATM 셀의 헤더 부분에 대하여 셀 디스크램블 동작을 정지하도록 하는 셀 디스크램블러 디스에이블 신호를 출력한다. 또한, 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 불용 ATM 셀의 헤더 부분의 직후로부터 다음의 ATM 셀을 대한 정상 셀 디스크램블 동작을 위해 필요한 데이터의 개시까지의 소정의 기간동안 셀 스크램블 동작을 정지하도록 하는 셀 디스크램블러 디스에이블 신호를 출력한다.
실제적으로, 다음의 ATM 셀을 대한 정상 셀 디스크램블 동작에 필요한 데이터는 도 6 에 도시한 43단 시프트 레지스터에 저장된 데이터이다. 셀 디스크램블 회로는 43 클록 펄스만큼 지연된 데이터와 현재 데이터를 익스클루시브 OR (exclusive-OR) 하고 그 결과를 디스크램블 데이터로서 출력한다. 그러므로, 디스크램블 동작을 정상적으로 수행하기 위하여 43 클록 펄스 이전의 데이터는 43단 시프트 레지스터에 기억되어 있다.
ATM 셀 시퀀스의 모든 ATM 셀이 유용하면, 규격에 정의된 기간에 대응하여 각각의 ATM 셀의 페이로드 부분에 대하여 디스크램블 동작을 수행할 수도 있다. 그러나, 불용 셀에 대하여 디스크램블 동작이 수행되면, 과도한 전력이 소비된다. 이 경우, 43단 시프트 레지스터가 하나이상의 불용 셀 다음의 유용 셀의 마지막 43 비트를 저장하므로, 불용 셀 직후의 유용 셀의 페이로드에 대하여 디스크램블 동작이 수행되면, 종래예와 다른 부적절한 연산 결과를 얻게 된다. 이러한 문제점을 방지하기 위하여, 43단 시프트 레지스터는 유용 셀 직후의 불용 셀의 마지막 43 비트를 저장한다.
셀 디스크램블러 디스에이블 신호에 대응하여, 셀 스크램블 회로 (2) 는 상위층에서 사용되지 않는 아이들 셀 및 할당되지 않은 셀 등의 불용 ATM 셀에 대한 셀 디스크램블 동작을 정지시킨다.
도 2 는 도 1 에 도시한 실시예에 따른 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 의 구조의 일예를 나타내는 블록도이다. 도 2를 참조하면, 스크램블된 ATM 셀 시퀀스 (101) 와 각각의 ATM 셀의 헤더 부분을 나타내는 셀 헤더 신호 (103) 는 셀 헤더 패턴 추출 수단 (31) 에 입력된다. 셀 헤더 패턴 추출 수단 (31) 은 스크램블된 ATM 셀 시퀀스 (101) 의 각각의 ATM 셀로부터 40 비트 데이터인 셀 헤더 패턴 (104)를 추출하여 셀 헤더 패턴 (104) 을 불용 셀 검출 수단 (32) 로 출력한다. 불용 셀 검출 수단 (32) 은 셀 헤더 패턴 (104) 의 40 비트 데이터와 소정의 불용 셀의 헤더 패턴의 40 비트 데이터를 비교하여 현재의 셀이 유용 셀인지 불용 셀인지를 판정한다. 현재의 셀이 불용 셀이면, 불용 셀 검출 수단 (32) 은 불용 셀의 기간동안 불용 셀 검출 신호 (105) 가 활성화되도록 한다. 상위층의 불용 셀의 일예는 아이들 셀과 할당되지 않은 셀이다. 아이들 셀과 할당되지 않은 셀 헤더 패턴은 다음과 같다.
아이들 셀 40'h 00 00 00 01 52
할당되지 않은 셀 40'h 00 00 00 00 55
그러므로, 불용 셀 검출 수단 (32) 은 이들 코드 시퀀스만을 검출하여 불용 셀 검출 신호 (105)를 출력한다. 불용 셀 검출 신호 (105), 스크램블된 ATM 셀 시퀀스 (101), 및 셀 헤더 신호 (103) 는 불용 셀 타이밍 할당 수단 (33) 에 입력된다. 불용 셀 타이밍 할당 수단 (33) 은 ATM 셀 시퀀스 (101) 에 디스크램블 동작이 필요하지 않은 기간 (즉, 각각의 ATM 셀의 헤더 부분의 기간 또는 불용 셀의 페이로드의 마지막 43 비트이외의 기간) 에 후단의 셀 디스크램블 회로를 정지시키는 셀 디스크램블러 디스에이블 신호를 생성한다. 물론, ATM 셀 시퀀스 (101) 은 셀 헤더 패턴 추출 수단 (31), 불용 셀 검출 수단 (32), 및 불용 셀 타이밍 할당 수단 (33) 의 동작에 필요한 기간동안 지연된다. 그러므로, 셀 디스크램블 입력 데이터 (101') 는 셀 디스크램블러 디스에이블 신호 (103') 와 동일한 지연 기간에 발생한다.
셀 디스크램블러 입력 데이터 (10') 와 셀 디스크램블러 디스에이블 신호 (103') 은 도 1 에 도시한 셀 디스크램블 회로 (2) 에 출력된다.
다음으로, 첨부된 도면을 참조하여, 본 실시예에 따른 디스크램블 회로의 동작을 상세히 설명한다. 셀 헤더 패턴 추출 수단 (31) 은 셀 헤더 신호 (103) 에 대응하여 스크램블된 ATM 셀 스트림 (101) 으로부터 셀 헤더 패턴 (104)을 추출한다. 불용 셀 검출 수단 (32) 은 셀 헤더 패턴 (104) 이 상위층에서 사용되지 않는 불용 ATM 셀과 매칭되는지를 판정한다. 셀 헤더 패턴 (104) 이 불용 ATM 셀과 매칭하면, 불용 셀 검출 수단 (32) 은 불용 셀 검출 신호 (105)를 출력한다. 불용 셀 타이밍 할당 수단 (33) 은 셀 헤더 신호 (103) 와 불용 셀 검출 신호 (105) 에 대응하여 스크램블된 ATM 셀 시퀀스 (101) 로부터 셀 디스크램블 동작을 정지하는 타이밍을 추출하여 추출된 타이밍을 셀 디스크램블러 디스에이블 신호 (103') 로서 출력한다. 또한, 불용 셀 타이밍 할당 수단 (33) 은 ATM 셀 시퀀스 (101) 를 타이밍 신호 (103') 에 동기시키는 셀 디스크램블러 입력 데이터 (101')을 출력한다. 헤더 부분의 기간 및 불용 ATM 셀의 헤더 부분 직후부터 다음의 ATM 셀을 대한 정상 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간동안 셀 디스크램블 동작을 정지한다.
셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 이러한 구조를 가지므로, 아이들 셀과 할당되지 않은 셀 등의 불용 ATM 셀에 대한 셀 디스크램블 동작을 정지시킬 수 있다. 그러므로, 회로의 전력 소비는 감소한다.
도 4 는 본 발명의 다른 실시예를 나타내는 개략도이다. 도 4에서, 스크램블된 ATM 셀 시퀀스는 하나의 유용 ATM 셀과, 2 개의 불용 ATM 셀 (블랭크 셀) 과, 몇 개의 유용 ATM 셀로 구성된다. 스크램블된 ATM 셀 시퀀스에서, 각각의 유용 ATM 셀의 페이로드 부분과 유용 ATM 셀 직후의 불용 ATM 셀의 페이로드 부분의 마지막 부분에 대한 디스크램블 동작이 수행된다. 그러므로, 디스크램블된 신호는 복조된 신호로서 출력된다.
도 4 에 도시한 디스크램블 동작은 연속적인 불용 ATM 셀의 마지막 셀이외의 셀에 대하여 셀 디스크램블 동작을 정지시킨다는 점에서 도 3 에 도시한 디스크램블 동작과 다르다. 도 1 에 도시한 셀 디스크램블러 디스에이블 신호 생성 수단 (3) 은 이러한 방법으로 셀 디스크램블 동작을 제어하므로, 도 4 의 디스크램블 동작은 도 3 에 도시한 디스크램블 동작보다 큰 영역에 대하여 디스크램블 동작을 정지시킬 수 있다. 그러므로, 전력 소비를 더 감소시킬 수 있다.
본 발명에 따르면, 상위층에서 사용되지 않는 아이들 셀 및 할당되지 않은 셀 등의 불용 ATM 셀이 검출된다. 검출된 불용 ATM 셀에 대하여, 소정의 기간동안 셀 디스크램블 동작이 정지된다. 그러므로, 유용 셀은 정상적으로 디스크램블되고 불용 셀은 스크램블된 상태에서 연속적으로 전송된다. 불용 셀은 명확하게 구별되고 그 부분의 디스크램블 동작을 정지시키므로, 회로의 전력 소비를 감소시킬 수 있다.
본 발명은 최상 형태의 실시예에 대하여 설명하였지만, 본 기술에 숙련된 자는 본 발명의 사상과 범위를 벗어나지 않는 한도내에서 다양한 변경, 생략, 및 추가할 수 있다.

Claims (7)

  1. 셀이 각각 전(前)동기 또는 동기 상태인 경우에, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하고 페이로드 부분을 디스크램블하고 디스크램블된 ATM 셀 시퀀스를 출력하는 ATM 셀 디스크램블 회로에 있어서,
    각각의 ATM 셀이 ATM 통신의 상위층에서 사용되지 않는 불용 ATM 셀인지를 판정하여 소정의 기간동안 셀 디스크램블 동작을 정지시키는 수단을 구비하는 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  2. 제 1 항에 있어서, 상기 소정의 기간은 불용 ATM 셀의 헤더 부분 직후부터 다음의 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간인 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  3. 제 1 항에 있어서, 불용 ATM 셀이 연속적으로 발생하는 경우, 소정의 기간은 제 1 불용 ATM 셀의 헤더 부분 직후부터 마지막 불용 ATM 셀 직전의 유용 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간인 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  4. 셀이 전(前)동기 또는 동기 상태인 경우에, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하고 페이로드 부분을 디스크램블하고 디스크램블된 ATM 셀 시퀀스를 출력하는 ATM 셀 디스크램블 회로에 있어서,
    스크램블된 ATM 셀 시퀀스 및 셀 헤더 신호를 입력하는 셀 헤더 패턴 추출 수단,
    상기 셀 헤더 패턴 추출 수단에 의해 추출된 셀 헤더 패턴을 입력하고 불용 셀 검출 신호를 출력하는 불용 셀 검출 수단,
    셀 헤더 신호와 스크램블된 ATM 셀 시퀀스를 입력하고 불용 셀 검출 신호에 대응하여 셀 스크램블러 입력 데이터와 셀 디스크램블러 디스에이블 신호를 출력하는 불용 셀 타이밍 할당 수단, 및
    셀 디스크램블러 디스에이블 신호에 대응하여 셀 디스크램블러 입력 데이터를 디스크램블하는 셀 디스크램블러 회로를 구비하는 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  5. 셀이 전(前)동기 및 동기 상태인 경우, 스크램블된 ATM 셀 시퀀스의 각각의 셀의 헤더 부분과 페이로드 부분을 검출하는 검출기,
    페이로드 부분을 디스크램블하는 수단, 및
    디스크램블된 ATM 셀 시퀀스를 출력하는 수단을 구비하고,
    상기 검출기는 각각의 ATM 셀이 ATM 통신의 상위층에서 사용되지 않는 불용 ATM 셀인지를 판정하고,
    상기 디스크램블러는 소정의 기간동안 셀 디스크램블 동작을 정지하는 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  6. 제 5 항에 있어서, 상기 소정의 기간은 불용 ATM 셀의 헤더 부분 직후부터 다음의 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간인 것을 특징으로 하는 ATM 셀 디스크램블 회로.
  7. 제 5 항에 있어서, 불용 ATM 셀이 연속적으로 발생하는 경우, 상기 소정의 기간은 제 1 불용 ATM 셀의 헤더 부분 직후부터 마지막 불용 ATM 셀 직전의 유용 ATM 셀을 대한 정상 ATM 셀 디스크램블 동작에 필요한 데이터의 개시까지의 기간인 것을 특징으로 하는 ATM 셀 디스크램블 회로.
KR1019980031682A 1997-08-05 1998-08-04 Atm 셀 디스크램블 회로 KR100289915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21047797A JP2998150B2 (ja) 1997-08-05 1997-08-05 Ａｔｍセルデスクランブル回路
JP97-210477 1997-08-05

Publications (2)

Publication Number Publication Date
KR19990023337A KR19990023337A (ko) 1999-03-25
KR100289915B1 true KR100289915B1 (ko) 2001-05-15

Family

ID=16590003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031682A KR100289915B1 (ko) 1997-08-05 1998-08-04 Atm 셀 디스크램블 회로

Country Status (6)

Country Link
US (1) US6425080B1 (ko)
JP (1) JP2998150B2 (ko)
KR (1) KR100289915B1 (ko)
CN (1) CN1196286C (ko)
DE (1) DE19835399A1 (ko)
TW (1) TW387180B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325717B2 (en) * 2003-07-30 2012-12-04 Foundry Networks, Llc Method and system for IP fragmentation handling
US20050107820A1 (en) * 2003-11-13 2005-05-19 Forsberg Andrew T. Vascular puncture depth locator
US7556117B2 (en) * 2004-06-09 2009-07-07 Gm Global Technology Operations, Inc. Hood lift mechanisms utilizing active materials and methods of use
CN104320952A (zh) * 2014-10-14 2015-01-28 奥捷五金(江苏)有限公司 一种电子电器产品的金属前框的制作方法及金属前框

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161193A (en) * 1990-06-29 1992-11-03 Digital Equipment Corporation Pipelined cryptography processor and method for its use in communication networks
DE69125756T2 (de) * 1990-06-29 1997-12-18 Digital Equipment Corp Verfahren und Einrichtung zur Entschlüsselung eines Informationspakets mit einem modifizierbaren Format
JP3051223B2 (ja) 1991-10-02 2000-06-12 富士通株式会社 セル送信回路
US5444782A (en) * 1993-03-09 1995-08-22 Uunet Technologies, Inc. Computer network encryption/decryption device
JP2697642B2 (ja) 1994-11-24 1998-01-14 日本電気株式会社 Ａｔｍ音声符号化装置
JP3248380B2 (ja) 1994-12-15 2002-01-21 ソニー株式会社 データ復号化装置およびデータ復号化方法
JP3011643B2 (ja) 1995-09-11 2000-02-21 三洋電機株式会社 Ｆｍ多重放送受信機におけるデータ加工装置
US5642421A (en) * 1995-09-15 1997-06-24 International Business Machines Corporation Encryption of low data content ATM cells

Also Published As

Publication number Publication date
DE19835399A1 (de) 1999-02-11
TW387180B (en) 2000-04-11
CN1212532A (zh) 1999-03-31
CN1196286C (zh) 2005-04-06
KR19990023337A (ko) 1999-03-25
US6425080B1 (en) 2002-07-23
JPH1155281A (ja) 1999-02-26
JP2998150B2 (ja) 2000-01-11

Similar Documents

Publication Publication Date Title
KR19980040996A (ko) 비동기식전송모드(atm)셀 경계 식별장치
US6611928B1 (en) Homo-code continuity proof testing device
KR100289915B1 (ko) Atm 셀 디스크램블 회로
US6327262B1 (en) Sample value extraction apparatus in DSS system
KR100383897B1 (ko) 클럭신호공급장치
JP3078183B2 (ja) データ受信装置
JP3341326B2 (ja) フレーム同期方法及び伝送装置
JP2944322B2 (ja) データ多重化装置
JPH11239121A (ja) ディジタル通信装置
KR950005610B1 (ko) 광 케이블 텔레비젼(catv)망에서 가입자 접속/단말장치의 다중/역다중화 회로
JPS6310833A (ja) 時分割多重分離装置
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
JP2937128B2 (ja) Ａｔｍ網加入者終端装置
JPH05219040A (ja) 高速受信信号の位相調整回路
JPH06164630A (ja) Ａｔｍセル同期方法及びａｔｍセル同期回路
JPH05235927A (ja) データ再生タイミング発生方法
KR100291590B1 (ko) 데이터 통신시스템에서 에러 복구장치
JP3288331B2 (ja) フレーム同期方式
JP3133384B2 (ja) マルチフレームの同期判別装置
Makino et al. Key technologies for passive double star system
JPH0832570A (ja) フレーム疑似同期防止方式
JPH08125649A (ja) フレーム同期検出方式
KR20010064521A (ko) 세그먼트 및 필드 싱크신호 검출장치
JPS61274538A (ja) デイジタル伝送方式における制御信号の送信方法
JPH0758781A (ja) パッケージ間接続監視方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee