JPS61274538A - デイジタル伝送方式における制御信号の送信方法 - Google Patents
デイジタル伝送方式における制御信号の送信方法Info
- Publication number
- JPS61274538A JPS61274538A JP60115435A JP11543585A JPS61274538A JP S61274538 A JPS61274538 A JP S61274538A JP 60115435 A JP60115435 A JP 60115435A JP 11543585 A JP11543585 A JP 11543585A JP S61274538 A JPS61274538 A JP S61274538A
- Authority
- JP
- Japan
- Prior art keywords
- control
- signal
- control information
- time slot
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送方式における親局ディジタル多
重化装置と子局ディジタル多重化装置間の制御信号の送
信方法に関するものでるる。
重化装置と子局ディジタル多重化装置間の制御信号の送
信方法に関するものでるる。
本発明が対象としているシステムの一例を第３図に示し
説明すると、このシステムは親局ディジタル多重化装置
（以下、親局と呼称する）１と複数の子馬ディジタル多
重化装置（以下、子局と呼称する）２−１．２−２・−
２−５お工びこの親局１と各子局２−１〜２−５ とｔ
結ぶチャンネル情報等全伝送するディジタル伝送路ＤＴ
Ｌａ 、ＤＴＬｂより構成され、親局１と子局２−１〜
２−５間は２０４８Ｋｂｉｔ／ｓ １次群ＰＣＭ多重
化方式として２０４８Ｋ”ｔ／ａのディジタル伝送路が
用いられている。
説明すると、このシステムは親局ディジタル多重化装置
（以下、親局と呼称する）１と複数の子馬ディジタル多
重化装置（以下、子局と呼称する）２−１．２−２・−
２−５お工びこの親局１と各子局２−１〜２−５ とｔ
結ぶチャンネル情報等全伝送するディジタル伝送路ＤＴ
Ｌａ 、ＤＴＬｂより構成され、親局１と子局２−１〜
２−５間は２０４８Ｋｂｉｔ／ｓ １次群ＰＣＭ多重
化方式として２０４８Ｋ”ｔ／ａのディジタル伝送路が
用いられている。
そして、親局１と子局２−１〜２−５間では伝送路の障
害情報または伝送路切換え情報が制御情報として ２０
４８Ｋｂｉｔ／ｓ 、１次群ＰＣＭ多重化方式において
はタイムスロットＯにて同期信号とマルチフレームを組
み伝送されている。
害情報または伝送路切換え情報が制御情報として ２０
４８Ｋｂｉｔ／ｓ 、１次群ＰＣＭ多重化方式において
はタイムスロットＯにて同期信号とマルチフレームを組
み伝送されている。
第４図は従来の同期情報タイムスロットと制御情報タイ
ムスロットのフレーム構成の一例を示すタイミング図で
るる。
ムスロットのフレーム構成の一例を示すタイミング図で
るる。
この第４図において、５ＹＣＴＳは同期情報タイムスロ
ット、ＣＣＴＳは制御情報タイムスロット（制御信号）
で、この同期情報タイムスロット８ＹＣＴＳと制御情報
タイムスロット（制御信号）ＣＣＴＳはｌフレームごと
に交互に繰り返されている。
ット、ＣＣＴＳは制御情報タイムスロット（制御信号）
で、この同期情報タイムスロット８ＹＣＴＳと制御情報
タイムスロット（制御信号）ＣＣＴＳはｌフレームごと
に交互に繰り返されている。
そして、制御情報タイムスロット（制御信号）ＣＣＴＳ
のＡ、Ｂ、Ｃビットにて障害情報ま九は゛伝送路切換え
情報が伝送され、ｗ、ｘ、ｙ、ｚビットで第３図に示す
子局２−１〜２−５の識別情報が伝送される。また、フ
レーム同期は最初に同期信号（００１１０１１）の検出
１次に制御情報タイムスロットの第２ビツトが１でるる
ことの検出、そして再び同期信号の検出上行って確立さ
れる。
のＡ、Ｂ、Ｃビットにて障害情報ま九は゛伝送路切換え
情報が伝送され、ｗ、ｘ、ｙ、ｚビットで第３図に示す
子局２−１〜２−５の識別情報が伝送される。また、フ
レーム同期は最初に同期信号（００１１０１１）の検出
１次に制御情報タイムスロットの第２ビツトが１でるる
ことの検出、そして再び同期信号の検出上行って確立さ
れる。
この第４図において、ＦＬＭはフレームを示し、ＣＮＣ
ＴＳはチャンネル情報タイムスロット、５ＣＴＳは信号
情報タイムスロットを示す。そして、これら同期情報タ
イムスロット５ＹＣＴ８と制御情報タイムスロット（制
御信号）ＣＣＴＳは対となり、それぞれマルチフレーム
ＭＦｔ 、 ＭＦ、 ｉ構成している。
ＴＳはチャンネル情報タイムスロット、５ＣＴＳは信号
情報タイムスロットを示す。そして、これら同期情報タ
イムスロット５ＹＣＴ８と制御情報タイムスロット（制
御信号）ＣＣＴＳは対となり、それぞれマルチフレーム
ＭＦｔ 、 ＭＦ、 ｉ構成している。
第５図は従来のフレーム構成で生じる擬似同期の一例を
示すタイミング図で、擬似同期が入る可能性のめるパタ
ーンの例を示すものでろる。
示すタイミング図で、擬似同期が入る可能性のめるパタ
ーンの例を示すものでろる。
この第５図において第４図と同一符号のものは相当部分
を示し、ＡＳＰＮは擬似同期パターン、ＡＣＣＴＳ−ｂ
ｔは擬似制御情報タイムスロットの第２ビツトを示す。
を示し、ＡＳＰＮは擬似同期パターン、ＡＣＣＴＳ−ｂ
ｔは擬似制御情報タイムスロットの第２ビツトを示す。
そして、タイムスロット１０チヤンネルデータが無通話
時に１０００００００ でめった場合には、伝送路に
送出されるとき、偶数ビットが反転され１１０１０１０
１ ’のパターンとなる。このとき制御情報タイＡ ス
ｏ ７トＣＣＴＳ ＯＣ、Ｗ、Ｘ、Ｙ 。
時に１０００００００ でめった場合には、伝送路に
送出されるとき、偶数ビットが反転され１１０１０１０
１ ’のパターンとなる。このとき制御情報タイＡ ス
ｏ ７トＣＣＴＳ ＯＣ、Ｗ、Ｘ、Ｙ 。
２ビツトが００１１０ でらると、上記タイムスロット
１のパターンと組合され制御情報タイムスロットＣＣＴ
Ｓ の第３ビツトから始まり、タイムスロット１の第２
ビツトで終るパターンが同期信号と同じパターンになり
、擬似同期の入る可能性が起る。ここで、上記擬似同期
パターンＡＳＰＮ ’に基準に１フレーム後のタイムス
ロット０の第３ビツトからタイムスロット１の第２ビツ
トまでのパターンを比較すると、このパターンの第２ビ
ツトが１でろるので、さらに１フレーム後の擬似同期パ
ターンＡＳＰＮｋ検出した時点で同期が確立される。
１のパターンと組合され制御情報タイムスロットＣＣＴ
Ｓ の第３ビツトから始まり、タイムスロット１の第２
ビツトで終るパターンが同期信号と同じパターンになり
、擬似同期の入る可能性が起る。ここで、上記擬似同期
パターンＡＳＰＮ ’に基準に１フレーム後のタイムス
ロット０の第３ビツトからタイムスロット１の第２ビツ
トまでのパターンを比較すると、このパターンの第２ビ
ツトが１でろるので、さらに１フレーム後の擬似同期パ
ターンＡＳＰＮｋ検出した時点で同期が確立される。
上述した第４図に示すマルチフレーム構成では、制御情
報タイムスロットＣＣＴＳ とタイムスロット１または
チャンネル情報タイムスロットｃＮｃＴｓのタイムスロ
ット３１とで擬似同期の入る可能性がろり、通信の信頼
性全署しく損なうという欠点を有していた。を九、上述
の第５図に示す擬似同期状態から抜は出すには、タイム
スロット１０チヤンネルが通話状態になるか同期外れが
起こり、再び同期引込み動作を行わなければならないと
いう問題点がめった。
報タイムスロットＣＣＴＳ とタイムスロット１または
チャンネル情報タイムスロットｃＮｃＴｓのタイムスロ
ット３１とで擬似同期の入る可能性がろり、通信の信頼
性全署しく損なうという欠点を有していた。を九、上述
の第５図に示す擬似同期状態から抜は出すには、タイム
スロット１０チヤンネルが通話状態になるか同期外れが
起こり、再び同期引込み動作を行わなければならないと
いう問題点がめった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされ九もので、その目的
は、簡単な構成によって、同期情報タイムスロットとマ
ルチフレームを組んで伝送される制御情報タイムスロッ
トのパターンがとのｆｌｌｌＪ御情報タイムスロットの
前後のタイムスロットのパターンとの組合せによる擬似
同期パターンを生じることを回避することができ、高品
質の伝送を行うことができるディジタル伝送方式におけ
る制御信号の送信方法を提供することにるる。
共にかかる欠点を除去すべくなされ九もので、その目的
は、簡単な構成によって、同期情報タイムスロットとマ
ルチフレームを組んで伝送される制御情報タイムスロッ
トのパターンがとのｆｌｌｌＪ御情報タイムスロットの
前後のタイムスロットのパターンとの組合せによる擬似
同期パターンを生じることを回避することができ、高品
質の伝送を行うことができるディジタル伝送方式におけ
る制御信号の送信方法を提供することにるる。
この工うな目的全達成するため、本発明のディジタル伝
送方式における制御信号の送信方法は、親局および子局
間の伝送路としてｌフレームごとに交互に繰り返される
同期情報タイムスロットと制御情報、タイムスロットで
マルチフレーム金構成し、その制御情報タイムスロット
にて障害情報および子局の識別信号等の制御信号を上記
制御情報タイムスロットの所定回数ｎ回（ｎ ａ整数）
に１回の割合で送信し、他のｎ−１回は予め設定された
固定信号を送信するようにしたものでるる。
送方式における制御信号の送信方法は、親局および子局
間の伝送路としてｌフレームごとに交互に繰り返される
同期情報タイムスロットと制御情報、タイムスロットで
マルチフレーム金構成し、その制御情報タイムスロット
にて障害情報および子局の識別信号等の制御信号を上記
制御情報タイムスロットの所定回数ｎ回（ｎ ａ整数）
に１回の割合で送信し、他のｎ−１回は予め設定された
固定信号を送信するようにしたものでるる。
親局および子局間の伝送路として１フレームごとに交互
に繰り返される同期情報タイムスロットと制御情報タイ
ムスロットでマルチフレームを構成し、その制御情報タ
イムスロットにて障害情報および子局の識別信号などの
制御信号を上記制御情報タイムスロットの所定回数ｎ回
に１回の割合で送信し、他のｎ−１回は予め設定された
固定信号全送信する。
に繰り返される同期情報タイムスロットと制御情報タイ
ムスロットでマルチフレームを構成し、その制御情報タ
イムスロットにて障害情報および子局の識別信号などの
制御信号を上記制御情報タイムスロットの所定回数ｎ回
に１回の割合で送信し、他のｎ−１回は予め設定された
固定信号全送信する。
し実施例〕
以下、図面に基づき本発明の実施例上詳細に説明する。
第１図は本発明の実施例における制御信号と同期信号の
フレーム構成を示すタイミング図でめる。
フレーム構成を示すタイミング図でめる。
本発明の理解全容易にするため、まず、これについて説
明する。
明する。
この第１図においてＦＬＭはフレーム全示し、ＣＮＣＴ
Ｓ はチャンネル情報タイムスロット、ＣＣＴＳは信号
情報タイムスロット、５ＹＣＴＳは同期情報タイムスロ
ツ）、ＣＣＴＳは制御情報タイムスロット（制御信号）
ＣＣＴＳ を示す。そして、これら各同期情報タイムス
ロット５ＹＣＴＳ と制御情報タイムスロット（制御信
号）ＣＣＴＳは対となり、それぞれマルチフレームＭＦ
ｌ、ＭＦ！ ”・・ＭＦｍ ｔ−構成している。
Ｓ はチャンネル情報タイムスロット、ＣＣＴＳは信号
情報タイムスロット、５ＹＣＴＳは同期情報タイムスロ
ツ）、ＣＣＴＳは制御情報タイムスロット（制御信号）
ＣＣＴＳ を示す。そして、これら各同期情報タイムス
ロット５ＹＣＴＳ と制御情報タイムスロット（制御信
号）ＣＣＴＳは対となり、それぞれマルチフレームＭＦ
ｌ、ＭＦ！ ”・・ＭＦｍ ｔ−構成している。
まず、制御信号は、制御情報タイムスロットＣＣＴＳの
ｎ回に１回の割合で送出され、他のｎ−１回は１１１１
１１１１ の固定パターンとしている。これにより、
仮にマルチフレームＭＦｉ：’の制御信号（制御情報タ
イムスロットＣＣＴＳ） とタイムスロット１または
チャンネル情報タイムスロットＣＮＣＴＳのタイムスロ
ット３１０チヤンネルデータのパターンにより擬似同期
が生じたとしても次のマルチフレームの制御情報タイム
スロットＣＣＴＳ ？パターンが１１１１１１１１のた
め擬似同期パターンを構成できず、再度、同期引込み動
作を行い正常な同期信号全検出するにい九る。そして、
同期信号挿入間隔ｎは、制御信号の処理時間などの兼ね
合いで２以上の自然数を選択すればよい。
ｎ回に１回の割合で送出され、他のｎ−１回は１１１１
１１１１ の固定パターンとしている。これにより、
仮にマルチフレームＭＦｉ：’の制御信号（制御情報タ
イムスロットＣＣＴＳ） とタイムスロット１または
チャンネル情報タイムスロットＣＮＣＴＳのタイムスロ
ット３１０チヤンネルデータのパターンにより擬似同期
が生じたとしても次のマルチフレームの制御情報タイム
スロットＣＣＴＳ ？パターンが１１１１１１１１のた
め擬似同期パターンを構成できず、再度、同期引込み動
作を行い正常な同期信号全検出するにい九る。そして、
同期信号挿入間隔ｎは、制御信号の処理時間などの兼ね
合いで２以上の自然数を選択すればよい。
なお、この第１図において、ｍ冨（１＋ｍ）、（１”２
ｎ）＊ （１＋３ｎ）＠＠＠ ｎ≧２（ｎは自然数）で
める。
ｎ）＊ （１＋３ｎ）＠＠＠ ｎ≧２（ｎは自然数）で
める。
第２図は本発明の実施例における制御信号送受信回路の
一例を示すブロック図である。
一例を示すブロック図である。
この第２図において、１１はディジタル信号が印加され
る入力端子、１２は出力信号が得られる出力端子である
。
る入力端子、１２は出力信号が得られる出力端子である
。
１３は入力端子１１からのディジタル信号から同期信号
を検出する同期検出回路、１４はこの同期検出回路１３
からの検出パルスと入力端子１１からのディジタル信号
を入力とし制御情報全検出する制御情報検出回路、１５
はこの制御情報検出回路１４からの制御情報を入力とし
制御信号の位置を検出する制御・固定信号識別回路、１
６は制御・固定信号識別回路１５からの位置パルスにて
リセットされるカウンタ、１７はこのカウンタ１６の出
力と上記制御情報検出回路１４からの制御情報を入力と
しカウンタ１６からのｎマルチ７レーム間隔のパルスに
よって上記制御信号のみをｎマルチフレームの間保持す
る保持回路、１８はこの保持回路１７からの制御信号に
よって制御される制御回路、１９はパルスおよびディジ
タル信号を発生するフレームマーカー、２０はこのフレ
ームマーカー１９からのパルスによってリセットされる
カウンタ、２１はフレームマーカー１９で作られた同期
信号金倉むディジタル信号とカウンタ２０からのｎマル
チフレーム間隔のパルスおよび上記制御回路１８〃）ら
の制御信号？入力としこれらを組合せて出力端子１２に
送出する挿入回路でるる。
を検出する同期検出回路、１４はこの同期検出回路１３
からの検出パルスと入力端子１１からのディジタル信号
を入力とし制御情報全検出する制御情報検出回路、１５
はこの制御情報検出回路１４からの制御情報を入力とし
制御信号の位置を検出する制御・固定信号識別回路、１
６は制御・固定信号識別回路１５からの位置パルスにて
リセットされるカウンタ、１７はこのカウンタ１６の出
力と上記制御情報検出回路１４からの制御情報を入力と
しカウンタ１６からのｎマルチ７レーム間隔のパルスに
よって上記制御信号のみをｎマルチフレームの間保持す
る保持回路、１８はこの保持回路１７からの制御信号に
よって制御される制御回路、１９はパルスおよびディジ
タル信号を発生するフレームマーカー、２０はこのフレ
ームマーカー１９からのパルスによってリセットされる
カウンタ、２１はフレームマーカー１９で作られた同期
信号金倉むディジタル信号とカウンタ２０からのｎマル
チフレーム間隔のパルスおよび上記制御回路１８〃）ら
の制御信号？入力としこれらを組合せて出力端子１２に
送出する挿入回路でるる。
つぎにこの第２図に示す実施例における制御信号送受４
ｇ回路の動作全説明する。
ｇ回路の動作全説明する。
まず、入力端子１１に与えられる同期信号および制御信
号を含むディジタル信号は、同期検出回路１３にて同期
信号が検出されると共に制御情報検出回路１４にて上記
同期検出回路１３からの検出パルスａＫよって制御情報
すが検出される。
号を含むディジタル信号は、同期検出回路１３にて同期
信号が検出されると共に制御情報検出回路１４にて上記
同期検出回路１３からの検出パルスａＫよって制御情報
すが検出される。
つぎに、この検出された制御情報すは制御・固定信号識
別回路１５にて制御信号の位置が検出され、この位置パ
ルスＣにてｎマルチ７レーム周期で動作するカウンタ１
６をリセットする。そして上記制御情報検出回路１４で
検出された制御情報ｅは、保持回路１１Ｃて、カウンタ
１６からのｎマルチフレーム間隔のパルスｄによって制
御信号ｆだけがｎマルチフレームの間保持され、制御回
路１８へ供給される。この制御回路１８で処理された制
御信号ｇはフレームマーカー１９からのパルスｈによっ
て、リセットされたｎマルチ７レーム周期で動作するカ
ウンタ２０のパルス１により挿入回路２１にてフレーム
マーカー１９で作られた同期信号金倉むディジタル信号
ｊと組合され、出力端子１２に出力される。
別回路１５にて制御信号の位置が検出され、この位置パ
ルスＣにてｎマルチ７レーム周期で動作するカウンタ１
６をリセットする。そして上記制御情報検出回路１４で
検出された制御情報ｅは、保持回路１１Ｃて、カウンタ
１６からのｎマルチフレーム間隔のパルスｄによって制
御信号ｆだけがｎマルチフレームの間保持され、制御回
路１８へ供給される。この制御回路１８で処理された制
御信号ｇはフレームマーカー１９からのパルスｈによっ
て、リセットされたｎマルチ７レーム周期で動作するカ
ウンタ２０のパルス１により挿入回路２１にてフレーム
マーカー１９で作られた同期信号金倉むディジタル信号
ｊと組合され、出力端子１２に出力される。
以上説明しｆｃように、本発明によれば、障害情報およ
び子局の識別信号などの制御信号上制御情報タイムスロ
ットの所定回数ｎ回に１回の割合で送信し、他のｎ−１
回ぺ予め設定された固定信号を送信するようにし友もの
でろる１−ら、同期情報タイムスロットとマルチフレー
ムを組んで伝送される制御情報タイムスロットのパター
ンがこの制御情報タイムスロットの前後のタイムスロッ
トのパターンとの組合せによる擬似同期パターンを生し
ることが避けられ、高品質の伝送を行う仁とができるの
で、実用上の効果は極めて大でるる。
び子局の識別信号などの制御信号上制御情報タイムスロ
ットの所定回数ｎ回に１回の割合で送信し、他のｎ−１
回ぺ予め設定された固定信号を送信するようにし友もの
でろる１−ら、同期情報タイムスロットとマルチフレー
ムを組んで伝送される制御情報タイムスロットのパター
ンがこの制御情報タイムスロットの前後のタイムスロッ
トのパターンとの組合せによる擬似同期パターンを生し
ることが避けられ、高品質の伝送を行う仁とができるの
で、実用上の効果は極めて大でるる。
【図面の簡単な説明】
第１図は本発明の実施例におけるフレーム構成を示すタ
イミング図、第２図は本発明の実施例における制御信号
送受信回路の一例を示すブロック図、第３図は本発明が
対象としているシステムの一例金示す説明図、第４図は
従来の同期情報タイムスロットと制御情報タイムスロッ
トのフレーム構成の一例を示すタイミング図、第５図は
従来のフレーム構成で生じる擬似同期の一例を示すタイ
ミング図でるる。 １・・−・・親局ディジタル多重化装置、２−１〜２−
５ ・拳・・子局ディジタル多重化装置、ＤＴＬａ、Ｄ
ＴＬｂ ・・・・テイジタル伝送路、１３・・・・同
期検出回路、１４・・・・制御情報検出回路、１５・争
・・制御・固定信号識別回路、１６・・１１Φカウンタ
、１７・φ・・保持回路、１８・・・・制御回路、１９
・・・・フレームマーカー、２０・ｅ・・カウンタ、２
１・・句・挿入回路。 特許出願人 日本電気株式会社 宮城日本電気株式会社
イミング図、第２図は本発明の実施例における制御信号
送受信回路の一例を示すブロック図、第３図は本発明が
対象としているシステムの一例金示す説明図、第４図は
従来の同期情報タイムスロットと制御情報タイムスロッ
トのフレーム構成の一例を示すタイミング図、第５図は
従来のフレーム構成で生じる擬似同期の一例を示すタイ
ミング図でるる。 １・・−・・親局ディジタル多重化装置、２−１〜２−
５ ・拳・・子局ディジタル多重化装置、ＤＴＬａ、Ｄ
ＴＬｂ ・・・・テイジタル伝送路、１３・・・・同
期検出回路、１４・・・・制御情報検出回路、１５・争
・・制御・固定信号識別回路、１６・・１１Φカウンタ
、１７・φ・・保持回路、１８・・・・制御回路、１９
・・・・フレームマーカー、２０・ｅ・・カウンタ、２
１・・句・挿入回路。 特許出願人 日本電気株式会社 宮城日本電気株式会社
Claims (1)
- 親局ディジタル多重化装置および子局ディジタル多重化
装置間の伝送路として１フレームごとに交互に繰り返さ
れる同期情報タイムスロットと制御情報タイムスロット
でマルチフレームを構成し、その制御情報タイムスロッ
トにて障害情報および前記子局ディジタル多重化装置の
識別信号等の制御信号を送信する手段を具備するディジ
タル伝送方式において、前記制御信号を前記制御情報タ
イムスロットの所定回数ｎ回（ｎ：整数）に１回の割合
で送信し、他のｎ−１回は予め設定された固定信号を送
信するようにしたことを特徴とするディジタル伝送方式
における制御信号の送信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115435A JPS61274538A (ja) | 1985-05-30 | 1985-05-30 | デイジタル伝送方式における制御信号の送信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115435A JPS61274538A (ja) | 1985-05-30 | 1985-05-30 | デイジタル伝送方式における制御信号の送信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274538A true JPS61274538A (ja) | 1986-12-04 |
| JPH0588580B2 JPH0588580B2 (ja) | 1993-12-22 |
Family
ID=14662490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115435A Granted JPS61274538A (ja) | 1985-05-30 | 1985-05-30 | デイジタル伝送方式における制御信号の送信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61274538A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
| JPS57157660A (en) * | 1981-03-24 | 1982-09-29 | Nec Corp | Signal transmission system |
| JPS57168542A (en) * | 1982-03-11 | 1982-10-16 | Nec Corp | Synchronizing method of digital communication system |
| JPS60133A (ja) * | 1983-06-15 | 1985-01-05 | Fujitsu Ltd | デイジタル伝送方式 |
-
1985
- 1985-05-30 JP JP60115435A patent/JPS61274538A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
| JPS57157660A (en) * | 1981-03-24 | 1982-09-29 | Nec Corp | Signal transmission system |
| JPS57168542A (en) * | 1982-03-11 | 1982-10-16 | Nec Corp | Synchronizing method of digital communication system |
| JPS60133A (ja) * | 1983-06-15 | 1985-01-05 | Fujitsu Ltd | デイジタル伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588580B2 (ja) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251210A (en) | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel | |
| US4383322A (en) | Combined use of PN sequence for data scrambling and frame synchronization in digital communication systems | |
| US4004100A (en) | Group frame synchronization system | |
| US3995120A (en) | Digital time-division multiplexing system | |
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| CA1218773A (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| GB1047639A (en) | Improvements in or relating to time division transmission systems | |
| CA2083635C (en) | Digital signal hardware protection switching | |
| JP3029343B2 (ja) | 移動通信における基地局間ｔｄｍａフレーム同期方式 | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| JPS61274538A (ja) | デイジタル伝送方式における制御信号の送信方法 | |
| EP1340330B1 (en) | An arrangement and method for transmitting data over a tdm bus | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| JP3030783B2 (ja) | 受信データ同期回路 | |
| JPS6118235A (ja) | デイジタル通信システムにおける同期方式 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPH0425743B2 (ja) | ||
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| JP3411197B2 (ja) | 回線終端装置 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| SU1420670A1 (ru) | Система дл асинхронного сопр жени импульсных потоков | |
| JPH0267835A (ja) | ディジタル無線方式の擬似フレーム信号送出方式 | |
| JPS63214037A (ja) | Ｐｃｍ伝送のフレ−ム同期方式 | |
| JPH058891B2 (ja) | ||
| JPH098795A (ja) | フレーム同期方法及び通信装置 |