KR100270416B1 - 금속 선택성 중합체 제거 방법 - Google Patents

금속 선택성 중합체 제거 방법 Download PDF

Info

Publication number
KR100270416B1
KR100270416B1 KR1019930017595A KR930017595A KR100270416B1 KR 100270416 B1 KR100270416 B1 KR 100270416B1 KR 1019930017595 A KR1019930017595 A KR 1019930017595A KR 930017595 A KR930017595 A KR 930017595A KR 100270416 B1 KR100270416 B1 KR 100270416B1
Authority
KR
South Korea
Prior art keywords
wafer
metal
chamber
byproducts
water
Prior art date
Application number
KR1019930017595A
Other languages
English (en)
Other versions
KR940008000A (ko
Inventor
제이. 시버슨 다니엘
케이. 보하논 브린네
Original Assignee
벤노 지. 샌드
에프 에스 아이 인터내셔날 인코포레이티드
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 벤노 지. 샌드, 에프 에스 아이 인터내셔날 인코포레이티드, 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 벤노 지. 샌드
Publication of KR940008000A publication Critical patent/KR940008000A/ko
Application granted granted Critical
Publication of KR100270416B1 publication Critical patent/KR100270416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

초 대규모 집적 회로(ULSI) 제조에 적함하게 사용하기 위해 금속의 리프트-오프를 방지하는 금속 선택성 중합체 제거 공정이 기술되었다.
반도체 웨이퍼로부터 부산물을 제거하는 방법은 비-수용성 부산물을 포함하는 상기 웨이퍼를 내장하는 챔버 내로 HF를 유입시키는 단계, 상기 챔버 내로 N2HX를 유입시키는 단계, 및 상기 단계들을 수행한 후 상기 웨이퍼로 부터 가용성 부산물을 제거하는 단계를 포함한다. 본 발명의 방법은 변형 가능한 미러 소자(DMD)에 응용된다.

Description

금속 선택성 중합체 제거 방법
제1도 내지 제6도는 확산 향상 실릴화 레지스트 방법에 따라 제조를 행한 반도체 웨이퍼의 단면도.
제7도는 부분적으로 형성된 DMD 소자의 단면도.
제8도는 본 발명의 방법에 따라 완성된 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 웨이퍼 2 : 레지스트
9 : 벌크 반도체층 10 : CMOS 어드레싱 회로
12 : 포토레지스트층 14 : 금속층
16 : 힌지 18 : 미러
20 : 금속 포스트 21 : 측벽 중합체
본 발명은 금속 리프트-오프(lift off)없이 측벽 중합체를 제거하는 방법에 관한 것이다.
16 메가비트(MB) 다이나믹 랜덤 억세스 메모리(DRAM)에 현재 채용되는 초대규모 집적회로(ULSI)와 함께 반도체 기판상에 제조되는 소자의 밀도는 해마다 꾸준히 증가되고 있다. 이러한 경향에 맞추어 구조물의 크기 (현재, 0.5미크론 이하)가 감소되고 공정 기술에 대한 요구도 증가되었다. 이러한 작은 구조물을 패터닝하기 위해, 종래의 리소그래픽 방법이 확산 향상 실릴화 레지스트(diffusion enhanced silylated resist; DESIRETM) 공정에 기초한 새로운 방법으로 대체된다. 1개의 라인 및 깊은 자외선 노출을 사용하여 다양한 레지스트 내에 0.5 미크론 이하의 구조물을 발생시키는 확산 향상 실릴화 공정의 성공을 알려주는 다수의 논문들이 밝은 미래를 가져오게 되었다. 이미지 전송 단계까지의 해상도 및 처리 속도는 종래의 포지티브 레지스트의 그것에 비해 우수하고 형태학적 측면에서도 훨씬 우수하다. 종래의 방법과 비교해 볼 때, 제조 중인 장치의 수직 벽상의 측벽 중합체(SWP)와 같은 많은 양의 에칭 부산물로 인해, 확산 향상 실릴화 레지스트 공정에 의해 레지스트를 제거하는 것이 다소 어렵다. 일반적으로 중합체라고 하는 부산물들은 금속 및 SiO2분자로 이루어져 있다. 예를 들어, 이 분자는 포토레지스트로부터의 탄소, 금속층 및 SiO2로부터의 금속을 포함할 수 있다. 또한, 데이타는 측벽 중합체가 알루미늄 실리케이트 및 극소량의 불화탄소로 이루어졌다는 것을 나타낸다. 불화탄소는 불연소성이므로 금속 에칭의 O2인-시투 애쉬 시퀀스(O2in-situ ash sequence) 중에 제거되지 않는다. 그러므로, 애싱(ashing)은 포토리지스트로부터의 부산물 분자 내의 높은 탄소 함량으로 인해 비효율적이라는 것이 입증되었다. 레지스트의 제거가 어렵다는 것은 0.5 미크론 이하의 구조물을 생싱하는데 심각한 방해물이라는 것이 입증되었다. 종래에는, 용매/초음파 교반이 SWP를 제거하는 데 사용되어 왔다. 예를 들어, 종래에는 제조 중인 장치를 에탄올아민 내에 침지(soaking)시킨 후 선택적으로 (초음파의 전력을 조절할 수 있는) 네이 초음파(Ney ultrasonic)를 사용하는 초음파 교반을 수행하는 방법이 사용되었다. 그러나, 이 기술들은 알루미늄 등의 금속이 소형 구조물을 리프트 오프(lift-off)시키기 때문에 사용될 수 없다는 것이 입증되었다. 또한, 이 기술들은 소자 측벽 및 소자 표면 상에 상당량의 잔류물을 남겨놓는 경향이 있다. 이제까지, 확산 향상 실릴화 레지스트 공정으로부터 발생되는 측벽 중합체를 제거하는 문제점을 해결할 수 있는 효과적인 수단이 없었다.
금속을 리프트-오프시키지 않고 측벽 중합체를 제거하는 방범이 개시된다.
제조 공정의 후반에, DRAM과 같은 특정한 소자들은 원하는 회로 기능을 달성하기 위해 전기적으로 상호접속되어야만 한다. 이 상호접속의 중요한 특징은 통상적으로 금속(M2)으로 공지된 소자 제조의 제2 상호접속 레벨 및 최종 레벨에 관련한다. 제1도의 단면도에 도시한 바와 같은 M2 체계는 통상적으로 SiO2기판에 이어 1%의 실리콘 및 0.5%의 구리를 포함하는 알루미늄 합금 하부에 배치된 텅스텐(W) 아래의 한 층의 티타늄 텅스텐(TiW)를 일반적으로 포함하는 금속(2)를 포함한다. 확산 향상 실릴화 레지스트 공정에 따라 제조 중인 반도체 웨이퍼(1)의 단면도를 도시한 제1도 내지 제6도를 참조하면, 이 공정은 다음과 같다. 노볼락계 레지스트(novolac-based resist)(2)와 같은 포지티브 레지스트는 통상적으로 스핀 도포되고, 마스크(4)를 통한 후속 노출 후, 레지스트(2)는 현상 전에 헥사메틸디실라진 증기(hexamethyldisilazine vapor)(HMDS)로 처리된다. 실릴화 반응은 노출된 레지스트의 표면을 변형시켜 O2플라즈마에 의한 건식 에칭에 덜 민감한 영역(6)을 발생시킨다. 이것은 레지스트의 통상적인 현상 동작을 반전시켜 네가티브 이미지를 제공한다. 노출되지 않은 (여기서는 유도되지 않은) 레지스트를 건식 에칭하는 주요 장점은 건식 에칭이 바람직하지 못한 팽창 및 습식 에칭 현상에 종종 수반되는 해상도의 공존 손실을 방지한다는 것이다. 제3도에 도시한 바와 같이, 산소 플라즈마 에칭은 노출되지 않은 레지스트를 에칭하여 제거한다. 이 패턴을 금속 내로 전송하기 위해, 웨이퍼는 비등방성 반응성 이온 에칭(Reactive Ion Etching, RIE)에 의해 건식 에칭된다. 사용되는 화학 물질은 알루미늄 합금을 에칭하기 위한 Cl2/BCl3이고 이어서, W 및 TiW를 에칭하기 위해 SF6/Ar이 사용된다. 필수적으로 수직 측벽을 갖는 미세 라인 지형은 제4도에 도시한 바와 같이 이상적으로 획득된다. 에칭의 최종 단계는 신뢰할 수 있는 염소-함유 화합물을 산화시킴으로써 부식을 감소시키고 벌크 레지스트 마스크로서 기능하는 영역(6)을 제거하는 인-시투 에싱(in-situ ashing)이다. 이 에칭은 SiO2기판에 대한 20:1의 선택성 보다 크다. 공정 중에 표면 하부를 반응성 가스에 의한 에칭으로부터 보호하는 비휘발성 중합체(SWP)가 에칭되는 표면 상에 증착되기 때문에, 이러한 에칭은 비등방성이다. 잔류하는 레지스트 및 SWP의 제거는 이 레벨의 공정 과정 내의 최종 단계이다. 본 발명의 방법은 처리될 웨이퍼를 갖는 챔버 내로 유입되는 수용성 에칭 부산물을 형성하도록 반응하는 물을 함유하지 않는 HF 및 N2HX(여기서, x는 실수이다) (N2HX는 질소를 물위로 통과시킴으로써 획득될 수 있다)를 포함하는 기상 공정(vapor phase process)이다. 이 부산물이 수용성 특성을 획득한 후, 물이 부산물을 린스하기 위해 웨이퍼에 가해진다. 수성 HF가 물을 함유하지 않는 HF로 대체될 수 있음- 즉, 수성 HF로부터 HF증기를 제조하여 이것을 상술한 N2HX와 반응시킬 수 있음을 인지하여야 한다. 기상 처리는 수용액 또는 액상 처리와 같이 금속을 부식시키지 않는 장점 또는 다른 형태의 처리를 제공한다. 실험 데이타는 본 발명에 따른 처리 후, 금속상의 시트 저항이 변하지 않아서 처리 중의 반응이 금속을 손상시키지 않는다는 것을 나타낸다. 또한, 실리콘 이산화물에 대한 처리로부터 발생하는 손상은 증기 조절을 통해 제어될 수 있다. 본 발명의 방법은 웨이퍼 기상 세착기를 사용하여 달성될 수 있다. 웨이퍼 기상 세척기는 웨이퍼로부터 산화물을 제거하는 기계이다. 웨이퍼 기상 세척기는 어드벤티지(Advantage), 이퀴녹스(Equinox) 및 엑스캘리버(Excaliber) 기계 및 DNS의 증기 HF 기구, VPC-811-A를 포함한다. 이제까지는, 상술한 형태의 부산물을 제거하기 위해 웨이퍼 기상 세척기가 전혀 사용되지 않았다. 본 발명의 공정에 의한 비용 절감은 웨이퍼 당 약 1.50 달러의 비용이 드는 현재의 용매 처리 방법에 비해 웨이퍼 당 약 0.03 센트로 예견된다. 부수적으로, 흔히 희석될 수 없는 용매에 비해 실제로 폐기물 처리를 하지 않는다는 것이 본 발명의 안정성에 관련된 장점이다.
본 발명의 양호한 실시예를 설명하는 예시적인 공정 과정은 아래와 같이 주어진다.
액스캘리버와 같은 웨이퍼 기상 세척기에 있어서, 확산 향상 실릴화 레지스트 공정으로 처리된 레이퍼는 밀봉된 에칭 챔버 내에서 에칭된 다음, 챔버를 수직으로 이동시킴으로써 린스 위치로 수송되어, 웨이퍼 기상 세척기의 린스 캐비티를 수직으로 노출시킨다. 애칭 및 린스 위치에 대한 2 가지 별개의 처리는 아래와 같다.
[에칭위치]
단계 0 웨이퍼를 챔버 내에 삽입한 후, 챔버는 30 리터/분(lpm)에서 질소로 5초동안 세척된다.
단계 1 이 처리 질소 흐름 속도는 12 lpm에서 5초 동안 안정된다. 챔버 압력은 66.04 cm(26 인치)의 수주(inches of water column; IWC)로 제어된다.
단계 2 물이 함유된 질소는 2 lpm의 흐름 속도에서 10초동안 부가된다. 이것은 물의 얇은 층이 웨이퍼의 표면 상에 응축되게 한다.
단계 3 무수 HF가 180cc/분의 흐름 속도에서 다른 가스에 부가된다. 질소 흐름 속도는 캐리어 가스 및 수증기에 대해 각각 16 lpm 및 10 lpm으로 변화된다. 총 에칭 시간은 5초이다. 이 단계 동안 산화물이 표면 상에서 제거되어 비휘발성 물질을 남긴다.
단계 4 15초 동안 챔버는 반응의 발생을 중지시키고 챔버의 반응액을 세척하기 위해 고속 질소(22 lpm) 및 수증기(10 lpm)로 세척된다.
단계 5, 6 에칭 위치에서 린스 위치로의 전이 단계.
[린스 위치]
단계 0 1초 동안 이 위치를 안정시킨다.
단계 1 웨이퍼는 100 rpm의 스핀 속도에서 17초의 순수 린스(de-ionized water rinse)을 수용한다. 가수성 불화금속은 이 단계에서 제거된다.
단계 2 워터 린스를 줄지하고 건조 스핀 속도(dry spin speed)에 도달하기 전에 웨이퍼 상의 물이 제거되게 한다. 처리 시간은 약 1분이다.
단계 3 웨이퍼를 건조하기 위해 3000 rpm에 도달하게 하고, 질소 가스 흐름을 30 lpm으로 증가시킨다. 이 웨이퍼는 15초 동안 건조된다.
엑스캘리버 시스템을 사용하는 처리 프로그램의 한 실시예가 아래에 주어진다. 이 에칭 및 린스 방법은 단지 예시적인 것이고, 보다 적절한 방법이 동일한 방법을 사용할 수 없다는 것을 인지하여야 한다.
[액스캘리버 공정]
상술한 공정이 사용될 수 있는 응용 분야는 변형가능한 미러 소자(DMD) 분야이다. 제6도는 DMD가 형성된 적층 구조물(8)의 단면도를 도시한 것이다. 이 적층 구조물은 벌크 반도체 층(9), CMOS 어드레싱 회로(10), 포토레지스트 층(12) 및 금속 층(14)를 포함한다. 부분적으로 형성된 DMD 소자의 단면도를 도시한 제7도를 참조하면, 널리 공지된 DMD 형성 기술에 따라 제6도에 도시한 금속층(14)을 에칭하여 미러(18)에 접속된 힌지(16)를 형성한다. 힌지(16)은 CMOS어드레싱 회로(10)(가상선으로 도시됨)의 레벨로 하향 연장하는 비아(vias)를 통해 형성된 금속 포스트(20)에 접속된다. 참조번호(21)은 DMD 소자의 제조 중에 발생하는 측벽 중합체를 나타낸다. 다소 큰 측벽 중합체(21)은 포토레지스트 층(12)의 에칭 후에 존재할 수 있다. 측벽 중합체는 미러(18)의 (페이지의 내·외부로의) 회전에 간섭하여, 층(12)이 제거된 후 CMOS 어드레싱 회로(10)와 접촉할 수 있다는 점에서 DMD 기능에 대한 부분적으로 곤란한 문제점을 나타낸다. 본 발명의 방법에 따른 완성된 소자의 단면도를 도시한 제8도를 참조하면, 제7도의 층(12)가 제거된 후, 본 발명의 측벽 중합체 제거 방법을 측벽 중합체(21)를 제거하는 데 사용함으로써, DMD 소자의 제품 수율을 크게 향상시킨다.
본 발명이 양호한 실시예 및 다른 상술한 변형예를 참조하여 상세히 설명되었을지라도, 이 설명은 단지 예시적인 것이며, 제한의 의미로 해석되지 않는다는 것을 인지해야 한다. 본 발명이 DESIRETM방법이라 칭한 몇몇 특징을 상세히 설명하였을지라도, 본 발명의 실시예의 변경예 및 본 발명의 부수적인 실시예가 본 발명 을 참조한 본 분야의 숙련된 기술자에 의해 제조될 수 있다는 것을 또한 인지하여야 한다. 이러한 변경예 및 부수적인 실시예는 이하 청구된 발명의 배경 및 진정한 범위내에 있는 것으로 해석된다.

Claims (7)

  1. 반도체 웨이퍼로부터 부산물을 제거하는 방법에 있어서, 비-수용성 부산물(non-water soluble byproduct)을 포함하는 상기 웨이퍼가 있는 챔버 내로 HF를 유입시키는 단계, 상기 챔버 내로 N2HX(여기서, x는 실수)를 유입시키는 단계, 및 상기 단계들을 수행한 후 상기 웨이퍼로부터 가용성 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 HF는 물을 함유하지 않는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 N2HX는 질소를 물위로 통과시킴으로써 제조되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 HF는 HF 수용액에서 발생된 HF 증기인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 방법이 웨이퍼 기상 세척기(vapor phase cleaner) 내에서 수행되는 것을 특징으로 하는 방법.
  6. 변형 가능한 미러 소자의 포스트(post)로부터 측벽 중합체를 제거하는 방법 에 있어서, 비-수용성 부산물을 포함하는 상기 소자가 들어있는 챔버 내로 HF를 유입시키는 단계, 상기 챔버 내로 N2HX(여기서, x는 실수)를 유입시키는 단계, 및 상기 단계들을 수행한 후 상기 소자로부터 가용성 부산물을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 방법이 기상 세척기 내에서 수행되는 것을 특징으로 하는 방법.
KR1019930017595A 1992-09-03 1993-09-03 금속 선택성 중합체 제거 방법 KR100270416B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/940,101 US5348619A (en) 1992-09-03 1992-09-03 Metal selective polymer removal
US7/940,101 1992-09-03
US07/940,101 1992-09-03

Publications (2)

Publication Number Publication Date
KR940008000A KR940008000A (ko) 1994-04-28
KR100270416B1 true KR100270416B1 (ko) 2000-12-01

Family

ID=25474228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017595A KR100270416B1 (ko) 1992-09-03 1993-09-03 금속 선택성 중합체 제거 방법

Country Status (6)

Country Link
US (2) US5348619A (ko)
EP (1) EP0585936B1 (ko)
JP (1) JPH077002A (ko)
KR (1) KR100270416B1 (ko)
DE (1) DE69334049T2 (ko)
TW (1) TW241387B (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219015B1 (en) 1992-04-28 2001-04-17 The Board Of Directors Of The Leland Stanford, Junior University Method and apparatus for using an array of grating light valves to produce multicolor optical images
US5814156A (en) * 1993-09-08 1998-09-29 Uvtech Systems Inc. Photoreactive surface cleaning
AU7682594A (en) * 1993-09-08 1995-03-27 Uvtech Systems, Inc. Surface processing
JP2839040B2 (ja) * 1994-02-03 1998-12-16 アプライド マテリアルズ インコーポレイテッド 半導体基板のパッシベーション
US5703728A (en) * 1994-11-02 1997-12-30 Texas Instruments Incorporated Support post architecture for micromechanical devices
US5650881A (en) * 1994-11-02 1997-07-22 Texas Instruments Incorporated Support post architecture for micromechanical devices
US5967156A (en) * 1994-11-07 1999-10-19 Krytek Corporation Processing a surface
US5931721A (en) * 1994-11-07 1999-08-03 Sumitomo Heavy Industries, Ltd. Aerosol surface processing
US5841579A (en) 1995-06-07 1998-11-24 Silicon Light Machines Flat diffraction grating light valve
US5693147A (en) * 1995-11-03 1997-12-02 Motorola, Inc. Method for cleaning a process chamber
US5755891A (en) * 1997-01-24 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Method for post-etching of metal patterns
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US5780363A (en) * 1997-04-04 1998-07-14 International Business Machines Coporation Etching composition and use thereof
US5858879A (en) * 1997-06-06 1999-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching metal lines with enhanced profile control
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US6008140A (en) 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
US6107166A (en) * 1997-08-29 2000-08-22 Fsi International, Inc. Vapor phase cleaning of alkali and alkaline earth metals
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US5980770A (en) * 1998-04-16 1999-11-09 Siemens Aktiengesellschaft Removal of post-RIE polymer on Al/Cu metal line
US6849153B2 (en) * 1998-04-16 2005-02-01 Siemens Aktiengesellschaft Removal of post-rie polymer on A1/CU metal line
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
TW384508B (en) * 1998-06-09 2000-03-11 Winbond Electronics Corp Cleaning method for polymers
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6174817B1 (en) * 1998-08-26 2001-01-16 Texas Instruments Incorporated Two step oxide removal for memory cells
JP3330554B2 (ja) * 1999-01-27 2002-09-30 松下電器産業株式会社 エッチング方法
US6740247B1 (en) 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
US6399509B1 (en) 2000-09-18 2002-06-04 Promos Technologies, Inc. Defects reduction for a metal etcher
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US7066284B2 (en) 2001-11-14 2006-06-27 Halliburton Energy Services, Inc. Method and apparatus for a monodiameter wellbore, monodiameter casing, monobore, and/or monowell
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6930051B1 (en) * 2002-06-06 2005-08-16 Sandia Corporation Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
KR100562302B1 (ko) * 2003-12-27 2006-03-22 동부아남반도체 주식회사 멀티 화학액 처리 단계를 이용한 랜덤 폴리머 제거 방법
CN103839770B (zh) * 2012-11-21 2016-08-17 上海华虹宏力半导体制造有限公司 一种同时在深沟槽底部和顶部形成图形的工艺方法
CN113327842A (zh) * 2020-02-28 2021-08-31 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59166675A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd エツチング装置
US4566935A (en) * 1984-07-31 1986-01-28 Texas Instruments Incorporated Spatial light modulator and method
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
DE3650127T2 (de) * 1985-08-28 1995-05-24 Fsi Int Inc Verfahren und vorrichtung zum entfernen von schichten von substraten.
FR2590405B1 (fr) * 1985-11-21 1988-02-05 Pons Michel Procede de gravure de materiaux organiques par plasma
US4711017A (en) * 1986-03-03 1987-12-08 Trw Inc. Formation of buried diffusion devices
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
EP0369053B1 (de) * 1988-11-17 1994-03-02 International Business Machines Corporation Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
EP0376252B1 (en) * 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
US5041362A (en) * 1989-07-06 1991-08-20 Texas Instruments Incorporated Dry developable resist etch chemistry
EP0413040B1 (en) * 1989-08-16 1992-12-16 International Business Machines Corporation Method of producing ultrafine silicon tips for the afm/stm profilometry
ATE168820T1 (de) * 1990-05-15 1998-08-15 Semitool Inc Vorrichtung zur herstellung von halbleiterschichten mit dynamischer dampfbehandlung und teilchenverflüchtigung
JPH0422123A (ja) * 1990-05-17 1992-01-27 Sharp Corp シリコン酸化膜のエッチング方法
US5201992A (en) * 1990-07-12 1993-04-13 Bell Communications Research, Inc. Method for making tapered microminiature silicon structures
JP2697952B2 (ja) * 1990-11-15 1998-01-19 シャープ株式会社 半導体装置の製造方法
US5089084A (en) * 1990-12-03 1992-02-18 Micron Technology, Inc. Hydrofluoric acid etcher and cascade rinser
JPH04360530A (ja) * 1991-06-07 1992-12-14 Sony Corp 多層レジスト法の中間層の除去方法

Also Published As

Publication number Publication date
TW241387B (ko) 1995-02-21
KR940008000A (ko) 1994-04-28
DE69334049D1 (de) 2006-09-07
DE69334049T2 (de) 2007-02-15
US5348619A (en) 1994-09-20
EP0585936A2 (en) 1994-03-09
USRE36006E (en) 1998-12-22
EP0585936B1 (en) 2006-07-26
EP0585936A3 (en) 1995-03-29
JPH077002A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
KR100270416B1 (ko) 금속 선택성 중합체 제거 방법
KR101611938B1 (ko) 에칭 피쳐의 cd를 제어하는 방법
JP4455670B1 (ja) 半導体基板の表面処理装置
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
EP0987745B1 (en) Metallization etching method using a hard mask layer
US20050277289A1 (en) Line edge roughness reduction for trench etch
KR101468249B1 (ko) 액티브 하드 마스크의 플라즈마 식각 동안 인-시튜 포토레지스트 스트립
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
JP5361790B2 (ja) 半導体基板の表面処理方法
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
US6077777A (en) Method for forming wires of semiconductor device
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
JPH09298188A (ja) 半導体装置の製造方法
US20100163294A1 (en) Method for forming metal line of semiconductor device
US6399509B1 (en) Defects reduction for a metal etcher
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR20080088246A (ko) 반도체 기판 세정 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP2002270538A (ja) ゲート電極の形成方法
US6548231B1 (en) Enhanced passivation scheme for post metal etch clean process
JP2003005388A (ja) 半導体素子の製造方法。
JP5043498B2 (ja) 半導体装置の製造方法
KR20020068621A (ko) 반도체 소자의 배선 형성방법
KR20010046665A (ko) 웨이퍼 세정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 14

EXPY Expiration of term