JP2002270538A - ゲート電極の形成方法 - Google Patents

ゲート電極の形成方法

Info

Publication number
JP2002270538A
JP2002270538A JP2001068392A JP2001068392A JP2002270538A JP 2002270538 A JP2002270538 A JP 2002270538A JP 2001068392 A JP2001068392 A JP 2001068392A JP 2001068392 A JP2001068392 A JP 2001068392A JP 2002270538 A JP2002270538 A JP 2002270538A
Authority
JP
Japan
Prior art keywords
film
etching
gas
forming
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001068392A
Other languages
English (en)
Inventor
Takeshi Yamashita
武志 山下
Mineo Yamaguchi
峰生 山口
Koichi Kawashima
光一 川嶋
Kenji Tateiwa
健二 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001068392A priority Critical patent/JP2002270538A/ja
Publication of JP2002270538A publication Critical patent/JP2002270538A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ドライエッチングによりゲート電極を形成し
たときに、半導体基板上に残渣が形成されないようにす
る。 【解決手段】 半導体基板１０上のシリコン酸化膜１１
の上に形成されたポリシリコン膜１２の上に、有機材料
を主成分とし且つ硫黄成分を実質的に含まない反射防止
膜１３を形成する。反射防止膜１３の上にレジストパタ
ーン１４を形成した後、反射防止膜１３に対して、レジ
ストパターン１４をマスクにドライエッチングしてパタ
ーン化された反射防止膜１３Ａを形成する。ポリシリコ
ン膜１２に対して、レジストパターン１４及びパターン
化された反射防止膜１３Ａをマスクにドライエッチング
して、ポリシリコン膜１２からなるゲート電極１２Ａを
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ゲート電極の形成
方法に関し、特に、半導体基板上のシリコン膜に対し
て、該シリコン膜の上に有機材料を主成分とする反射防
止膜を介して形成されたレジストパターンをマスクにド
ライエッチングを行なって、シリコン膜からなるゲート
電極を形成する方法に関する。
【０００２】
【従来の技術】半導体基板上のシリコン膜に対してレジ
ストパターンをマスクにドライエッチングを行なってゲ
ート電極を形成する方法においては、ゲート電極の微細
化及び高精度化の要望に応えるため、通常シリコン膜と
レジストパターンとの間には、有機材料を主成分とする
反射防止膜を介在させている。
【０００３】以下、従来のゲート電極の形成方法につい
て、図１５（ａ）〜（ｄ）を参照しながら説明する。
【０００４】まず、図１５（ａ）に示すように、シリコ
ンよりなる半導体基板１の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜２を形成した後、該
シリコン酸化膜２の上に例えばＣＶＤ法によりポリシリ
コン膜３を形成する。
【０００５】次に、図１５（ｂ）に示すように、ポリシ
リコン膜３の上に、有機材料を主成分とする反射防止膜
４を形成した後、該反射防止膜４の上にレジストパター
ン５を形成する。
【０００６】次に、半導体基板１を、ドライエッチング
装置のチャンバー内に設けられた試料台（図示は省略し
ている）の上に載置した後、チャンバー内を所定の真空
度に減圧し、その後、チャンバー内に第１のエッチング
ガスを導入して、反射防止膜４に対してレジストパター
ン５をマスクにプラズマエッチングを行なうことによ
り、図１５（ｃ）に示すように、パターン化された反射
防止膜４Ａを形成する。
【０００７】第１のエッチングガスとして、ＳＯ2 ガス
とＯ2 ガスとの混合ガス、Ｎ2 ガスとＯ2 ガスとの混合
ガス、又はＣｌ2 ガスとＯ2 ガスとの混合ガス等が用い
られるが、ＳＯ2 ガスとＯ2 ガスとの混合ガスは、寸法
変動差及び下地選択性の点で優れている。
【０００８】このプラズマエッチング工程においては、
揮発性の反応生成物はチャンバーの外部に排出される
が、不揮発性の反応生成物６はポリシリコン膜３の上に
堆積する。また、不揮発性の反応生成物はレジストパタ
ーン５及びパターン化された反射防止膜４Ａの側壁にも
堆積して側壁保護膜７となる。
【０００９】次に、チャンバー内に第２のエッチングガ
スを導入して、ポリシリコン膜３に対して、レジストパ
ターン５及びパターン化された反射防止膜４Ａをマスク
にドライエッチングを行なうことにより、図１５（ｄ）
に示すように、ポリシリコン膜３からなるゲート電極３
Ａを形成する。
【００１０】第２のエッチングガスとしては、Ｃｌ2 又
はＨＢｒ等のようにハロゲン原子を含むガスと酸素ガス
との混合ガスが用いられる。尚、この場合にも、プラズ
マエッチングにより生成された揮発性の反応生成物はチ
ャンバーの外部に排出される。
【００１１】次に、レジストパターン５及びパターン化
された反射防止膜４Ａを酸素プラズマを用いるアッシン
グにより除去した後、シリコン酸化膜２に対してウェッ
トエッチングを行なって、図１５（ｅ）に示すように、
シリコン酸化膜からなるゲート絶縁膜２Ａを形成する。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来の方法によると、図１５（ｃ）に示す工程、つまり反
射防止膜４に対するドライエッチング工程において、ポ
リシリコン膜３の上に堆積された反応生成物６は、図１
５（ｄ）に示す工程、つまりポリシリコン膜３に対する
ドライエッチング工程においても残存する。このため、
反応生成物６がポリシリコン膜３に対するドライエッチ
ング時にマスクとなり、ポリシリコン膜３からなる残渣
が発生する。
【００１３】よって、図１５（ｅ）に示す工程、つまり
シリコン酸化膜２に対してウェットエッチングを行なっ
てゲート絶縁膜２Ａを形成する工程において、半導体基
板１の上にシリコン酸化膜２又はポリシリコン膜３から
なる残渣８が形成されてしまう。
【００１４】半導体基板１の上にシリコン酸化膜２又は
ポリシリコン膜３からなる残渣８が存在すると、半導体
基板１の上にソース電極又はドレイン電極を形成したと
きに、接触不良又は接触抵抗が増大してしまうという問
題が発生する。
【００１５】前記に鑑み、本発明は、ドライエッチング
によりゲート電極を形成したときに、半導体基板上に残
渣が形成されないようにすることを目的とする。
【００１６】
【課題を解決するための手段】本件発明者らは、反射防
止膜に対するドライエッチング工程において、ポリシリ
コン膜の上に堆積される反応生成物の成分を分析したと
ころ、該反応生成物に硫黄が含まれていることを見出し
た。
【００１７】そこで、反応生成物に硫黄が含まれる理由
について種々の検討を加えた結果、反射防止膜に含まれ
ている硫黄又はエッチングガスに含まれる硫黄がシリコ
ン膜を構成するシリコンと反応して、硫黄を含む反応生
成物が生成されることを見出した。
【００１８】本発明に係る第１のゲート電極の形成方法
は、前記の知見に基づいてなされたものであり、半導体
基板上の絶縁膜の上に形成されたシリコン膜の上に有機
材料を主成分とする反射防止膜を形成する工程と、反射
防止膜の上にレジストパターンを形成した後、反射防止
膜に対して、レジストパターンをマスクにドライエッチ
ングしてパターン化された反射防止膜を形成する工程
と、シリコン膜に対して、レジストパターン及びパター
ン化された反射防止膜をマスクにドライエッチングし
て、シリコン膜からなるゲート電極を形成する工程とを
備えたゲート電極の形成方法を前提とし、反射防止膜は
実質的に硫黄を含まない。
【００１９】第１のゲート電極の形成方法によると、反
射防止膜は硫黄成分を実質的に含んでいないため、反射
防止膜に対するドライエッチング工程において、硫黄及
びシリコンを主成分とする不揮発性の反応生成物が形成
されない。このため、絶縁膜からなるゲート絶縁膜を形
成したときに、半導体基板上には絶縁膜からなる残渣は
殆ど形成されない。
【００２０】本発明に係る第２のゲート電極の形成方法
は、前記の知見に基づいてなされたものであり、半導体
基板上の絶縁膜の上に形成されたシリコン膜の上に有機
材料を主成分とする反射防止膜を形成する工程と、反射
防止膜の上にレジストパターンを形成した後、反射防止
膜に対して、レジストパターンをマスクにドライエッチ
ングしてパターン化された反射防止膜を形成する工程
と、シリコン膜に対して、レジストパターン及びパター
ン化された反射防止膜をマスクにドライエッチングし
て、シリコン膜からなるゲート電極を形成する工程とを
備えたゲート電極の形成方法を前提とし、反射防止膜を
ドライエッチングする工程は、硫黄成分を含み且つ硫黄
成分の濃度が２０％以下であるエッチングガスを用いて
行なわれる。
【００２１】第２のゲート電極の形成方法によると、反
射防止膜をプラズマエッチングするためのエッチングガ
ス中における硫黄成分の濃度が２０％以下であるため、
反射防止膜に対するドライエッチング工程において、硫
黄及びシリコンを主成分とする不揮発性の反応生成物は
殆ど形成されない。このため、絶縁膜からなるゲート絶
縁膜を形成したときに、半導体基板の上には絶縁膜から
なる残渣は殆ど形成されない。
【００２２】本発明に係る第３のゲート電極の形成方法
は、シリコン膜の上に存在する反応生成物を除去してか
ら、シリコン膜からなるゲート電極を形成するものであ
り、半導体基板上の絶縁膜の上に形成されたシリコン膜
の上に有機材料を主成分とする反射防止膜を形成する工
程と、反射防止膜の上にレジストパターンを形成した
後、反射防止膜に対して、レジストパターンをマスクに
ドライエッチングしてパターン化された反射防止膜を形
成する工程と、シリコン膜の上に存在する反応生成物を
除去する工程と、シリコン膜に対して、レジストパター
ン及びパターン化された反射防止膜をマスクにドライエ
ッチングして、シリコン膜からなるゲート電極を形成す
る工程とを備えている。
【００２３】第３のゲート電極の形成方法によると、反
射防止膜をエッチングしたときにシリコン膜の上に形成
される反応生成物を除去しておいてから、シリコン膜を
エッチングしてゲート電極を形成するため、絶縁膜から
なるゲート絶縁膜を形成したときに、半導体基板の上に
は絶縁膜からなる残渣は殆ど形成されない。
【００２４】第３のゲート電極の形成方法において、反
応生成物を除去する工程は、シリコン膜の表面を酸素プ
ラズマにより処理する工程を含むことが好ましい。
【００２５】このようにすると、シリコン膜の上に形成
される反応生成物を確実に除去することができる。
【００２６】第３のゲート電極の形成方法において、反
応生成物を除去する工程は、シリコン膜の表面を３Ｐａ
以下の圧力下でドライエッチングする工程を含むことが
好ましい。
【００２７】このようにすると、シリコン膜の上に形成
される反応生成物を確実に除去することができる。
【００２８】第３のゲート電極の形成方法において、反
応生成物を除去する工程は、シリコン膜の表面を、半導
体基板が載置されている試料台に８０Ｗ以上の電力を印
加してドライエッチングする工程を含むことが好まし
い。
【００２９】このようにすると、シリコン膜の上に形成
される反応生成物を確実に除去することができる。
【００３０】第３のゲート電極の形成方法において、反
応生成物を除去する工程は、シリコン膜の表面を、シリ
コン膜のエッチングレートが絶縁膜のエッチングレート
の５倍以下の条件で２０秒間以上ドライエッチングする
工程を含むことが好ましい。
【００３１】このようにすると、シリコン膜の上に形成
される反応生成物を確実に除去することができる。
【００３２】本発明に係る第４のゲート電極の形成方法
は、シリコン膜の上に被膜を形成しておいてから、シリ
コン膜からなるゲート電極を形成するものであり、半導
体基板上の絶縁膜の上に形成されたシリコン膜の上に被
膜を形成する工程と、被膜の上に有機材料を主成分とす
る反射防止膜を形成する工程と、反射防止膜の上にレジ
ストパターンを形成した後、反射防止膜に対して、レジ
ストパターンをマスクにドライエッチングしてパターン
化された反射防止膜を形成する工程と、被膜に対して、
レジストパターン及びパターン化された反射防止膜をマ
スクにドライエッチングしてパターン化された被膜を形
成する工程と、シリコン膜に対して、レジストパター
ン、パターン化された反射防止膜及びパターン化された
被膜をマスクにドライエッチングして、シリコン膜から
なるゲート電極を形成する工程とを備えている。
【００３３】第４のゲート電極の形成方法によると、シ
リコン膜の上に被膜を形成しておいてから、反射防止膜
に対してドライエッチングを行なうため、被膜のドライ
エッチング時に不揮発性の反応生成物を除去できる。こ
のため、絶縁膜からなるゲート絶縁膜を形成したとき
に、半導体基板の上には絶縁膜又はシリコン膜からなる
残渣は殆ど形成されない。
【００３４】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係るゲート電極の形成方法につい
て、図１（ａ）〜（ｄ）を参照しながら説明する。
【００３５】まず、図１（ａ）に示すように、シリコン
よりなる半導体基板１０の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜１１を形成した後、
該シリコン酸化膜１１の上に例えばＣＶＤ法によりポリ
シリコン膜１２を形成する。
【００３６】次に、図１（ｂ）に示すように、ポリシリ
コン膜１２の上に、有機材料を主成分とし且つ硫黄成分
を実質的に含んでいない反射防止膜１３を形成した後、
該反射防止膜１３の上にレジストパターン１４を形成す
る。
【００３７】次に、半導体基板１０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜１３に対してレジストパターン１４をマスクにプラ
ズマエッチングを行なうことにより、図１（ｃ）に示す
ように、パターン化された反射防止膜１３Ａを形成す
る。
【００３８】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、Ｎ2 ガスとＯ2 ガス
との混合ガスからなる第１のエッチングガスを、Ｎ2 ガ
スの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：３０ｍ
ｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイル
に４００Ｗの第１の高周波電力を印加してエッチングガ
スからなるプラズマを発生させ、試料台に１００Ｗの第
２の高周波電力を印加してプラズマ中のイオンを反射防
止膜１３に引き込む。尚、第１のエッチングガスとして
は、Ｎ2 ガスとＯ2 ガスとの混合ガスに代えて、ＳＯ2
ガスとＯ2 ガスとの混合ガス又はＣｌ2ガスとＯ2 ガス
との混合ガスを用いてもよい。
【００３９】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜１２に対し
て、レジストパターン１４及びパターン化された反射防
止膜１３Ａをマスクにドライエッチングを行なうことに
より、図１（ｄ）に示すように、ポリシリコン膜１２か
らなるゲート電極１２Ａを形成する。
【００４０】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第２のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第２のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜１２に引き込む。
【００４１】次に、レジストパターン１４及びパターン
化された反射防止膜１３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜１１に対して
ウェットエッチングを行なって、シリコン酸化膜１１か
らなるゲート絶縁膜１１Ａを形成する。
【００４２】第１の実施形態によると、反射防止膜１３
は硫黄成分を実質的に含んでいないため、反射防止膜１
３に対するドライエッチング工程において、硫黄及びシ
リコンを主成分とする不揮発性の反応生成物が形成され
ない。このため、シリコン酸化膜１１からなるゲート絶
縁膜１１Ａを形成したときに、半導体基板１０の上には
シリコン酸化膜１１からなる残渣は殆ど形成されない。
【００４３】図２は、反射防止膜１３に硫黄が含まれて
いる場合（有りと表示）と含まれていない場合（無しと
表示）とにおけるパターン欠陥の数を測定した結果を示
しており、図２から分かるように、反射防止膜１３に硫
黄が含まれていない場合には、パターン欠陥数は大きく
減少する。
【００４４】（第２の実施形態）以下、本発明の第２の
実施形態に係るゲート電極の形成方法について、図３
（ａ）〜（ｄ）を参照しながら説明する。
【００４５】まず、図３（ａ）に示すように、シリコン
よりなる半導体基板２０の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜２１を形成した後、
該シリコン酸化膜２１の上に例えばＣＶＤ法によりポリ
シリコン膜２２を形成する。
【００４６】次に、図３（ｂ）に示すように、ポリシリ
コン膜２２の上に、有機材料を主成分とする反射防止膜
２３を形成した後、該反射防止膜２３の上にレジストパ
ターン２４を形成する。尚、第２の実施形態において
は、反射防止膜２３は硫黄成分を含んでいるが、含んで
いなくてもよい。
【００４７】次に、半導体基板２０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜２３に対してレジストパターン２４をマスクにプラ
ズマエッチングを行なうことにより、図１（ｃ）に示す
ように、パターン化された反射防止膜２３Ａを形成す
る。
【００４８】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、硫黄成分を含み且つ
硫黄成分の濃度（流量体積比）が２０％以下である第１
のエッチングガスを、ＳＯ2ガスの流量：２０ｍｌ／ｍ
ｉｎ、Ｏ2 ガスの流量：４０ｍｌ／ｍｉｎの流量比で導
入すると共に、誘導結合コイルに４００Ｗの第１の高周
波電力を印加してエッチングガスからなるプラズマを発
生させ、試料台に１００Ｗの第２の高周波電力を印加し
てプラズマ中のイオンを反射防止膜２３に引き込む。
【００４９】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜２２に対し
て、レジストパターン２４及びパターン化された反射防
止膜２３Ａをマスクにドライエッチングを行なうことに
より、図３（ｄ）に示すように、ポリシリコン膜２２か
らなるゲート電極２２Ａを形成する。
【００５０】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、第２のエッチングガ
スを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢｒ
ガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１ｍ
ｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイル
に３００Ｗの第１の高周波電力を印加して第２のエッチ
ングガスからなるプラズマを発生させ、試料台に５０Ｗ
の第２の高周波電力を印加してプラズマ中のイオンをポ
リシリコン膜２２に引き込む。
【００５１】次に、レジストパターン２４及びパターン
化された反射防止膜２３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜２１に対して
ウェットエッチングを行なって、シリコン酸化膜２１か
らなるゲート絶縁膜２１Ａを形成する。
【００５２】第２の実施形態によると、反射防止膜２３
をプラズマエッチングするための第１のエッチングガス
中における硫黄成分の濃度が２０％以下であるため、反
射防止膜２３に対するドライエッチング工程において、
硫黄及びシリコンを主成分とする不揮発性の反応生成物
は殆ど形成されない。このため、シリコン酸化膜２１か
らなるゲート絶縁膜２１Ａを形成したときに、半導体基
板２０の上にはシリコン酸化膜２１からなる残渣は殆ど
形成されない。
【００５３】図４は、第１のエッチングガス中に含まれ
る硫黄成分の濃度と、パターン欠陥数との関係を調べた
結果を示しており、図４から分かるように、硫黄成分の
濃度が２０％以下になると、パターン欠陥数は急激に減
少する。
【００５４】尚、第１のエッチングガスには硫黄成分が
含まれているため、レジストパターン２４及びパターン
化された反射防止膜２３Ａの側壁には膜厚は小さいが保
護膜が形成される。
【００５５】（第３の実施形態）以下、本発明の第３の
実施形態に係るゲート電極の形成方法について、図５
（ａ）〜（ｅ）を参照しながら説明する。
【００５６】まず、図５（ａ）に示すように、シリコン
よりなる半導体基板３０の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜３１を形成した後、
該シリコン酸化膜３１の上に例えばＣＶＤ法によりポリ
シリコン膜３２を形成する。
【００５７】次に、図５（ｂ）に示すように、ポリシリ
コン膜３２の上に、有機材料を主成分とし且つ硫黄成分
を含んでいる反射防止膜３３を形成した後、該反射防止
膜３３の上にレジストパターン３４を形成する。
【００５８】次に、半導体基板３０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜３３に対してレジストパターン３４をマスクにプラ
ズマエッチングを行なうことにより、図５（ｃ）に示す
ように、パターン化された反射防止膜３３Ａを形成す
る。
【００５９】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、第１のエッチングガ
スを、Ｎ2 ガスの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの
流量：３０ｍｌ／ｍｉｎの流量比で導入すると共に、誘
導結合コイルに４００Ｗの第１の高周波電力を印加して
エッチングガスからなるプラズマを発生させ、試料台に
１００Ｗの第２の高周波電力を印加してプラズマ中のイ
オンを反射防止膜３３に引き込む。尚、第１のエッチン
グガスとしては、Ｎ2 ガスとＯ2 ガスとの混合ガスに代
えて、ＳＯ2 ガスとＯ2 ガスとの混合ガス又はＣｌ2 ガ
スとＯ2 ガスとの混合ガスを用いてもよい。
【００６０】このようにすると、反射防止膜３３に硫黄
成分が含まれているため、反射防止膜３３の硫黄とポリ
シリコン膜３２のシリコンとが反応するので、図５
（ｃ）に示すように、ポリシリコン膜３２の上に不揮発
性の反応生成物３５が堆積される。
【００６１】次に、減圧状態のチャンバー内に酸素ガス
を導入して、図５（ｄ）に示すように、ポリシリコン膜
３２の上に堆積している反応生成物３５を酸素プラズマ
により除去する。すなわち、プラズマ中の酸素イオンの
スパッタリング効果により反応生成物３５を弾き飛ば
す。
【００６２】この場合の酸素プラズマの条件は、例えば
以下の条件で行なうことが好ましい。すなわち、圧力が
１Ｐａに設定されたチャンバー内に、酸素ガスを５０ｍ
ｌ／ｍｉｎの流量で導入すると共に、誘導結合コイルに
２００Ｗの第１の高周波電力を印加して酸素プラズマを
発生させ、試料台に１００Ｗの第２の高周波電力を印加
して酸素イオンをポリシリコン膜３２の表面に引き込
む。
【００６３】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜３２に対し
て、レジストパターン３４及びパターン化された反射防
止膜３３Ａをマスクにドライエッチングを行なうことに
より、図５（ｅ）に示すように、ポリシリコン膜３２か
らなるゲート電極３２Ａを形成する。
【００６４】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第２のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第２のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜３２に引き込む。
【００６５】次に、レジストパターン３４及びパターン
化された反射防止膜３３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜３１に対して
ウェットエッチングを行なって、シリコン酸化膜３１か
らなるゲート絶縁膜３１Ａを形成する。
【００６６】第３の実施形態によると、ポリシリコン膜
３２の上に堆積されている反応生成物３５を酸素プラズ
マにより除去した後、ポリシリコン膜３２に対してドラ
イエッチングを行なうため、シリコン酸化膜３１からな
るゲート絶縁膜３１Ａを形成したときには、半導体基板
３０の上には残渣は形成されない。
【００６７】図６は、ポリシリコン膜３２の表面に対し
て酸素プラズマ処理を行なった場合（有りと表示）と行
なわなかった場合（無しと表示）とにおけるパターン欠
陥の数を測定した結果を示しており、図６から分かるよ
うに、酸素プラズマ処理を行なった場合には、パターン
欠陥数は大きく減少する。
【００６８】（第４の実施形態）以下、本発明の第４の
実施形態に係るゲート電極の形成方法について、図７
（ａ）〜（ｅ）を参照しながら説明する。
【００６９】まず、図７（ａ）に示すように、シリコン
よりなる半導体基板４０の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜４１を形成した後、
該シリコン酸化膜４１の上に例えばＣＶＤ法によりポリ
シリコン膜４２を形成する。
【００７０】次に、図７（ｂ）に示すように、ポリシリ
コン膜４２の上に、有機材料を主成分とし且つ硫黄成分
を含んでいる反射防止膜４３を形成した後、該反射防止
膜４３の上にレジストパターン４４を形成する。
【００７１】次に、半導体基板４０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜４３に対してレジストパターン４４をマスクにプラ
ズマエッチングを行なうことにより、図７（ｃ）に示す
ように、パターン化された反射防止膜４３Ａを形成す
る。
【００７２】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、第１のエッチングガ
スを、Ｎ2 ガスの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの
流量：３０ｍｌ／ｍｉｎの流量比で導入すると共に、誘
導結合コイルに４００Ｗの第１の高周波電力を印加して
エッチングガスからなるプラズマを発生させ、試料台に
１００Ｗの第２の高周波電力を印加してプラズマ中のイ
オンを反射防止膜４３に引き込む。尚、第１のエッチン
グガスとしては、Ｎ2 ガスとＯ2 ガスとの混合ガスに代
えて、ＳＯ2 ガスとＯ2 ガスとの混合ガス又はＣｌ2 ガ
スとＯ2 ガスとの混合ガスを用いてもよい。
【００７３】このようにすると、反射防止膜４３に硫黄
成分が含まれているため、反射防止膜４３の硫黄とポリ
シリコン膜４２のシリコンとが反応するので、図７
（ｃ）に示すように、ポリシリコン膜４２の上に不揮発
性の反応生成物４５が堆積される。
【００７４】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜４２の表面に
対して、レジストパターン４４及びパターン化された反
射防止膜４３Ａをマスクにドライエッチングを行なうこ
とにより、図７（ｄ）に示すように、ポリシリコン膜４
２の上に堆積している反応生成物４５を除去する。すな
わち、プラズマ中のイオンのスパッタリング効果により
反応生成物４５を弾き飛ばす。
【００７５】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が３
Ｐａ以下に設定されたチャンバー内に、Ｃｌ2 ガスとＨ
ＢｒガスとＯ2 ガスとの混合ガスからなる第２のエッチ
ングガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、
ＨＢｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流
量：１ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結
合コイルに３００Ｗの第１の高周波電力を印加して第２
のエッチングガスからなるプラズマを発生させ、試料台
に５０Ｗの第２の高周波電力を印加してプラズマ中のイ
オンをポリシリコン膜４２に引き込む。
【００７６】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを継続して導入して、ポリシリコン膜４２
に対して、レジストパターン４４及びパターン化された
反射防止膜４３Ａをマスクにドライエッチングを行なう
ことにより、図７（ｅ）に示すように、ポリシリコン膜
４２からなるゲート電極４２Ａを形成する。
【００７７】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第２のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第２のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜４２に引き込む。
【００７８】次に、レジストパターン４４及びパターン
化された反射防止膜４３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜４１に対して
ウェットエッチングを行なって、シリコン酸化膜４１か
らなるゲート絶縁膜４１Ａを形成する。
【００７９】第４の実施形態によると、ポリシリコン膜
４２の表面に対して、３Ｐａ以下の圧力下でプラズマエ
ッチングを行なうため、Ｖp-p が高くなり、これに伴っ
てシース領域の電位差が大きくなるので、プラズマ中の
イオンのスパッタリング効果が十分に発揮される。この
ため、ポリシリコン膜４２の上に堆積されている反応生
成物４５は弾き飛ばされるので、シリコン酸化膜４１か
らなるゲート絶縁膜４１Ａを形成したときには、半導体
基板４０の上には残渣は形成されない。
【００８０】図８は、ポリシリコン膜４２の表面に対し
て行なうプラズマエッチングにおけるチャンバー内の圧
力と、パターン欠陥数との関係を調べた結果を示してお
り、図８から分かるように、チャンバー内の圧力が３Ｐ
ａ以下になると、パターン欠陥数は急激に減少する。
【００８１】（第５の実施形態）以下、本発明の第５の
実施形態に係るゲート電極の形成方法について、図９
（ａ）〜（ｅ）を参照しながら説明する。
【００８２】まず、図９（ａ）に示すように、シリコン
よりなる半導体基板５０の上に、例えば熱酸化法により
ゲート絶縁膜となるシリコン酸化膜５１を形成した後、
該シリコン酸化膜５１の上に例えばＣＶＤ法によりポリ
シリコン膜５２を形成する。
【００８３】次に、図９（ｂ）に示すように、ポリシリ
コン膜５２の上に、有機材料を主成分とし且つ硫黄成分
を含んでいる反射防止膜５３を形成した後、該反射防止
膜５３の上にレジストパターン５４を形成する。
【００８４】次に、半導体基板５０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜５３に対してレジストパターン５４をマスクにプラ
ズマエッチングを行なうことにより、図９（ｃ）に示す
ように、パターン化された反射防止膜５３Ａを形成す
る。
【００８５】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、第１のエッチングガ
スを、Ｎ2 ガスの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの
流量：３０ｍｌ／ｍｉｎの流量比で導入すると共に、誘
導結合コイルに４００Ｗの第１の高周波電力を印加して
エッチングガスからなるプラズマを発生させ、試料台に
１００Ｗの第２の高周波電力を印加してプラズマ中のイ
オンを反射防止膜５３に引き込む。尚、第１のエッチン
グガスとしては、Ｎ2 ガスとＯ2 ガスとの混合ガスに代
えて、ＳＯ2 ガスとＯ2 ガスとの混合ガス又はＣｌ2 ガ
スとＯ2 ガスとの混合ガスを用いてもよい。
【００８６】このようにすると、反射防止膜５３に硫黄
成分が含まれているため、反射防止膜５３の硫黄とポリ
シリコン膜５２のシリコンとが反応するので、図９
（ｃ）に示すように、ポリシリコン膜５２の上に不揮発
性の反応生成物５５が堆積される。
【００８７】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜５２の表面に
対して、レジストパターン５４及びパターン化された反
射防止膜５３Ａをマスクにドライエッチングを行なうこ
とにより、図９（ｄ）に示すように、ポリシリコン膜５
２の上に堆積している反応生成物５５を除去する。すな
わち、プラズマ中のイオンのスパッタリング効果により
反応生成物５５を弾き飛ばす。
【００８８】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第２のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第２のエッ
チングガスからなるプラズマを発生させ、試料台に８０
Ｗ以上の第２の高周波電力を印加してプラズマ中のイオ
ンをポリシリコン膜５２に引き込む。
【００８９】尚、試料台に印加される第２の高周波電力
の上限としては、シリコン酸化膜５１がエッチングされ
てしまわない程度、つまりシリコン酸化膜５１が突き抜
けてしまわない程度に設定する。
【００９０】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを継続して導入して、ポリシリコン膜５２
に対して、レジストパターン５４及びパターン化された
反射防止膜５３Ａをマスクにドライエッチングを行なう
ことにより、図９（ｅ）に示すように、ポリシリコン膜
５２からなるゲート電極５２Ａを形成する。
【００９１】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第２のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第２のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜５２に引き込む。
【００９２】次に、レジストパターン５４及びパターン
化された反射防止膜５３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜５１に対して
ウェットエッチングを行なって、シリコン酸化膜５１か
らなるゲート絶縁膜５１Ａを形成する。
【００９３】第５の実施形態によると、試料台に８０Ｗ
以上の第２の高周波電力を印加してプラズマ中のイオン
をポリシリコン膜５２に引き込むため、Ｖp-p が高くな
り、これに伴ってシース領域の電位差が大きくなるの
で、プラズマ中のイオンのスパッタリング効果が十分に
発揮される。このため、ポリシリコン膜５２の上に堆積
されている反応生成物５５が弾き飛ばされるので、シリ
コン酸化膜５１からなるゲート絶縁膜５１Ａを形成した
ときに、半導体基板５０の上には残渣は形成されない。
【００９４】図１０は、ポリシリコン膜５２の表面に対
して行なうプラズマエッチングにおける試料台に印加す
る電力と、パターン欠陥数との関係を調べた結果を示し
ており、図１０から分かるように、試料台に印加する電
力が８０Ｗ以下になると、パターン欠陥数は急激に減少
する。
【００９５】（第６の実施形態）以下、本発明の第６の
実施形態に係るゲート電極の形成方法について、図１１
（ａ）〜（ｅ）を参照しながら説明する。
【００９６】まず、図１１（ａ）に示すように、シリコ
ンよりなる半導体基板６０の上に、例えば熱酸化法によ
りゲート絶縁膜となるシリコン酸化膜６１を形成した
後、該シリコン酸化膜６１の上に例えばＣＶＤ法により
ポリシリコン膜６２を形成する。
【００９７】次に、図１１（ｂ）に示すように、ポリシ
リコン膜６２の上に、有機材料を主成分とし且つ硫黄成
分を含んでいる反射防止膜６３を形成した後、該反射防
止膜６３の上にレジストパターン６４を形成する。
【００９８】次に、半導体基板６０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜６３に対してレジストパターン６４をマスクにプラ
ズマエッチングを行なうことにより、図１１（ｃ）に示
すように、パターン化された反射防止膜６３Ａを形成す
る。
【００９９】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、第１のエッチングガ
スを、Ｎ2 ガスの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの
流量：３０ｍｌ／ｍｉｎの流量比で導入すると共に、誘
導結合コイルに４００Ｗの第１の高周波電力を印加して
エッチングガスからなるプラズマを発生させ、試料台に
１００Ｗの第２の高周波電力を印加してプラズマ中のイ
オンを反射防止膜６３に引き込む。尚、第１のエッチン
グガスとしては、Ｎ2 ガスとＯ2 ガスとの混合ガスに代
えて、ＳＯ2 ガスとＯ2 ガスとの混合ガス又はＣｌ2 ガ
スとＯ2 ガスとの混合ガスを用いてもよい。
【０１００】このようにすると、反射防止膜６３に硫黄
成分が含まれているため、反射防止膜６３の硫黄とポリ
シリコン膜６２のシリコンとが反応するので、図１１
（ｃ）に示すように、ポリシリコン膜６２の上に不揮発
性の反応生成物６５が堆積される。
【０１０１】次に、減圧状態のチャンバー内に第２のエ
ッチングガスを導入して、ポリシリコン膜６２の表面に
対して、レジストパターン６４及びパターン化された反
射防止膜６３Ａをマスクにして、ポリシリコン膜６２の
エッチングレートのシリコン酸化膜６１のエッチングレ
ートに対する選択比が５以下の状態で２０秒間以上ドラ
イエッチングすることにより、図１１（ｄ）に示すよう
に、ポリシリコン膜６２の上に堆積している反応生成物
６５を除去する。すなわち、不揮発性の反応生成物６５
を、第２のエッチングガスよりなるプラズマ中のイオン
と反応させて揮発性の反応生成物に変化させて、チャン
バーの外部に排出する。
【０１０２】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスからなる
第２のエッチングガスを５０ｍｌ／ｍｉｎの流量で導入
すると共に、誘導結合コイルに２００Ｗの第１の高周波
電力を印加して第２のエッチングガスからなるプラズマ
を発生させ、試料台に１００Ｗの第２の高周波電力を印
加してプラズマ中のイオンをポリシリコン膜６２に引き
込む。このような条件でプラズマエッチングを行なう
と、ポリシリコン膜６２のエッチングレートのシリコン
酸化膜６１のエッチングレートに対する選択比は５以下
になる。
【０１０３】尚、ポリシリコン膜６２のエッチングレー
トのシリコン酸化膜６１のエッチングレートに対する選
択比の下限は、不揮発性の反応生成物６５が揮発性に変
化してチャンバーの外部に除去される程度であり、エッ
チング時間の上限はポリシリコン膜６２のエッチングが
過度の進行しない程度である。
【０１０４】次に、減圧状態のチャンバー内に第３のエ
ッチングガスを導入して、ポリシリコン膜６２に対し
て、レジストパターン６４及びパターン化された反射防
止膜６３Ａをマスクにドライエッチングを行なうことに
より、図１１（ｅ）に示すように、ポリシリコン膜６２
からなるゲート電極６２Ａを形成する。
【０１０５】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第３のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第３のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜６２に引き込む。このような条件でプラ
ズマエッチングを行なうと、ポリシリコン膜６２のエッ
チングレートのシリコン酸化膜６１のエッチングレート
に対する選択比は１００程度になる。
【０１０６】次に、レジストパターン６４及びパターン
化された反射防止膜６３Ａを酸素プラズマを用いるアッ
シングにより除去した後、シリコン酸化膜６１に対して
ウェットエッチングを行なって、シリコン酸化膜６１か
らなるゲート絶縁膜６１Ａを形成する。
【０１０７】第６の実施形態によると、ポリシリコン膜
６２の表面に対して、ポリシリコン膜６２のエッチング
レートのシリコン酸化膜６１のエッチングレートに対す
る選択比が５以下の状態で２０秒間以上ドライエッチン
グするため、ポリシリコン膜６２のエッチングが進行し
難い状態で、不揮発性の反応生成物６５は揮発性に変化
してチャンバーの外部に排出される。その後、ポリシリ
コン膜６２に対して通常の選択比（例えば１００程度の
選択比）でドライエッチングを行なってゲート電極６２
Ａを形成するため、シリコン酸化膜６１からなるゲート
絶縁膜６１Ａを形成したときに、半導体基板６０の上に
は残渣は形成されない。
【０１０８】図１２（ａ）は、ポリシリコン膜６２の表
面に対して行なうプラズマエッチングの選択比（ポリシ
リコン膜６２のエッチングレートのシリコン酸化膜６１
のエッチングレートに対する選択比）と、パターン欠陥
数との関係を調べた結果を示しており、図１２（ａ）か
ら分かるように、選択比が５以下になると、パターン欠
陥数は急激に減少する。
【０１０９】図１２（ｂ）は、ポリシリコン膜６２の表
面に対して選択比が５の条件でプラズマエッチングを行
なったときのエッチング時間と、パターン欠陥数との関
係を調べた結果を示しており、図１２（ｂ）から分かる
ように、エッチング時間が２０秒間以上になると、パタ
ーン欠陥数は急激に減少する。
【０１１０】（第７の実施形態）以下、本発明の第７の
実施形態に係るゲート電極の形成方法について、図１３
（ａ）〜（ｅ）を参照しながら説明する。
【０１１１】まず、図１３（ａ）に示すように、シリコ
ンよりなる半導体基板７０の上に、例えば熱酸化法によ
りゲート絶縁膜となる第１のシリコン酸化膜７１を形成
した後、第１のシリコン酸化膜７１の上に例えばＣＶＤ
法によりポリシリコン膜７２を形成し、その後、例えば
熱酸化法によりポリシリコン膜７２の上に被膜としての
第２のシリコン膜７３を形成する。
【０１１２】次に、図１３（ｂ）に示すように、第２の
シリコン酸化膜７３の上に、有機材料を主成分とする反
射防止膜７４を形成した後、該反射防止膜７４の上にレ
ジストパターン７５を形成する。尚、第７の実施形態に
おいては、反射防止膜７４は硫黄成分を含んでいるが、
含んでいなくてもよい。
【０１１３】次に、半導体基板７０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に載置した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第１のエッチングガスを導入して、反射防
止膜７４に対してレジストパターン７５をマスクにプラ
ズマエッチングを行なうことにより、図１３（ｃ）に示
すように、パターン化された反射防止膜７４Ａを形成す
る。
【０１１４】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が１
Ｐａに設定されたチャンバー内に、第１のエッチングガ
スを、Ｎ2 ガスの流量：３０ｍｌ／ｍｉｎ、Ｏ2 ガスの
流量：３０ｍｌ／ｍｉｎの流量比で導入すると共に、誘
導結合コイルに４００Ｗの第１の高周波電力を印加して
エッチングガスからなるプラズマを発生させ、試料台に
１００Ｗの第２の高周波電力を印加してプラズマ中のイ
オンを反射防止膜７４に引き込む。尚、第１のエッチン
グガスとしては、Ｎ2 ガスとＯ2 ガスとの混合ガスに代
えて、ＳＯ2 ガスとＯ2 ガスとの混合ガス又はＣｌ2 ガ
スとＯ2 ガスとの混合ガスを用いてもよい。
【０１１５】次に、半導体基板７０を、例えば容量結合
型プラズマエッチング装置（ＣＣＰ）のチャンバー内に
設けられた試料台（図示は省略している）の上に移送し
た後、該チャンバー内を所定の真空度の減圧し、その
後、該チャンバー内に第２のエッチングガスを導入し
て、第２のシリコン酸化膜７３に対して、レジストパタ
ーン７５及びパターン化された反射防止膜７４Ａをマス
クにドライエッチングを行なうことにより、図１３
（ｄ）に示すように、パターン化された第２のシリコン
酸化膜７３Ａを形成する。
【０１１６】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
０Ｐａに設定されたチャンバー内に、ＣＨＦ3 ガスとＨ
ｅガスとＯ2 ガスとの混合ガスからなる第２のエッチン
グガスを、ＣＨＦ3 ガスの流量：５０ｍｌ／ｍｉｎ、Ｈ
ｅガスの流量：８０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
０ｍｌ／ｍｉｎの流量比で導入すると共に、試料台に６
００Ｗの高周波電力を印加してプラズマ中のイオンを第
２のシリコン酸化膜７３Ａに引き込む。
【０１１７】第２のシリコン酸化膜７３をドライエッチ
ングする際、第２のシリコン酸化膜７３上の不揮発性の
反応生成物を除去できる。
【０１１８】次に、半導体基板７０を、例えば誘導結合
プラズマエッチング装置（ＩＣＰ）のチャンバー内に設
けられた試料台（図示は省略している）の上に移送した
後、チャンバー内を所定の真空度に減圧し、その後、チ
ャンバー内に第３のエッチングガスを導入して、ポリシ
リコン膜７２に対して、レジストパターン７５、パター
ン化された反射防止膜７４Ａ及びパターン化された第２
のシリコン膜７３Ａをマスクにドライエッチングを行な
うことにより、図１３（ｅ）に示すように、ポリシリコ
ン膜７２からなるゲート電極７２Ａを形成する。
【０１１９】このプラズマエッチング工程は、例えば以
下の条件で行なうことが好ましい。すなわち、圧力が５
Ｐａに設定されたチャンバー内に、Ｃｌ2 ガスとＨＢｒ
ガスとＯ2 ガスとの混合ガスからなる第３のエッチング
ガスを、Ｃｌ2 ガスの流量：１５０ｍｌ／ｍｉｎ、ＨＢ
ｒガスの流量：５０ｍｌ／ｍｉｎ、Ｏ2 ガスの流量：１
ｍｌ／ｍｉｎの流量比で導入すると共に、誘導結合コイ
ルに３００Ｗの第１の高周波電力を印加して第３のエッ
チングガスからなるプラズマを発生させ、試料台に５０
Ｗの第２の高周波電力を印加してプラズマ中のイオンを
ポリシリコン膜７２に引き込む。
【０１２０】次に、レジストパターン７５及びパターン
化された反射防止膜７４Ａを酸素プラズマを用いるアッ
シングにより除去した後、第１のシリコン酸化膜７１に
対してウェットエッチングを行なって、第１のシリコン
酸化膜７１からなるゲート絶縁膜７１Ａを形成する。
【０１２１】第７の実施形態によると、ポリシリコン膜
７２上の第２のシリコン酸化膜７３のドライエッチング
時に、不揮発性の反応生成物を除去できるため、第１の
シリコン酸化膜７１からなるゲート絶縁膜７１Ａを形成
したときに、半導体基板７０の上には、第１のシリコン
酸化膜７１又はポリシリコン膜７２からなる残渣は殆ど
形成されない。
【０１２２】尚、第７の実施形態においては、ポリシリ
コン膜７２の上に形成する被膜として第２のシリコン酸
化膜７３を用いたが、これに代えて、シリコン窒化膜等
のようにポリシリコン膜７２に対してエッチング選択性
を有する膜を用いてもよい。
【０１２３】図１４は、ポリシリコン膜７２の上に第２
のシリコン酸化膜７３を形成した場合（有りと表示）と
形成しなかった場合（無しと表示）とにおけるパターン
欠陥の数を測定した結果を示しており、図１４から分か
るように、第２のシリコン酸化膜７３を形成した場合に
は、パターン欠陥数は大きく減少する。
【０１２４】尚、第１〜第７の実施形態においては、ゲ
ート電極を形成するシリコン膜としてポリシリコン膜を
用いたが、これに代えて、アモルファスシリコン膜を用
いてもよい。
【０１２５】
【発明の効果】第１のゲート電極の形成方法によると、
反射防止膜は硫黄成分を実質的に含んでいないため、不
揮発性の反応生成物が形成されないので、ゲート絶縁膜
を形成したときに、半導体基板上には絶縁膜からなる残
渣は殆ど形成されない。
【０１２６】第２のゲート電極の形成方法によると、反
射防止膜をエッチングするためのエッチングガス中にお
ける硫黄成分の濃度が２０％以下であるため、不揮発性
の反応生成物は殆ど形成されないので、ゲート絶縁膜を
形成したときに、半導体基板の上には絶縁膜からなる残
渣は殆ど形成されない。
【０１２７】第３のゲート電極の形成方法によると、反
射防止膜をエッチングしたときにシリコン膜の上に形成
される反応生成物を除去しておいてから、シリコン膜を
エッチングしてゲート電極を形成するため、ゲート絶縁
膜を形成したときに、半導体基板の上には絶縁膜からな
る残渣は殆ど形成されない。
【０１２８】第４のゲート電極の形成方法によると、シ
リコン膜の上に被膜を形成しておいてから、反射防止膜
に対してドライエッチングを行なうため、被膜のドライ
エッチング時に不揮発性の反応生成物を除去できるの
で、ゲート絶縁膜を形成したときに、半導体基板の上に
は絶縁膜からなる残渣は殆ど形成されない。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、第１の実施形態に係るゲー
ト電極の形成方法の各工程を示す断面図である。
【図２】反射防止膜に硫黄が含まれている場合と含まれ
ていない場合とにおけるパターン欠陥の数を測定した結
果を示す図である。
【図３】（ａ）〜（ｄ）は、第２の実施形態に係るゲー
ト電極の形成方法の各工程を示す断面図である。
【図４】第１のエッチングガス中に含まれる硫黄成分の
濃度と、パターン欠陥数との関係を調べた結果を示す図
である。
【図５】（ａ）〜（ｅ）は、第３の実施形態に係るゲー
ト電極の形成方法の各工程を示す断面図である。
【図６】ポリシリコン膜の表面に対して酸素プラズマ処
理を行なった場合と行なわなかった場合（無とにおける
パターン欠陥の数を測定した結果を示す図である。
【図７】（ａ）〜（ｅ）は、第４の実施形態に係るゲー
ト電極の形成方法の各工程を示す断面図である。
【図８】ポリシリコン膜の表面に対して行なうプラズマ
エッチングにおけるチャンバー内の圧力と、パターン欠
陥数との関係を調べた結果を示す図である。
【図９】（ａ）〜（ｅ）は、第５の実施形態に係るゲー
ト電極の形成方法の各工程を示す断面図である。
【図１０】ポリシリコン膜の表面に対して行なうプラズ
マエッチングにおける試料台に印加する電力と、パター
ン欠陥数との関係を調べた結果を示す図である。
【図１１】（ａ）〜（ｅ）は、第６の実施形態に係るゲ
ート電極の形成方法の各工程を示す断面図である。
【図１２】（ａ）は、ポリシリコン膜の表面に対して行
なうプラズマエッチングの選択比と、パターン欠陥数と
の関係を調べた結果を示す図であり、（ｂ）は、ポリシ
リコン膜の表面に対して選択比が５の条件でプラズマエ
ッチングを行なったときのエッチング時間と、パターン
欠陥数との関係を調べた結果を示す図である。
【図１３】（ａ）〜（ｅ）は、第７の実施形態に係るゲ
ート電極の形成方法の各工程を示す断面図である。
【図１４】ポリシリコン膜の上に第２のシリコン酸化膜
を形成した場合と形成しなかった場合とにおけるパター
ン欠陥の数を測定した結果を示す図である。
【図１５】（ａ）〜（ｅ）は、従来のゲート電極の形成
方法の各工程を示す断面図である。
【符号の説明】
１０ 半導体基板 １１ シリコン酸化膜 １１Ａ ゲート絶縁膜 １２ ポリシリコン膜 １２Ａ ゲート電極 １３ 反射防止膜 １３Ａ パターン化された反射防止膜 １４ レジストパターン ２０ 半導体基板 ２１ シリコン酸化膜 ２１Ａ ゲート絶縁膜 ２２ ポリシリコン膜 ２２Ａ ゲート電極 ２３ 反射防止膜 ２３Ａ パターン化された反射防止膜 ２４ レジストパターン ３０ 半導体基板 ３１ シリコン酸化膜 ３１Ａ ゲート絶縁膜 ３２ ポリシリコン膜 ３２Ａ ゲート電極 ３３ 反射防止膜 ３３Ａ パターン化された反射防止膜 ３４ レジストパターン ３５ 反応生成物 ４０ 半導体基板 ４１ シリコン酸化膜 ４１Ａ ゲート絶縁膜 ４２ ポリシリコン膜 ４２Ａ ゲート電極 ４３ 反射防止膜 ４３Ａ パターン化された反射防止膜 ４４ レジストパターン ４５ 反応生成物 ５０ 半導体基板 ５１ シリコン酸化膜 ５１Ａ ゲート絶縁膜 ５２ ポリシリコン膜 ５２Ａ ゲート電極 ５３ 反射防止膜 ５３Ａ パターン化された反射防止膜 ５４ レジストパターン ５５ 反応生成物 ６０ 半導体基板 ６１ シリコン酸化膜 ６１Ａ ゲート絶縁膜 ６２ ポリシリコン膜 ６２Ａ ゲート電極 ６３ 反射防止膜 ６３Ａ パターン化された反射防止膜 ６４ レジストパターン ６５ 反応生成物 ７０ 半導体基板 ７１ 第１のシリコン酸化膜 ７１Ａ ゲート絶縁膜 ７２ ポリシリコン膜 ７２Ａ ゲート電極 ７３ 第２のシリコン酸化膜 ７３Ａ パターン化された第２のシリコン酸化膜 ７４ 反射防止膜 ７４Ａ パターン化された反射防止膜 ７５ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/30 ５７４ 21/302 Ｆ (72)発明者 川嶋 光一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 立岩 健二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H025 AA18 AB16 AB20 DA34 FA41 2H096 AA25 HA23 HA24 4M104 BB01 DD43 DD62 DD65 DD67 DD86 EE16 HH20 5F004 AA14 CA02 DA00 DA04 DA26 DB02 EA22 EB02 5F046 MA12 PA07

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の絶縁膜の上に形成された
    シリコン膜の上に有機材料を主成分とする反射防止膜を
    形成する工程と、 前記反射防止膜の上にレジストパターンを形成した後、
    前記反射防止膜に対して、前記レジストパターンをマス
    クにドライエッチングしてパターン化された反射防止膜
    を形成する工程と、 前記シリコン膜に対して、前記レジストパターン及び前
    記パターン化された反射防止膜をマスクにドライエッチ
    ングして、前記シリコン膜からなるゲート電極を形成す
    る工程とを備えたゲート電極の形成方法において、 前記反射防止膜は、実質的に硫黄を含まないことを特徴
    とするゲート電極の形成方法。
  2. 【請求項２】 半導体基板上の絶縁膜の上に形成された
    シリコン膜の上に有機材料を主成分とする反射防止膜を
    形成する工程と、 前記反射防止膜の上にレジストパターンを形成した後、
    前記反射防止膜に対して、前記レジストパターンをマス
    クにドライエッチングしてパターン化された反射防止膜
    を形成する工程と、 前記シリコン膜に対して、前記レジストパターン及び前
    記パターン化された反射防止膜をマスクにドライエッチ
    ングして、前記シリコン膜からなるゲート電極を形成す
    る工程とを備えたゲート電極の形成方法において、 前記反射防止膜をドライエッチングする工程は、硫黄成
    分を含み且つ硫黄成分の濃度が２０％以下であるエッチ
    ングガスを用いて行なわれることを特徴とするゲート電
    極の形成方法。
  3. 【請求項３】 半導体基板上の絶縁膜の上に形成された
    シリコン膜の上に有機材料を主成分とする反射防止膜を
    形成する工程と、 前記反射防止膜の上にレジストパターンを形成した後、
    前記反射防止膜に対して、前記レジストパターンをマス
    クにドライエッチングしてパターン化された反射防止膜
    を形成する工程と、 前記シリコン膜の上に存在する反応生成物を除去する工
    程と、 前記シリコン膜に対して、レジストパターン及び前記パ
    ターン化された反射防止膜をマスクにドライエッチング
    して、前記シリコン膜からなるゲート電極を形成する工
    程とを備えていることを特徴とするゲート電極の形成方
    法。
  4. 【請求項４】 前記反応生成物を除去する工程は、前記
    シリコン膜の表面を酸素プラズマにより処理する工程を
    含むことを特徴とする請求項３に記載のゲート電極の形
    成方法。
  5. 【請求項５】 前記反応生成物を除去する工程は、前記
    シリコン膜の表面を３Ｐａ以下の圧力下でドライエッチ
    ングする工程を含むことを特徴とする請求項３に記載の
    ゲート電極の形成方法。
  6. 【請求項６】 前記反応生成物を除去する工程は、前記
    シリコン膜の表面を、前記半導体基板が載置されている
    試料台に８０Ｗ以上の電力を印加してドライエッチング
    する工程を含むことを特徴とする請求項３に記載のゲー
    ト電極の形成方法。
  7. 【請求項７】 前記反応生成物を除去する工程は、前記
    シリコン膜の表面を、前記シリコン膜のエッチングレー
    トが前記絶縁膜のエッチングレートの５倍以下の条件で
    ２０秒間以上ドライエッチングする工程を含むことを特
    徴とする請求項３に記載のゲート電極の形成方法。
  8. 【請求項８】 半導体基板上の絶縁膜の上に形成された
    シリコン膜の上に被膜を形成する工程と、 前記被膜の上に有機材料を主成分とする反射防止膜を形
    成する工程と、 前記反射防止膜の上にレジストパターンを形成した後、
    前記反射防止膜に対して、前記レジストパターンをマス
    クにドライエッチングしてパターン化された反射防止膜
    を形成する工程と、 前記被膜に対して、前記レジストパターン及び前記パタ
    ーン化された反射防止膜をマスクにドライエッチングし
    てパターン化された被膜を形成する工程と、 前記シリコン膜に対して、前記レジストパターン、前記
    パターン化された反射防止膜及び前記パターン化された
    被膜をマスクにドライエッチングして、前記シリコン膜
    からなるゲート電極を形成する工程とを備えていること
    を特徴とするゲート電極の形成方法。
JP2001068392A 2001-03-12 2001-03-12 ゲート電極の形成方法 Pending JP2002270538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001068392A JP2002270538A (ja) 2001-03-12 2001-03-12 ゲート電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068392A JP2002270538A (ja) 2001-03-12 2001-03-12 ゲート電極の形成方法

Publications (1)

Publication Number Publication Date
JP2002270538A true JP2002270538A (ja) 2002-09-20

Family

ID=18926591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068392A Pending JP2002270538A (ja) 2001-03-12 2001-03-12 ゲート電極の形成方法

Country Status (1)

Country Link
JP (1) JP2002270538A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432179B2 (en) * 2004-12-15 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling gate formation by removing dummy gate structures
US7939384B2 (en) 2008-12-19 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminating poly uni-direction line-end shortening using second cut
WO2016208299A1 (ja) * 2015-06-24 2016-12-29 富士フイルム株式会社 処理液及びパターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432179B2 (en) * 2004-12-15 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling gate formation by removing dummy gate structures
CN100454500C (zh) * 2004-12-15 2009-01-21 台湾积体电路制造股份有限公司 形成半导体结构的方法
US8105929B2 (en) 2004-12-15 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Gate control and endcap improvement
US7939384B2 (en) 2008-12-19 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminating poly uni-direction line-end shortening using second cut
US8216888B2 (en) 2008-12-19 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminating poly uni-direction line-end shortening using second cut
WO2016208299A1 (ja) * 2015-06-24 2016-12-29 富士フイルム株式会社 処理液及びパターン形成方法
JPWO2016208299A1 (ja) * 2015-06-24 2018-04-05 富士フイルム株式会社 処理液及びパターン形成方法

Similar Documents

Publication Publication Date Title
KR100270416B1 (ko) 금속 선택성 중합체 제거 방법
JP2010109373A (ja) 二重層マスク、三重層マスクのｃｄ制御
US20050101126A1 (en) Line edge roughness reduction for trench etch
KR20070037647A (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP2891952B2 (ja) 半導体装置の製造方法
TWI237329B (en) Method for etching a hardmask layer and a metal layer
TWI837304B (zh) 電漿處理方法及電漿處理裝置
JP3828101B2 (ja) 基板上に設けられたｔｅｒａ層から炭素を除去する方法
JP2002270538A (ja) ゲート電極の形成方法
JP2003520446A (ja) 酸化物がエッチングされないようにした残渣除去方法
WO2004075277A1 (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
US7166526B2 (en) Method for forming silicide film in semiconductor device
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
JP2001237228A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JPH0992640A (ja) プラズマエッチング方法
JP3704030B2 (ja) 半導体装置の製造方法
TW426963B (en) Manufacturing method of via opening
JP2001077193A (ja) コンタクトの形成方法
JP2001332510A (ja) 半導体装置およびその製造方法
JPH0963988A (ja) 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法
US20020096494A1 (en) Post-cleaning method of a via etching process
JPH05217961A (ja) シリコンの精密加工方法