JP3828101B2 - 基板上に設けられたｔｅｒａ層から炭素を除去する方法 - Google Patents

基板上に設けられたｔｅｒａ層から炭素を除去する方法 Download PDF

Info

Publication number
JP3828101B2
JP3828101B2 JP2003310664A JP2003310664A JP3828101B2 JP 3828101 B2 JP3828101 B2 JP 3828101B2 JP 2003310664 A JP2003310664 A JP 2003310664A JP 2003310664 A JP2003310664 A JP 2003310664A JP 3828101 B2 JP3828101 B2 JP 3828101B2
Authority
JP
Japan
Prior art keywords
layer
tera
plasma
fluorine
tera layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003310664A
Other languages
English (en)
Other versions
JP2004111958A (ja
Inventor
リチャード・エス・ワイズ
サダナンド・ヴィー・デスファンデ
ウエンディ・ヤン
スコット・ディー・アレン
アーパン・ピー・マホロワラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004111958A publication Critical patent/JP2004111958A/ja
Application granted granted Critical
Publication of JP3828101B2 publication Critical patent/JP3828101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、一般に半導体処理に関し、特にハード・マスクおよび反射防止膜として使用される物質を選択的にエッチングする方法に関する。
多くの理由により、半導体デバイスのデバイス密度を増加させるには、厚さの薄いフォトレジストを使用する必要がある。レジストが、あまり薄すぎて、直接にパターニングに使用できないので、ＴＥＲＡ（Ｔｕｎａｂｌｅ Ｅｔｃｈ−Ｒｅｓｉｓｔａｎｔ ＡＲＣ：可調整耐エッチング性ＡＲＣ（ＡＲＣは、反射防止膜を表す））のようなハード・マスク層が、パターニングを可能にするために開発された。フォトレジストは、薄いハード・マスク層に描画するためにのみ使用され、ハード・マスク層は、後に下層の膜（例えば、二酸化シリコン、窒化シリコン等）のパターン転写マスクとして使われる。ＴＥＲＡハード・マスク層は、いくつかの応用では、ハード・マスクとＡＲＣの機能を同時に与えることができる。
ＴＥＲＡ層は、Ｒ−Ｃ−Ｈ−Ｘと定義される。ＲはＳｉ（シリコン），Ｇｅ（ゲルマニウム），Ｂ（ホウ素）およびＳｎ（スズ）から選択され、ＸはＯ（酸素），Ｎ（窒素），Ｓ（硫黄）およびＦ（フッ素）から選択され、Ｃは炭素であり、Ｈは水素である。その範囲は、原子パーセントで、Ｒが０〜９５％、Ｃが０〜９５％、Ｈが０〜５０％、Ｘが０〜７０％である。ＴＥＲＡ層は、米国特許第６３１６１６７号明細書および米国特許第５９２６７４０号明細書に開示されており、この米国特許の内容は、援用によってこの明細書に含まれている。
ＴＥＲＡは、二酸化シリコンに対するエッチング・プラズマ（例えば、フッ素をベースにしたエッチング・プラズマ）において低スパッタ量を有する（したがって、有効なマスク層である）ので、望ましいハード・マスク層である。具体的には、二酸化シリコンのハード・マスクとして一般に使用されるＴＥＲＡ層は、高レベルの炭素（例えば、約２０％）を含む。多くの例では、ＴＥＲＡ、二酸化シリコン、および酸化物の下の窒化シリコンからなる複合スタックを開口する必要がある。任意に、窒化物の下のシリコンもエッチングすることができる。フッ化炭素をベースにしたエッチング・プラズマは、酸化物および窒化物をエッチングするために好ましい。したがって、酸化物エッチングの後にＴＥＲＡ層を剥離するために、フッ化炭素をベースにしたエッチング・プラズマ、またはフッ素とコンパチブルなエッチング・プラズマを使用することは、処理を簡略化する。ＴＥＲＡ層がハード・マスクとして使用された後に、その場でＴＥＲＡ層を剥離するのが最も好ましい。
米国特許第６３１６１６７号明細書 米国特許第５９２６７４０号明細書
ＴＥＲＡは、フッ素をベースにしたエッチング・プラズマに対して耐性があるので、フッ素をベースにした処理が行われるときに、その場で剥離することは困難である。特に、半導体の製造者は、現在、下層に損傷を与えることなくＴＥＲＡマスク層を剥離することにおいて困難を経験している。一般に、ＴＥＲＡ層を剥離するには、フッ素系からウエハを移動し、塩素系でＴＥＲＡを除去することが必要である。これは、ＴＥＲＡハード・マスク／ＡＲＣ層を使用することのコストと複雑さを大きくするが、その他の点では極めて望ましい。ＴＥＲＡ層を、窒化物エッチングで同時にエッチングすることもできるが、この方法は、他の問題を引き起こす。具体的には、窒化物層の側壁が傾斜した状態になり、これは特定のデバイスには望ましくない。これは、主として、窒化物エッチング処理中の残余マスクの、付加されたＣおよびＳｉの付着が原因である。
レジスト・マスクからＴＥＲＡ層をパターン形成するために使用される処理と同じ処理でＴＥＲＡ層を剥離することは、実際的ではない。というのは、これは、酸化物エッチングのプロファイルを不都合に変更するからである。したがって、現状の技術では、フッ素プラズマを用いる処理系でＴＥＲＡ層を剥離する簡単で実際的な方法はないように思われる。
フッ素をベースにしたエッチング系でＴＥＲＡ層を剥離する方法を提供することは、半導体処理技術の進歩となり、半導体デバイスにおいて更に小さい形状寸法および応用を容易にするであろう。下層の酸化物層または窒化物層のプロファイルを不都合に変更することのないＴＥＲＡ剥離方法を提供することは、特に有用であろう。
本発明は、ＴＥＲＡ層から炭素を除去し、続いて、フッ素をベースにしたエッチング系とコンパチブルなプラズマでＴＥＲＡ層をエッチング可能にする方法を提供する。
本発明によれば、有効量の窒素を含むプラズマにＴＥＲＡ層を曝す工程を含む方法を提供する。窒素は、ＴＥＲＡ層中の炭素と結合し、揮発性の化学種を形成し、それによってＴＥＲＡ層から炭素を除去する。プラズマは、さらに酸素またはフッ素を含むことができる。プラズマがフッ素を含むならば、プラズマは、０．２５または０．１よりも小さいＦ／（Ｎ＋Ｏ）比を有することが好ましい。低いフッ素含有量は、酸化物に対する選択性を与える傾向がある。
エッチング工程の際に、ＴＥＲＡ層から生成されるシアン化物化学種（ＣＮ）は、検出可能である。プラズマまたは排出ガス中のＣＮレベルを監視することは、都合よく処理終了検出を可能にする。
プラズマ暴露の際に、比較的に低い電力が、ウエハに与えられることが好ましい。例えば、０．４ワット／ｃｍ2 または０．１６ワット／ｃｍ2 よりも低い電力が与えられる。与えられる電力の量は、デカップルド（ｄｅｃｏｕｐｌｅｄ）プラズマ（例えば、誘導的に励起されたプラズマ）の場合にゼロにすることさえできる。
ＴＥＲＡ層は、Ｓｉ−Ｃ−Ｈ−Ｏまたは全ての他のＴＥＲＡ層からなる。また、窒素プラズマ暴露工程後に、炭素が取り除かれたＴＥＲＡ層は、そのまま残るか、または同じエッチング工程または別のエッチング工程で除去される。ＴＥＲＡ層は、酸化物層の上に設けられる。
また、本発明の方法は、窒化物層上に設けられた酸化物層上に設けられた、パターン形成されたＴＥＲＡ層を有する半導体デバイスを処理する方法を含む。この方法では、ＴＥＲＡ層は、酸化物層をパターン形成するために使用され、次に、ＴＥＲＡ層は、炭素を取り除かれ、ことによると完全に除去される。次に、酸化物層に転写されたパターンは、窒化物層をパターン形成するために使用される。全てのこれらの工程は、真空から半導体デバイスを移動することなく、同一真空系で実行されることが好ましい。プラズマは、０．２５よりも小さいＦ／（Ｎ＋Ｏ）比を有することが好ましい。プラズマは、酸素を含むことができる。
本発明の他の態様では、炭素は、酸素と有効量の窒素を含むプラズマにＴＥＲＡ層を曝すことによってＴＥＲＡ層から取り除かれる。
本発明は、フッ素をベースにしたエッチング・プラズマを使用する系、またはフッ素をベースにしたエッチング・プラズマとコンパチブルな系でＴＥＲＡ層をエッチングする方法を提供する。酸素プラズマに窒素を加えると、ＴＥＲＡ層のエッチング・レートが高くなることが見い出された。酸素／窒素プラズマは、フッ素をベースにしたエッチング系とコンパチブルである（すなわち、酸素／窒素プラズマは、シリコン物理的成分を腐食しない）ので、ＴＥＲＡ層を除去するためにウエハをフッ素系から移動する必要がない。また、窒素／酸素プラズマは、下層の酸化物層および窒化物層に、不所望なプロファイルを形成しない。この効果については特定のメカニズムに限定されることなく、酸素プラズマに窒素を加えることによって生じる高められたエッチング・レートは、ＴＥＲＡ層のシリコン−炭素結合が弱められることによって、またはシリコン−炭素結合の破断によって生じると思われる。本発明の方法では、炭素は、窒素の存在のためにＴＥＲＡ層から除去され、酸素プラズマでＴＥＲＡ層を更にエッチング可能にする。本発明の方法は、フッ素を必要としない。本発明は、ＴＥＲＡ層を剥離するためにウエハをフッ素系から移動することを必要とすることなく、ＴＥＲＡハード・マスク／ＡＲＣ層の使用を可能にする。これは、より簡略で、より低価格で、より効率的な処理が行える同一系で実行される多くの工程を可能にする。
図１は、本発明で使用する開始構造を示している。この構造は、例えばシリコンのような基板２０、窒化物層２２、および窒化物層２２上の酸化物層２４からなる。ＴＥＲＡ層２６は、酸化物層の上に設けられる。ＴＥＲＡ層２６は、ハード・マスク、ＡＲＣ、またはその両方として機能することができる。レジスト層３０は、フォトリソグラフィによって形成された開口部２８を有する。酸化物層２４と窒化物層２２は、ＣＶＤまたは他の方法によって付着される。
図１の、窒化物上に酸化物が設けられる構造は、半導体デバイスの製造において、種々のキャパシタに使われる。この例は、以下の構成を含む。（１）シリコン・マスク：酸化物はマスクとして機能し、窒化物は研磨ストップとして機能する。（２）配線レベル：窒化物は、酸化物付着の際に銅の酸化が避けられるように、銅線を覆うために使用される。酸化物は、銅線を分離する誘電体として使われる。（３）ビア・レベル：この応用では、酸化物は、ビア誘電体であり、窒化物まで選択的にエッチングされる。窒化物は、緩やかなエッチングで除去される。窒化物を緩やかに除去できるので、コンタクト領域への損傷は阻止される。酸化物は、一般にシリコン上に直接に存在するならば、シリコンに損傷を与えることなく除去できない。（４）ゲート・スペーサ：窒化物は、エッチング・ストップとして使われる。
本発明は、図１に示す酸化物／窒化物層の全ての応用に適用可能である。実際に、本発明は、フッ素をベースにした系、またはフッ素とコンパチブルな系において、ＴＥＲＡ層が剥離されなければならないあらゆる状況に適用可能である。
図２は、本発明によるＴＥＲＡエッチング工程後の構造を示している。図２において、レジスト３０は、ＴＥＲＡ層２６をパターン形成するためのマスクとして使用される。ＴＥＲＡ層２６は、ハード・マスクとして機能し、ＡＲＣとしても機能することができる。ＴＥＲＡ層２６は、この技術分野で知られている処理、例えば、高スパッタ成分（高ＲＦエネルギー）を有するプラズマでエッチングされる。
図３は、本発明による酸化物エッチング工程後の構造を示している。図３において、酸化物層２４は、ＴＥＲＡ層をハード・マスクとして使用して、フッ素をベースにしたプラズマによりエッチングされる。ＴＥＲＡは、二酸化シリコンをエッチングするために使用される、フッ素をベースにしたエッチング・プラズマに対して高い耐性を有するために、酸化物エッチング工程のハード・マスクとして使用するのに適した優れた物質である。
図４は、本発明によるレジスト剥離工程後の構造を示している。図４において、レジスト層は剥離されている。例えば、レジストは、酸素プラズマで剥離される。レジストを剥離する方法は、この技術分野において良く知られている。あるいはまた、レジストは、図３の酸化物エッチング工程の前に剥離することができる。
図５は、本発明によるＴＥＲＡ剥離工程後の構造を示している。ＴＥＲＡ剥離工程は、本発明において重要である。本発明は、多くの利点を与えるＴＥＲＡ剥離工程の新たな方法を教示する。本発明では、ＴＥＲＡ層２６は、酸素プラズマに有効量の窒素を加え、窒素／酸素プラズマにＴＥＲＡ層２６を曝すことによって剥離される。任意ではあるが、フッ化炭素もプラズマに含めることができる。ＴＥＲＡ層２６は、酸化物エッチング工程で用いられる、フッ素をベースにした系からウエハを移動することなく剥離される。窒素／酸素プラズマおよび窒素／酸素／フッ化炭素プラズマは、フッ素エッチング・プラズマ用に構成された系とコンパチブルである。したがって、ＴＥＲＡ層剥離工程は、酸化物エッチング工程のために使用される系、および後の処理工程のために使用される系と同じ系で実行できる。
図６は、本発明による窒化物エッチング工程後の構造を示している。図６において、酸化物層２４は、窒化物層２２をエッチングするためのマスクとして使用される。この窒化物エッチング工程は、フッ素をベースにしたプラズマを使用して実行でき、したがって、前のエッチング工程でＴＥＲＡ剥離のために使用される系と同じ系で実行できることが分かる。
図７は、本発明によるシリコン・エッチング工程後の構造を示している。図７において、シリコン基板２０は、酸化物層２４をマスクとして使用してエッチングされる。シリコン・エッチング工程は、フッ素をベースにしたプラズマを使用しても実行できる。
本発明では、ＴＥＲＡ剥離工程は、ＴＥＲＡ開口工程、酸化物エッチング工程および窒化物エッチング工程のために使用される系と同じエッチング系で実行できる。これは、ウエハを、ＴＥＲＡ層２６を剥離するために別の系に移送する必要がないので、有効な利点を与える。また、本発明によるＴＥＲＡ剥離工程は、窒化物エッチング工程または酸化物エッチング工程のプロファイルを不都合に変更しない。
本発明によるＴＥＲＡ剥離工程で使用される窒素は、元素形態（Ｎ2 ）、原子形態（Ｎラジカル）、ＮＨ3 およびＮＦ3 を含む、どのような形態をもとることが可能である。酸素は、解離するどのような形態、例えばＯ2 （この形態が好ましい）をもとることが可能である。フッ素が使用される場合には、フッ化炭素の形態で使用されるのが好ましい。
ＴＥＲＡ剥離に使用されるプラズマは、窒素を含まなければならず、そして酸素またはフッ素を含んでも良いし、含まなくても良い。フッ素は、酸化物をエッチングする傾向があるが、またＴＥＲＡ層をより速くエッチングする。酸化物層をエッチングすることを避けなければならず、酸化物に対するＴＥＲＡの高選択性が望まれるならば（これは、一般にＴＥＲＡ剥離の場合である）、プラズマのフッ素含有量は、少ないかまたはゼロであるべきである。具体的には、酸素と窒素の合計に対するフッ素の原子比は、Ｆ／（Ｎ＋Ｏ）＜０．２５またはＦ／（Ｎ＋Ｏ）＜０．１によって与えられる範囲内にあるべきである。ＴＥＲＡ層からの炭素の十分な除去は、窒素のみ、および任意に酸素を含むプラズマによって行われる。酸素は、ＴＥＲＡからの炭素の除去率を増大させる傾向があり、下層のＳｉＯ2 層に対する選択性を大きくすることができる。
また、フッ素の存在は、フォトレジストが存在するときにフォトレジストに対するＴＥＲＡの選択性を与える傾向がある。ＴＥＲＡ剥離工程では、フォトレジストは、一般に存在せず、従って、選択性は必要とされない。しかしながら、ＴＥＲＡがフォトレジストの存在によりエッチングされ、フォトレジストに対する選択性が望まれる場合には、フッ素を追加することができる。
特定のエッチング・メカニズムに限定されることを望まないが、本発明のプラズマ中の窒素は、ＴＥＲＡ層中の炭素と結合し、揮発する揮発性シアン化物（ＣＮ）化合物を形成すると思われる。この方法により、炭素は、ＴＥＲＡ層から除去され、炭素が取り除かれたＴＥＲＡ層を、プラズマ中の他の化学種（例えば、酸素またはフッ素）によって除去可能にする。例えば、Ｓｉ−Ｃ−Ｈ−Ｏ ＴＥＲＡ層の場合には、窒素は、炭素と結合して炭素を除去し、Ｓｉ−ＯまたはＳｉ−Ｏ−Ｈ物質を残すことができる。多くの場合に、残余のＳｉ−Ｏ物質は、特にＴＥＲＡ層の下の層がＳｉＯ2 であるならば、許容できる。
ＴＥＲＡ層は、単一のエッチング・プラズマを使用して、単一のエッチング工程で炭素が除去されて剥離される。この場合に、例えば、エッチング・プラズマは、Ｎ2 ／Ｏ2 プラズマまたはＮ2 ／Ｏ2 ／フッ化炭素プラズマより成る。あるいはまた、ＴＥＲＡ層は、２つの工程で剥離される。最初の工程は、ＴＥＲＡ層の炭素を取り除き、次の工程は、炭素が取り除かれたＴＥＲＡ層を剥離する。例えば、ＴＥＲＡ層は、Ｎ2 ／Ｏ2 プラズマで炭素が取り除かれ、その後、炭素が取り除かれたＴＥＲＡ（例えば、Ｓｉ−Ｏ−Ｈ物質）は、フッ化炭素プラズマまたは塩素プラズマで剥離される。例えば、炭素が取り除かれたＴＥＲＡは、ＣＦ4 ／ＣＨＦ3 ／Ｏ2 のようなフッ素を含むエッチング・プラズマ、またはＣｌ2 ／Ｏ2 エッチング・プラズマでエッチングされる。
生成されたＣＮ化合物は、分光測光によって検出され、ＣＮの測定値は、処理終点検出に使用される。全てのまたはほとんど全ての炭素がＴＥＲＡ層から除去されると、系中の全てのＣＮの量が排出され、プラズマは急速に減少する。これは、ＴＥＲＡ層が炭素を取り除かれた（例えば、Ｓｉ−Ｏ物質に変換された）こと、またはＴＥＲＡ層が完全に剥離されたことを示す。
一酸化炭素および二酸化炭素が、通常、このＴＥＲＡ剥離処理を妨げることに留意すべきである。塩素および臭素は、このＴＥＲＡ除去エッチング系とコンパチブルであるが、フッ素をベースにしたエッチング系とコンパチブルでないので、一般には除外される。
本発明の方法では、比較的に低いＲＦエネルギー強度および低いバイアス電圧が、ＴＥＲＡ層を剥離するために使用される。一般的には、２００ｍｍウエハに対しては、５００ワットより低い電力が必要とされるが（０．４ワット／ｃｍ2 よりも低いエネルギー／ウエハ表面積比に相当する）、２００ワット（０．１６ワット／ｃｍ2 ）より低い電力も使用できる。２００Ｖより低いバイアス電圧も好ましい。一般に、低電力および低バイアス電圧は、高電力および高バイアスが、下層の酸化物層および窒化物膜に損傷を与える傾向があるので、ＴＥＲＡ剥離工程のためには好ましい。損傷には、酸化物角部の面取り、電気的短絡および微小寸法（ＣＤ）制御不良が含まれる。それに比べると、ＴＥＲＡ開口工程は、比較的に高い電力（例えば５００ワットより大きい電力）および高スパッタ成分を使用する。ＴＥＲＡ開口工程は、下層の酸化物層に損傷を与える恐れがほとんど無いので、このような高電力を使用することができる。また、ＴＥＲＡ剥離のための低いＲＦエネルギーおよびバイアス電圧は、酸化物に対するＴＥＲＡ剥離の選択性を改善するのに役立つ。選択性は、剥離工程については、酸化物に損傷を与えることを避けるために重要である。１０：１よりも大きい選択性が、本発明の方法に関して可能である。Ｓｉ−Ｏ結合が、解離のために比較的に高いイオン・エネルギーを必要とし、したがって、かなりのフッ素を含んでいても、低いイオン・エネルギー・プラズマにおいて存続し続ける傾向があるために、高い選択性が与えられる。さらに一般に、ウエハに与えられるＲＦエネルギー、およびバイアス電圧は、入射イオン・エネルギーが約２００ｅＶより低くなるように調整されるべきである。このような低いイオン・エネルギーは、窒素に、膜から炭素を除去させるためは十分であるが、下層の、曝された酸化物層に損傷を与えるほど十分には高くない。
ここで具体的に述べられたＲＦワット数は、ＴＥＲＡ層が剥離され、または炭素が除去されるウエハまたは半導体デバイスに直接与えられるエネルギーにのみ適用されることに留意すべきである。デカップルド（ｄｅｃｏｕｐｌｅｄ）プラズマ（例えば、誘導的に励起されたプラズマ）は、ウエハに直接にゼロ・エネルギーを与えると理解される。
次の表は、本発明によるＴＥＲＡ剥離についての２００ｍｍウエハに対する例示的な電力および自己バイアス電圧を、酸化物エッチングおよび窒化物エッチングについて、同じパラメータで比較して示している。
Figure 0003828101
 上に示されたＲＦ電力、ガス・フローおよびプラズマ圧力は、２００ｍｍプラズマ処理装置に適用される。本発明は、３００ｍｍウエハまたは全ての他の大きさのウエハについて使用できる。本発明が異なる大きさのウエハに適用されるならば、ＲＦエネルギーは、ウエハ表面積に応じて決定すべきである。ガス・フローは、プラズマ・チャンバー容積に応じて決定する。プラズマ圧力は、一般に約１．３３〜１３３．３２Ｐａ（約１０〜１０００ｍＴｏｒｒ）の範囲である。
以下に、ＴＥＲＡ層から炭素を除去するのに有用である幾つかの特定のエッチング条件を示す。
条件１
ＲＦ電力：ウエハに直接与えられる１５０ワット
Ｏ2 ：２０ｓｃｃｍ
Ｎ2 ：１００ｓｃｃｍ
圧力：５．３３Ｐａ（４０ｍＴｏｒｒ）
プラズマ容量：６リットル
Ｆ／（Ｎ＋Ｏ）比：０
条件２
ＲＦ電力：ウエハに直接与えられる１２０ワット
Ｏ2 ：２０ｓｃｃｍ
Ｎ2 ：１００ｓｃｃｍ
ＣＨＦ3 ：５ｓｃｃｍ
圧力：５．３３Ｐａ（４０ｍＴｏｒｒ）
プラズマ容量：６リットル
Ｆ／（Ｎ＋Ｏ）比：０．０６２５
上述した実施例が、本発明の範囲を逸脱することなく多くの態様で変更できることは、当業者には明らかである。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）基板上に設けられたＴＥＲＡ層から炭素を除去する方法であって、
（ａ）窒素を含むプラズマに前記層を曝す工程を含む方法。
（２）前記プラズマは、酸素およびフッ素の少なくとも１種を更に含む上記（１）に記載の方法。
（３）前記プラズマは、原子比で計算して、０．２５よりも小さいＦ／（Ｎ＋Ｏ）比を有する上記（２）に記載の方法。
（４）前記工程（ａ）の際に、生成されたＣＮ化合物を検出する工程を更に含む上記（１）に記載の方法。
（５）前記ＣＮ化合物の値により前記工程（ａ）の終点を検出する工程を更に含む上記（４）に記載の方法。
（６）前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ2 よりも低い強度を有するＲＦエネルギーで励起される上記（１）に記載の方法。
（７）前記ＴＥＲＡ層は、Ｓｉ−Ｃ−Ｈ−Ｏ物質をから成る上記（１）に記載の方法。
（８）前記工程（ａ）の後に、炭素が取り除かれたＴＥＲＡ層を除去する工程を更に含む上記（１）に記載の方法。
（９）前記ＴＥＲＡ層は、二酸化シリコン層の上に設けられる上記（１）に記載の方法。
（１０）基板上の窒化物層上に設けられた酸化物層上に設けられたパターン形成されたＴＥＲＡ層を有する半導体デバイスを処理する方法であって、
（ａ）ＴＥＲＡ層パターンに従って、フッ素をベースにしたプラズマで酸化物層をエッチングする工程と、
（ｂ）窒素を含むプラズマにＴＥＲＡ層を曝すことによってＴＥＲＡ層から炭素を除去する工程と、
（ｃ）ＴＥＲＡ層から酸化物層に転写されたパターンに従って窒化物層をエッチングする工程とを含む方法。
（１１）前記工程（ａ）、（ｂ）および（ｃ）は、真空から前記半導体デバイスを移動することなく同一エッチング系で実行される上記（１０）に記載の方法。
（１２）前記窒素を含むプラズマは、酸素およびフッ素を更に含み、原子比で計算して、０．２５より小さいＦ／（Ｎ＋Ｏ）比を有する上記（１０）に記載の方法。
（１３）前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ2 よりも低い強度を有するＲＦエネルギーで励起される上記（１０）に記載の方法。
（１４）基板上に設けられたＴＥＲＡ層から炭素を取り除く方法であって、
（ａ）酸素、フッ素および窒素を含むプラズマにＴＥＲＡ層を曝す工程を含む方法。
（１５）前記プラズマは、原子比で計算して、０．２５より小さいＦ／（Ｎ＋Ｏ）比を有する上記（１４）に記載の方法。
（１６）前記工程（ａ）の際に、生成されたＣＮ化合物を検出する工程を更に含む上記（１４）に記載の方法。
（１７）前記ＣＮ化合物の値により前記工程（ａ）の停止を検出する工程を更に含む上記（１６）に記載の方法。
（１８）前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ2 よりも低い強度を有するＲＦエネルギーで励起される上記（１４）に記載の方法。
本発明で使用するＴＥＲＡハード・マスクを有する多層構造を示す図である。 ＴＥＲＡ開口工程後の構造を示す図である。 酸化物エッチング工程後の構造を示す図である。 レジスト剥離工程後の構造を示す図である。 ＴＥＲＡ剥離工程後の構造を示す図である。 窒化物エッチング工程後の構造を示す図である。 シリコン・エッチング工程後の構造を示す図である。
符号の説明
２０ 基板
２２ 窒化物層
２４ 酸化物層
２６ ＴＥＲＡ層
２８ 開口部
３０ レジスト層

Claims (11)

  1. 基板上に設けられ、下層の膜のパターン転写マスクとして使われるハード・マスク層であるＴＥＲＡ層から炭素を除去する方法であって、
    （ａ）窒素を含むプラズマに前記層を曝す工程を含み、
    前記プラズマは、酸素およびフッ素の少なくとも１種を更に含み、
    前記プラズマは、原子比で計算して、０．１よりも小さいＦ／（Ｎ＋Ｏ）比を有し、
    前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ 2 よりも低い強度を有するＲＦエネルギーで励起される
    方法。
  2. 前記工程（ａ）の際に、生成されたＣＮ化合物を検出する工程を更に含む請求項１に記載の方法。
  3. 前記ＣＮ化合物の値により前記工程（ａ）の終点を検出する工程を更に含む請求項２に記載の方法。
  4. 前記ＴＥＲＡ層は、Ｓｉ−Ｃ−Ｈ−Ｏ物質から成る請求項１に記載の方法。
  5. 前記工程（ａ）の後に、炭素が取り除かれたＴＥＲＡ層を除去する工程を更に含む請求項１に記載の方法。
  6. 前記ＴＥＲＡ層は、二酸化シリコン層の上に設けられる請求項１に記載の方法。
  7. 基板上の窒化物層上に設けられた酸化物層上に設けられたパターン形成されたＴＥＲＡ層を有する半導体デバイスを処理する方法であって、
    （ａ）ＴＥＲＡ層パターンに従って、フッ素をベースにしたプラズマで酸化物層をエッチングする工程と、
    （ｂ）窒素を含むプラズマにＴＥＲＡ層を曝すことによってＴＥＲＡ層から炭素を除去する工程と、
    （ｃ）ＴＥＲＡ層から酸化物層に転写されたパターンに従って窒化物層をエッチングする工程とを含み、
    前記窒素を含むプラズマは、酸素およびフッ素を更に含み、原子比で計算して、０．１より小さいＦ／（Ｎ＋Ｏ）比を有し、
    前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ 2 よりも低い強度を有するＲＦエネルギーで励起される
    方法。
  8. 前記工程（ａ）、（ｂ）および（ｃ）は、真空から前記半導体デバイスを移動することなく同一エッチング系で実行される請求項７に記載の方法。
  9. 基板上に設けられ、下層の膜のパターン転写マスクとして使われるハード・マスク層であるＴＥＲＡ層から炭素を取り除く方法であって、
    （ａ）酸素、フッ素および窒素を含むプラズマにＴＥＲＡ層を曝す工程を含み、
    前記プラズマは、原子比で計算して、０．１より小さいＦ／（Ｎ＋Ｏ）比を有し、
    前記プラズマは、前記基板に与えられる０．４ワット／ｃｍ 2 よりも低い強度を有するＲＦエネルギーで励起される
    方法。
  10. 前記工程（ａ）の際に、生成されたＣＮ化合物を検出する工程を更に含む請求項９に記載の方法。
  11. 前記ＣＮ化合物の値により前記工程（ａ）の停止を検出する工程を更に含む請求項１０に記載の方法。
JP2003310664A 2002-09-16 2003-09-02 基板上に設けられたｔｅｒａ層から炭素を除去する方法 Expired - Fee Related JP3828101B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/244,362 US6903023B2 (en) 2002-09-16 2002-09-16 In-situ plasma etch for TERA hard mask materials

Publications (2)

Publication Number Publication Date
JP2004111958A JP2004111958A (ja) 2004-04-08
JP3828101B2 true JP3828101B2 (ja) 2006-10-04

Family

ID=31991890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003310664A Expired - Fee Related JP3828101B2 (ja) 2002-09-16 2003-09-02 基板上に設けられたｔｅｒａ層から炭素を除去する方法

Country Status (3)

Country Link
US (1) US6903023B2 (ja)
JP (1) JP3828101B2 (ja)
KR (1) KR100586758B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877161B2 (en) 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
TW200503066A (en) * 2003-07-07 2005-01-16 Macronix Int Co Ltd Process for reworking semiconductor patterned photoresist layer
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US7497959B2 (en) * 2004-05-11 2009-03-03 International Business Machines Corporation Methods and structures for protecting one area while processing another area on a chip
US7172969B2 (en) * 2004-08-26 2007-02-06 Tokyo Electron Limited Method and system for etching a film stack
US7485573B2 (en) * 2006-02-17 2009-02-03 International Business Machines Corporation Process of making a semiconductor device using multiple antireflective materials
US7718543B2 (en) * 2006-12-08 2010-05-18 Applied Materials, Inc. Two step etching of a bottom anti-reflective coating layer in dual damascene application
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
JP2011009636A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd ビアホールの形成方法
WO2018053487A1 (en) * 2016-09-19 2018-03-22 Tokyo Electron Limited Method of in situ hard mask removal

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394741A (en) * 1990-07-11 1995-03-07 Olympus Optical Co., Ltd. Atomic probe microscope
EP0511662B1 (en) * 1991-04-30 1996-07-10 Matsushita Electric Industrial Co., Ltd. Scanning probe microscope, molecular processing method using the scanning probe microscope and DNA base arrangement detecting method
WO1993018525A1 (en) * 1992-03-13 1993-09-16 Park Scientific Instruments Corp. Scanning probe microscope
US5372930A (en) * 1992-09-16 1994-12-13 The United States Of America As Represented By The Secretary Of The Navy Sensor for ultra-low concentration molecular recognition
US5470661A (en) * 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
US5354985A (en) * 1993-06-03 1994-10-11 Stanford University Near field scanning optical and force microscope including cantilever and optical waveguide
US5690894A (en) * 1995-05-23 1997-11-25 The Regents Of The University Of California High density array fabrication and readout method for a fiber optic biosensor
US5807758A (en) * 1995-07-21 1998-09-15 Lee; Gil U. Chemical and biological sensor using an ultra-sensitive force transducer
JP3577141B2 (ja) * 1995-09-22 2004-10-13 オリンパス株式会社 プローブ走査機構、および、それを用いた走査型プローブ顕微鏡
JP3260619B2 (ja) * 1996-03-19 2002-02-25 セイコーインスツルメンツ株式会社 光導波路プロ−ブおよび光システム
JP3264824B2 (ja) * 1996-04-11 2002-03-11 セイコーインスツルメンツ株式会社 光伝搬体プローブと走査型近視野顕微鏡及び光伝搬体プローブの透過孔形成方法
US6165335A (en) * 1996-04-25 2000-12-26 Pence And Mcgill University Biosensor device and method
US5886102A (en) * 1996-06-11 1999-03-23 Shipley Company, L.L.C. Antireflective coating compositions
US5939709A (en) * 1997-06-19 1999-08-17 Ghislain; Lucien P. Scanning probe optical microscope using a solid immersion lens
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6190839B1 (en) * 1998-01-15 2001-02-20 Shipley Company, L.L.C. High conformality antireflective coating compositions
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
JP4523094B2 (ja) * 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法
US6472306B1 (en) * 2000-09-05 2002-10-29 Industrial Technology Research Institute Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6724069B2 (en) * 2001-04-05 2004-04-20 International Business Machines Corporation Spin-on cap layer, and semiconductor device containing same

Also Published As

Publication number Publication date
KR100586758B1 (ko) 2006-06-08
KR20040024837A (ko) 2004-03-22
US20040053504A1 (en) 2004-03-18
US6903023B2 (en) 2005-06-07
JP2004111958A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
US6461974B1 (en) High temperature tungsten etching process
US6010966A (en) Hydrocarbon gases for anisotropic etching of metal-containing layers
US20040178169A1 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
US20080197109A1 (en) Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
KR20030022361A (ko) 티타늄 질화물 에칭방법
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
JP2008263186A (ja) フォトレジストに対して高選択性を有するハロゲンフリーのアモルファスカーボンマスクエッチング
TWI821356B (zh) 釕硬遮罩製程
JP3828101B2 (ja) 基板上に設けられたｔｅｒａ層から炭素を除去する方法
JPH10125659A (ja) 有機反射防止膜（ａｒｃ）のエッチング方法
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
JP2004505464A (ja) 半導体構造物から有機残留物を除去する方法
JP2007142099A (ja) プラズマエッチング方法
TWI705492B (zh) 用於不須氧化一單元及源極線之乾剝蝕之方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JPH07161689A (ja) ドライエッチング方法
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
JP2006276869A (ja) 半導体装置の製造方法
JP4548873B2 (ja) ＴｉＮ層を等方性エッチングなしにアッシングするドライアッシング方法
Aoki et al. Low-Temperature Etching of 0.2 µm Al Patterns Using a SiO2 Mask
JPH07297281A (ja) 接続孔の製造方法
JPH07106308A (ja) ドライエッチング方法
JP4372811B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20050714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060626

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20060626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees