KR100265969B1 - 레이저를이용한불량다이표시방법 - Google Patents

레이저를이용한불량다이표시방법 Download PDF

Info

Publication number
KR100265969B1
KR100265969B1 KR1019970044927A KR19970044927A KR100265969B1 KR 100265969 B1 KR100265969 B1 KR 100265969B1 KR 1019970044927 A KR1019970044927 A KR 1019970044927A KR 19970044927 A KR19970044927 A KR 19970044927A KR 100265969 B1 KR100265969 B1 KR 100265969B1
Authority
KR
South Korea
Prior art keywords
die
laser
fuse box
bad
defective
Prior art date
Application number
KR1019970044927A
Other languages
English (en)
Other versions
KR19990021386A (ko
Inventor
홍재근
이대원
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970044927A priority Critical patent/KR100265969B1/ko
Publication of KR19990021386A publication Critical patent/KR19990021386A/ko
Application granted granted Critical
Publication of KR100265969B1 publication Critical patent/KR100265969B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼에서 절단된 다이중에서 불량한 다이를 표시를 하는 방법에 있어서, 상기 다이를 테스트를 이용하여 각각의 다이에 대한 정보를 파악하는 프리 레이저 테스트 단계와, 상기 단계 후에 다이에 대하여 파악된 정보를 이용하여 교정가능한 다이를 교정하는 레이저 리페어 단계와, 상기 단계 후에 교정된 다이에 대하여 최종적으로 양/불량 여부를 모니터링하는 포스트 레이저 테스트단계와, 상기 단계 후에 불량 여부로 파악된 다이의 상부면에 설치된 퓨즈박스의 폴리퓨즈막에 레이저광을 조사하여 색상을 변색시켜서 불량한 다이를 표시하는 레이저 마킹 단계와, 양/불량의 다이의 뒷부분을 그라인딩(Grinding)하는 빽 그라인딩 단계로 이루어진 것을 특징으로 하는 레이저를 이용한 불량다이 표시방법인 바, 레이저광을 퓨즈박스에 조사하여 퓨즈박스의 폴리퓨즈막이 녹아서 상층으로 이동하여 나이트라이드막을 변색시켜 다이의 불량 여부를 표시하도록 하므로 단시간에 불량한 다이를 표시하여서 제조공정의 시간손실을 줄이도록 하는 매우 유용하고 효과적인 발명이다.

Description

레이저를 이용한 불량다이 표시방법{Method for notifying bad die using laser}
본 발명은 불량다이(Die)를 표시하는 방법에 관한 것으로서, 특히, 다이의 상부면 적소에 직사각형상의 퓨즈박스를 설치하고, 이 퓨즈박스의 상부면에 산화막과 나이트라이드막을 순차적으로 적층하여 다이가 불량인 경우에 레이저광을 퓨즈박스에 조사하여 폴리퓨즈막이 녹아서 상층으로 이동하여 나이트라이드막을 변색시켜 다이의 불량 여부를 표시하도록 하는 레이저를 이용한 불량다이 표시방법에 관한 것이다.
일반적으로, 반도체장치를 만들기 위하여서는 각종의 공정을 거쳐서 제조된 웨이퍼(Wafer)를 직사각형상의 얇은 조각을 잘라내어 그 조각위에 각종의 장치를 설치하여 사용하게 되며, 이와 같이, 얇은 조각은 다이(Die ; 칩이라도고 칭함)라고 불리우며, 이 다이의 상부면에 다이오드, 트랜지스터 및 기타의 디바이스 등을 설치하여 만들게 되는 것으로서, 이때 대량으로 제조된 다이를 정상품인지 불량품인지 여부를 여러 단계의 테스트를 거쳐서 판단하고 불량품인 경우에는 다이에 불량의 표시를 하게 되는 것이다.
도 1은 종래의 양호한 다이와 불량다이를 표시하는 방법을 개략적인 순서를 보인 도면으로서, 일반적으로 불량다이를 판단하여 표시하는 방법은 제조된 웨이퍼를 사각형상의 작은 조각인 다이로 절단시킨 후에 이 다이를 프리 레이저 테스트 단계(S1)를 통하여 각각의 다이에 대한 정보를 인식하고 파악하여 레이저 리페어 시스템에 보내어 이 정보를 이용하여 교정 가능한 다이를 교정(Repair)하는 레이저 리페어단계(S2)와, 이 단계(S2) 후에 교정된 다이에 대한 양/불량 여부를 최종적으로 모니터링하여 판단하는 포스트 레이저 테스트단계(S3)를 거쳐 양/불량의 다이의 뒷부분을 그라인딩(Grinding)하는 빽 그라인딩 단계(S4)를 거쳐서 다시 테스트라인에 있는 잉킹(Inking)장비를 이용하여 양호한 다이와 불량한 다이를 잉크로써 표시(Marking)하는 잉킹 단계(S5)를 거치게 되고, 이 잉킹단계(S5)에서 잉킹된 다이를 견고하게 하기 위한 베이크단계(S6)를 거쳐서 조립이 이루어지게 되는 것이다.
그런데, 상기한 바와 같이, 종래에 양호한 다이와 불량한 다이를 구별하기 위하여서는 잉크를 다이의 표면 적소에 표시한 후에 다이의 표면에 표시된 잉크표시가 그대로 남아 있도록 하기 위하여 별도의 베이킹 단계(S6)를 거쳐 잉크를 견고하게 마킹시키는 것으로서, 이 종래의 방법은 불량한 다이와 양호한 다이를 구별하기 위하여 표시하는 잉킹단계와 이 잉킹단계 후에 거치게 되는 다이의 잉킹된 부분을 견고하게 하는 베이크단계에 시간이 많이 걸리되어 전체공정에서 시간 손실이 커지는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 다이의 상부면 적소에 직사각형상의 퓨즈박스를 설치하고, 이 퓨즈박스의 상부면에 산화막과 나이트라이드막을 순차적으로 적층하여 다이가 불량인 경우에 레이저광을 퓨즈박스에 조사하여 폴리퓨즈막을 녹이고 상층으로 이동시켜 이 녹은 폴리가 나이트라이드막을 변색시켜 다이의 불량 여부를 표시하도록 하므로 단시간에 불량한 다이를 표시하여서 반도체장치의 제조공정상의 시간손실을 줄이는 것이 목적이다.
도 1은 종래의 불량다이를 표시하는 방법을 개략적인 순서를 보인 도면이고,
도 2는 본 발명에 따른 레이저를 이용한 불량다이를 표시하는 방법을 순차적으로 보인 도면이고,
도 3은 본 발명에 따른 불량다이를 표시하기 위한 퓨즈박스가 다이에 설치된 상태를 보인 도면이고,
도 4는 본 발명에 따른 불량다이 표시용 퓨즈박스를 보인 도면이고,
도 5는 본 발명에 따른 다이에 퓨즈박스가 설치된 상태 단면도이다.
-도면의 주요부분에 대한 부호의 설명-
60 : 다이 70 : 퓨즈박스
72 : 폴리퓨즈막 80 : 필드산화막
90 : 산화막 100 : 나이트라이드막
이러한 목적은 웨이퍼에서 절단된 다이중에서 불량한 다이를 표시를 하는 방법에 있어서, 상기 다이를 테스트를 이용하여 각각의 다이에 대한 정보를 파악하는 프리 레이저 테스트단계와, 상기 단계 후에 다이에 대하여 파악된 정보를 이용하여 교정가능한 다이를 교정하는 레이저 리페어단계와, 상기 단계 후에 교정된 다이에 대하여 최종적으로 양/불량 여부를 모니터링하는 포스트 레이저 테스트단계와, 상기 단계 후에 불량 여부로 파악된 다이의 상부면에 설치된 퓨즈박스의 폴리퓨즈막에 레이저광을 조사하여 색상을 변색시켜서 불량한 다이를 표시하는 레이저 마킹 단계와, 양/불량의 다이의 뒷부분을 그라인딩(Grinding)하는 빽 그라인딩 단계로 이루어진 것을 특징으로 하는 레이저를 이용한 불량다이 표시방법를 제공함으로써 달성된다.
그리고, 상기 다이의 모서리 적소에 설치된 퓨즈박스의 상부면에 산화막과, 그 산화막 상에는 나이트라이드막을 적층시켜서 레이저광이 퓨즈박스의 폴리퓨즈막을 녹이고, 이 녹은 폴리가 상층으로 산화막을 통하여 이동하여 나이트라이드막과 결합되어 변색을 일으키므로 불량한 다이를 구별하도록 하는 것이다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 레이저를 이용한 불량다이 표시방법에 대하여 상세히 설명한다.
도 2는 본 발명에 따른 레이저를 이용한 불량다이를 표시하는 방법을 순차적으로 보인 도면이다.
도 3은 본 발명에 따른 불량다이를 표시하기 위한 퓨즈박스가 다이에 설치된 상태를 보인 도면이다.
도 2 및 도 3에 도시된 바와 같이, 웨이퍼에서 절단된 다이중에서 불량한 다이를 표시를 하는 본 발명의 방법은 다음과 같다.
우선, 상기 다이(60)를 테스트를 이용하여 각각의 다이(60)에 대한 정보를 파악하는 프리 레이저 테스트 단계(S10)를 거치고, 다이(60)에 대하여 파악된 정보를 이용하여 교정가능한 다이(60)를 레이저 리페어 단계(S2)를 통해 교정하도록 한다. 그리고, 교정된 다이(60)에 대하여 최종적으로 양/불량 여부를 모니터링하는 포스트 레이저 테스트단계(S30)를 거치고, 불량 여부로 파악된 다이(60)의 상부면에 설치된 퓨즈박스(70)의 폴리퓨즈막(72)에 레이저광을 조사하여 색상을 변색시켜서 불량한 다이(60)를 표시하는 레이저 마킹 단계(S40)를 통해 불량한 다이를 표시한다. 그 다음, 양/불량의 다이(60)의 뒷부분을 그라인딩(Grinding)하는 빽 그라인딩 단계(S50)를 거쳐 다이의 조립을 수행한다.
도 4는 본 발명에 따른 불량다이 표시용 퓨즈박스를 보인 도면이다.
도 5는 본 발명에 따른 다이에 퓨즈박스가 설치된 상태 단면도로서, 그 구조는 다이(60)의 모서리 적소에서 일정 간격으로 형성된 폴리퓨즈막(72)을 갖는 퓨즈박스(미도시함) 상부면에 산화막(90)과, 그 산화막(90) 상에 나이트라이드막(100)이 적층되어 있다.
그러면, 도 4 및 도 5을 참조하면, 본 발명에 따른 방법에서 레이저 마킹 단계(S40)는 이상이 있는 불량한 다이(60)의 상부면에 레이저광을 조사할 경우 나이트라이드막(100)과 산화막(90)을 투과한 레이저광이 퓨즈박스(70)의 폴리퓨즈막(72)을 녹이게 되고, 폴리퓨즈막(72)이 녹음에 따라 압력이 증가한 폴리퓨즈막(72)이 상측에 있는 산화막(90)을 통하여 나이트라이드막(100)쪽으로 분출하게 되고, 나이트라이드막(100)을 밀어내면서 나이트라이드막(100)을 변색시켜서 불량한 다이(60)를 표시하게 되는 것이다.
이와 같이, 본 발명은 프리레이저 테스트 단계(S10), 레이저 리페어(S20) 및 포스트 레이저 테스트단계(S30)는 종래 기술의 불량 다이 표시 방법과 동일하게 이루어지지만, 포스트 레이저 테스트단계(S30) 이후에 새롭게 레이저마킹 단계(S40)를 추가함으로써 종래의 불량 다이 표시 과정에서의 잉킹단계와 베이킹 단계를 생략할 수 있다.
따라서, 상기한 바와 같이 본 발명에 따른 레이저를 이용한 불량다이 표시방법을 이용하게 되면, 다이의 상부면 적소에 직사각형상의 퓨즈박스를 설치하고, 이 퓨즈박스의 상부면에 산화막과 나이트라이드막을 순차적으로 적층하여 다이가 불량인 경우에 레이저광을 퓨즈박스에 조사하고 이에 폴리퓨즈막이 녹아 상층으로 이동하면서 나이트라이드막이 변색되어 다이의 불량 여부를 표시하므로써 종래의 잉킹단계와 베이크단계를 생략할 수 있어 불량한 다이를 표시하는 작업시간을 줄일 수 있고 반도체소자의 제조공정을 단순화시키고 생산성을 증대시키는 잇점을 지닌 매우 유용하고 효과적인 발명인 것이다.

Claims (3)

  1. 웨이퍼에서 절단된 다이중에서 불량한 다이를 표시를 하는 방법에 있어서,
    상기 다이를 테스트를 이용하여 각각의 다이에 대한 정보를 파악하는 프리 레이저 테스트 단계와;
    상기 단계 후에 다이에 대하여 파악된 정보를 이용하여 교정가능한 다이를 교정하는 레이저 리페어 단계와;
    상기 단계 후에 교정된 다이에 대하여 최종적으로 양/불량 여부를 모니터링하는 포스트 레이저 테스트단계와;
    상기 단계 후에 불량 여부로 파악된 다이의 상부면에 설치된 퓨즈박스의 폴리퓨즈막에 레이저광을 조사하여 색상을 변색시켜서 불량한 다이를 표시하는 레이저 마킹 단계와,
    상기 단계 후에 양/불량의 다이의 뒷부분을 그라인딩(Grinding)하는 빽 그라인딩 단계로
    이루어진 것을 특징으로 하는 레이저를 이용한 불량다이 표시방법.
  2. 제 1 항에 있어서,
    상기 다이의 모서리 적소에 설치된 퓨즈박스의 상부면에 산화막과, 그 산화막 상에는 나이트라이드막이 차례로 적층되는 것을 특징으로 하는 레이저를 이용한 불량다이 표시방법.
  3. 제 1 항에 있어서,
    상기 퓨즈박스의 폴리퓨즈막은 일정간격으로 다수 개소 형성되는 것을 특징으로 하는 레이저를 이용한 불량다이 표시방법.
KR1019970044927A 1997-08-30 1997-08-30 레이저를이용한불량다이표시방법 KR100265969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970044927A KR100265969B1 (ko) 1997-08-30 1997-08-30 레이저를이용한불량다이표시방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970044927A KR100265969B1 (ko) 1997-08-30 1997-08-30 레이저를이용한불량다이표시방법

Publications (2)

Publication Number Publication Date
KR19990021386A KR19990021386A (ko) 1999-03-25
KR100265969B1 true KR100265969B1 (ko) 2000-09-15

Family

ID=19520435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044927A KR100265969B1 (ko) 1997-08-30 1997-08-30 레이저를이용한불량다이표시방법

Country Status (1)

Country Link
KR (1) KR100265969B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419540B1 (ko) * 2000-05-30 2004-02-19 인피니언 테크놀로지스 아게 광 퓨즈를 갖춘 반도체 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683386B1 (ko) * 2005-12-30 2007-02-15 동부일렉트로닉스 주식회사 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
KR100768464B1 (ko) * 2006-02-09 2007-10-18 주식회사 케이아이티 자동차용 퓨즈박스 커버판의 내용 표시방법
JP6964945B2 (ja) * 2018-01-05 2021-11-10 株式会社ディスコ 加工方法
KR20200060627A (ko) 2018-11-22 2020-06-01 (주)오토시스 센서와 지진 기록계 일체형 지진 감지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419540B1 (ko) * 2000-05-30 2004-02-19 인피니언 테크놀로지스 아게 광 퓨즈를 갖춘 반도체 장치

Also Published As

Publication number Publication date
KR19990021386A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
CN100428530C (zh) 有机电致发光显示装置的制造方法
KR100915418B1 (ko) 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법
KR100265969B1 (ko) 레이저를이용한불량다이표시방법
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
US6777250B1 (en) Manufacture of wafer level semiconductor device with quality markings on the sealing resin
US6137305A (en) Method and apparatus for testing laser bars
JPH07235617A (ja) 半導体装置
JPH08203973A (ja) 半導体装置および半導体装置の良否選別方法
US20080241999A1 (en) Semiconductor device and manufacturing method therefor
KR100327101B1 (ko) 반도체 패키지 마킹 검사공정에서의 오토티칭 제어방법
KR20030029483A (ko) 고분자막에 형성된 정보에 기초한 ic칩 식별방법
Ting et al. ANTIMIXING FLOW FOR SMALL OUTLINE PACKAGES
CN108650795A (zh) 封装基板的打码方法、加工方法及封装基板
KR910002829B1 (ko) 반도체장치
TWI249801B (en) Method for identifying defective substrate
KR20050101024A (ko) 퓨즈 패턴을 갖는 반도체 장치
CN110351961B (zh) Fpc板的贴片加工方法
JP2667275B2 (ja) 半導体装置の解析用試料製作方法および解析用試料の記号付け装置
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
KR20020034614A (ko) 웨이퍼의 불량칩 마킹 방법
KR940008292Y1 (ko) 인식퓨즈를 갖는 ic칩
JPH04171709A (ja) 半導体装置
JPH0878297A (ja) 半導体装置
KR20010010860A (ko) 몰딩후 불량 반도체 패키지 검출 방법
JPH01125949A (ja) 検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee