KR20020034614A - 웨이퍼의 불량칩 마킹 방법 - Google Patents

웨이퍼의 불량칩 마킹 방법 Download PDF

Info

Publication number
KR20020034614A
KR20020034614A KR1020000065020A KR20000065020A KR20020034614A KR 20020034614 A KR20020034614 A KR 20020034614A KR 1020000065020 A KR1020000065020 A KR 1020000065020A KR 20000065020 A KR20000065020 A KR 20000065020A KR 20020034614 A KR20020034614 A KR 20020034614A
Authority
KR
South Korea
Prior art keywords
wafer
chip
marking
defective
laser
Prior art date
Application number
KR1020000065020A
Other languages
English (en)
Inventor
허상재
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000065020A priority Critical patent/KR20020034614A/ko
Publication of KR20020034614A publication Critical patent/KR20020034614A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

본 발명은 웨이퍼의 불량칩 마킹 방법에 관한 것으로서, 반도체 웨이퍼 검사 공정시에 웨이퍼상의 불량으로 판단된 반도체 칩에 불량표시를 명확하게 할 수 있도록 웨이퍼의 불량으로 표시된 반도체 칩에 레이져빔를 사용하여 기호, 숫자, 모양이 마킹되도록 한 웨이퍼의 불량칩 마킹 방법을 제공하고자 한 것이다.

Description

웨이퍼의 불량칩 마킹 방법{Method for marking reject chip of wafer}
본 발명은 웨이퍼의 불량칩 마킹 방법에 관한 것으로서, 반도체 웨이퍼 제조후 웨이퍼상의 칩에 대한 불량 검사시, 불량표시를 레이져를 이용하여 마킹하는 방법에 관한 것이다.
통상적으로 반도체 웨이퍼는 집적회로를 만들기 위해 반도체 물질의 단결정을 성장시킨 원기둥 모양의 잉곳을 얇게 잘라서 원판모양으로 만든 것으로서, 가로 세로 방향으로 다수의 반도체 칩이 형성되어 있다.
상기와 같이 제조된 웨이퍼상의 반도체 칩을 광학기기와 같은 검사수단을 사용하여 작업자가 불량인지 정상인지를 검사하게 되는데, 불량의 칩이 발견되면 불량표시수단이 불량의 칩상으로 이동하여, 첨부한 도 2에 도시한 바와 같이 식별 가능하게 잉크 도팅을 하게 된다.
이때, 상기 도팅된 잉크의 두께는 25㎛ 정도의 두께로 표시된다.
상기 잉크의 표시 두께를 25㎛ 크기 이하로 제한하는 이유는 웨이퍼의 백그라인딩 작업시에 잉크의 표시 두께가 25㎛ 이상으로 크면, 평행하게 웨이퍼면을 그라인딩하는 그라이딩 수단이 잉크에 먼저 닿게 되는 바, 닿는 부위에 하중이 집중되어 웨이퍼에 크랙이 발생하고 깨지는 경우를 제어하기 위함이다.
그러나, 상기 잉크에 의한 불량 표시 방법은 잉크의 번짐 및 표시가 불명확하고, 상술한 바와 같이 웨이퍼에 크랙이 발생하며 깨지는 경우가 있으며, 잉크의 두께를 25㎛ 이하로 제어하기 어려운 단점이 있다.
따라서, 본 발명은 상기와 같은 점을 감안하여 반도체 웨이퍼 검사 공정시에 웨이퍼상의 불량으로 판단된 반도체 칩에 불량표시를 명확하게 할 수 있도록 웨이퍼의 불량으로 표시된 반도체 칩에 레이져빔를 조사하여 기호, 숫자, 모양등의 마킹이 이루어지도록 한 웨이퍼의 불량칩 마킹 방법을 제공하는데 그 목적이 있다.
도 1a,1b는 본 발명에 따른 웨이퍼의 불량칩 마킹 방법을 설명하기 위한 도면,
도 2는 종래의 웨이퍼의 불량칩 마킹방법을 설명하기 위한 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 웨이퍼12 : 레이져 마킹
14 : 잉크16 : 불량칩
이하, 본 발명을 첨부도면을 참조로 상세하게 설명하면 다음과 같다.
본 발명은 반도체 웨이퍼 불량 검사시 웨이퍼(10)상의 불량으로 판단된 칩에 대하여 레이져 주사수단이 이동하는 동시에 레이져빔을 조사함에 따라, 불량칩(16)상에 소정의 기호, 숫자, 모양등의 레이져 마킹(12)이 이루어지도록 한 것을 특징으로 한다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1a,1b는 본 발명에 따른 반도체 웨이퍼의 불량칩 마킹 방법을 설명하는 도면으로서, 상기 웨이퍼(10)는 상술한 바와 같이 집적회로를 만들기 위해 반도체 물질의 단결정을 성장시킨 원기둥 모양의 잉곳(Ingot)을 얇게 잘라 원판모양으로 만든 것으로서, 가로 세로 방향으로 다수의 반도체 칩이 형성되어 있다.
상기와 같이 제조된 반도체 웨이퍼(10)의 각각의 칩에 대하여 작업자가 불량검사를 실시하게 되는데, 검사중 불량으로 판단된 칩(16)이 발견되면, 레이져빔 조사수단을 불량으로 판단된 칩으로 이동시키는 동시에 레이져빔을 조사하여, 불량으로 판단된 칩(16)에 소정의 레이져 마킹(12)부호가 새겨지게 된다.
상기 레이져빔의 조사로 새겨진 식별부호는 첨부한 도 1a에 도시한 바와 같이 본딩패드가 형성된 웨이퍼(10)의 일면과 도 1b에 도시한 바와 같이 본딩패드가 없는 웨이퍼(10)의 후면에 제한되지 않고 여러 모양으로 새길 수 있다.
따라서, 종래처럼 불량으로 판단된 칩(16)에 잉크(14)가 도팅되어 돌출되어짐이 배제되어, 그라인딩 수단에 의한 웨이퍼(10)의 백그라인딩 작업이 용이하게 실시될 수 있다.
한편, 상기 본딩패드가 형성된 웨이퍼의 일면에 소정의 레이져 마킹(12)부호를 형성하는 시기는 칩부착 공정시에 실시하게 되는데, 반도체 칩을 광학기기와 같은 검사수단을 사용하여 불량인지 정상인지를 검사한 후, 불량의 칩이 발견되면 레이져빔 조사수단으로 불량칩에 레이져(12) 마킹을 하게 된다.
또한, 상기 웨이퍼의 후면에 레이져 마킹(12)이 이루어진 경우에는, 반도체 칩 부착 공정시, 상기 웨이퍼의 후면을 스캔하여, 불량과 정상의 칩을 구별한 후, 정상의 칩만을 칩부착 공정에 사용하게 된다.
이상에서 본 바와 같이, 본 발명에 따른 웨이퍼의 불량칩 마킹 방법에 의하면 웨이퍼의 불량칩에 대하여 종래에 잉크 도트로 불량을 표시하던 방법을 배제하고 레이져 빔을 조사하여 불량칩을 표시할 수 있도록 함으로써, 종래에 잉크번짐 돌출된 잉크 두께에 의한 웨이퍼의 크랙등을 방지하며, 웨이퍼의 백그라인딩을 용이하게 실시할 수 있는 장점이 있다.

Claims (2)

  1. 반도체 웨이퍼 불량 검사시 웨이퍼상의 불량으로 판단된 칩에 대하여 레이져 주사수단이 이동하는 동시에 레이져빔을 조사함에 따라, 불량 칩상에 소정의 형상으로 레이져 마킹이 이루어지도록 한 것을 특징으로 하는 웨이퍼의 불량칩 마킹 방법.
  2. 제 1 항에 있어서, 상기 불량 칩상에 이루어지는 레이져 마킹은 소정의 기호, 숫자, 모양등으로 형성되는 것을 특징으로 하는 웨이퍼의 불량칩 마킹방법.
KR1020000065020A 2000-11-02 2000-11-02 웨이퍼의 불량칩 마킹 방법 KR20020034614A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000065020A KR20020034614A (ko) 2000-11-02 2000-11-02 웨이퍼의 불량칩 마킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000065020A KR20020034614A (ko) 2000-11-02 2000-11-02 웨이퍼의 불량칩 마킹 방법

Publications (1)

Publication Number Publication Date
KR20020034614A true KR20020034614A (ko) 2002-05-09

Family

ID=19696999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000065020A KR20020034614A (ko) 2000-11-02 2000-11-02 웨이퍼의 불량칩 마킹 방법

Country Status (1)

Country Link
KR (1) KR20020034614A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312645A (zh) * 2020-03-04 2020-06-19 广西天微电子有限公司 晶圆打点方法和重定位方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181289A (ja) * 1995-12-22 1997-07-11 Seiko Instr Inc シリコンウエハ半製品とその製造方法
JPH11204594A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp 半導体装置の検査方法
JP2001044146A (ja) * 2000-01-01 2001-02-16 Mitsumi Electric Co Ltd 半導体ウェハのダイシング位置認識方法
KR100379093B1 (ko) * 1998-08-31 2003-07-23 앰코 테크놀로지 코리아 주식회사 반도체패키지의마킹방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181289A (ja) * 1995-12-22 1997-07-11 Seiko Instr Inc シリコンウエハ半製品とその製造方法
JPH11204594A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp 半導体装置の検査方法
KR100379093B1 (ko) * 1998-08-31 2003-07-23 앰코 테크놀로지 코리아 주식회사 반도체패키지의마킹방법
JP2001044146A (ja) * 2000-01-01 2001-02-16 Mitsumi Electric Co Ltd 半導体ウェハのダイシング位置認識方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312645A (zh) * 2020-03-04 2020-06-19 广西天微电子有限公司 晶圆打点方法和重定位方法
CN111312645B (zh) * 2020-03-04 2022-08-19 广西天微电子有限公司 晶圆打点方法和重定位方法

Similar Documents

Publication Publication Date Title
JP4341343B2 (ja) 表面保護フィルム及びその製造方法
JP4168699B2 (ja) チップスケールマーカのマーキング位置補正方法及びその装置
JP5121746B2 (ja) 基板切断方法および電子素子の製造方法
KR100584840B1 (ko) 칩 스케일 마커 및 마킹위치 보정방법
JP2007012878A (ja) ウエーハの分割方法
JP2006344795A (ja) ウエーハの分割方法
CN108139339B (zh) 外延晶片背面检查装置及使用其的外延晶片背面检查方法
JP2006318966A (ja) 半導体ウエーハ
KR20220114005A (ko) 집광 렌즈의 높이 조정 방법 및 칩 전사 방법 그리고 집광 렌즈의 높이 조정 장치 및 칩 전사 장치
KR20220031493A (ko) 웨이퍼의 가공 방법
KR20190008111A (ko) 웨이퍼의 가공 방법
KR20020034614A (ko) 웨이퍼의 불량칩 마킹 방법
JP7366637B2 (ja) ワークの確認方法、及び、加工方法
JP5324808B2 (ja) チップidマーキング方法、チップidマーキング装置及び半導体チップ
JP2004039808A (ja) 半導体基板の製造方法及び製造装置
CN109378278B (zh) 晶圆对位的方法
US4572886A (en) Optical method for integrated circuit bar identification
KR100265969B1 (ko) 레이저를이용한불량다이표시방법
JP4249813B2 (ja) 半導体ウェハへの識別子刻印装置およびその刻印方法
JP2001300869A (ja) ウエハ劈開用のけがき線形成装置
KR100493990B1 (ko) 반도체웨이퍼의식별자각인장치및그각인방법
CN102248608B (zh) 板状物的分割装置
JP3581252B2 (ja) 半導体装置の製造方法
KR20070049745A (ko) 결함 검사용 웨이퍼 및 이를 이용한 결함 검출 방법
JPH02122536A (ja) ウエハ検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application