CN111312645B - 晶圆打点方法和重定位方法 - Google Patents

晶圆打点方法和重定位方法 Download PDF

Info

Publication number
CN111312645B
CN111312645B CN202010142412.4A CN202010142412A CN111312645B CN 111312645 B CN111312645 B CN 111312645B CN 202010142412 A CN202010142412 A CN 202010142412A CN 111312645 B CN111312645 B CN 111312645B
Authority
CN
China
Prior art keywords
dotting
wafer
area
crystal grains
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010142412.4A
Other languages
English (en)
Other versions
CN111312645A (zh
Inventor
马勇
梁锦昌
张伟
门洪达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Tianmicroelectronics Co ltd
Original Assignee
Guangxi Tianmicroelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Tianmicroelectronics Co ltd filed Critical Guangxi Tianmicroelectronics Co ltd
Priority to CN202010142412.4A priority Critical patent/CN111312645B/zh
Publication of CN111312645A publication Critical patent/CN111312645A/zh
Application granted granted Critical
Publication of CN111312645B publication Critical patent/CN111312645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种晶圆打点方法和重定位方法，晶圆打点方法包括：获取晶圆的中测文件；根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；根据修改后的所述中测文件，对晶圆进行打点；其中，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同。通过选择恰当的打点区域，并对所述打点区域中的晶粒进行打点，一方面可以利用打点晶粒在晶圆移动至其他机台时进行对准，从而保证了重定位的对准精度；另一方面也减少了需要打墨点的晶粒数量，节省了打点工艺所需的材料和时间，从而实现了对准精度和打点效率之间的平衡。

Description

晶圆打点方法和重定位方法
技术领域
本发明涉及芯片制造技术领域，特别是涉及一种晶圆打点方法和重定位方法。
背景技术
随着半导体机台的不断进步，晶圆流片尺寸往越来越大的方向发展，比如目前国内常用的8寸和12寸晶圆，而且半导体器件制备的工艺水平也朝着更小的纳米量级发展，这些都使得芯片的集成化程度越来越高。芯片的整个制造过程中包括光刻、腐刻、电镀处理、化学机械表面处理、中测、减薄划片、固晶、封装等一系列流程，如果其中一个步骤出现差错，就可能导致后面整个流程出现差错，既影响产能又浪费资源，因此每个过程都应该严格控制。
固晶是通过胶体(对于LED来说一般是导电胶或绝缘胶)把晶片粘结在支架的指定区域，形成热通路或电通路，为后序的打线连接提供条件的工序。操作人员将中测后的晶圆移动至固晶机台后，需要对晶圆进行重新定位，使晶粒与中测文件中的坐标信息相吻合，以确保固晶工艺制程的操作准确性。
目前有两种常用的定位方法，第一种是根据打墨点后的晶圆片进行粘片固晶，这种方式的定位精度高，发生定位错误的概率较低，但是需要耗费较多的打点材料和时间。第二种是根据中测文件(包含所有晶圆颗粒的位置信息和Bin信息)直接进行粘片固晶，这种方法省去了打墨点环节，但是对操作人员提出了更高的要求。晶圆缺口是人工对准时的重点识别区域，如果在缺口附近存在不良晶粒，缺口处的不完整晶粒和缺口附近的不良晶粒反映在中测文件中的分组值相同，因此会干扰操作人员的识别，从而导致缺口位置识别错误，进而使整片晶圆的晶粒位置出现偏差，影响生产效率。
发明内容
基于此，有必要针对现有的晶圆打点工艺耗时长、重定位效率低的问题，提供一种晶圆打点方法和重定位方法。
为了实现本发明的目的，本发明采用如下技术方案：
一种晶圆打点方法，包括：
获取晶圆的中测文件；
根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；
根据修改后的所述中测文件，对晶圆进行打点；
其中，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同。
在其中一个实施例中，所述打点区域包括至少两个不相邻设置的标记区。
在其中一个实施例中，所述打点区域包括两个所述标记区，两个所述标记区设于晶圆的两个不同的象限中。
在其中一个实施例中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值的步骤，包括：
获取预设的打点图形和预设的标记区数量；
根据所述中测文件，生成第一晶圆图；
根据所述打点图形，在第一晶圆图中选择预设数量的所述标记区；
修改所述标记区的晶粒的分组值为设定值；
其中，所述标记区的形状与所述打点图形相同，且所述标记区中的晶粒均标记为不良晶粒。
在其中一个实施例中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值的步骤，包括：
导出所述中测文件至打点区域生成软件；
根据所述中测文件，生成第一晶圆图；
在所述第一晶圆图中选区择标记区位置，并插入预设的打点图形；
设定插入所述打点图形的域为标记区；
修改中测文件中所述标记区的晶粒的分组值为设定值；
导出修改后的所述中测文件至打点机台。
在其中一个实施例中，所述打点图形为直角三角形。
在其中一个实施例中，定义晶圆的定位凹槽与中心的连线方向为Y方向，与所述Y方向垂直的方向为X方向；
所述直角三角形的第一直角边平行于晶圆的X方向，第二直角边平行于晶圆的Y方向，所述第一直角边和第二直角边包含的晶粒数量相同，均包含3个～9个晶粒。
在其中一个实施例中，所述打点区域包括的所述标记区的数量与所述晶圆包含的晶粒总数成正比。
本发明的技术方案还提供了一种晶圆重定位方法，包括：
获取第一机台生成的晶圆的中测文件；
根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；
根据修改后的所述中测文件，对晶圆进行打点；
导出修改后的所述中测文件，并导入第二机台；
移动晶圆至第二机台；
根据修改后的所述中测文件和打点晶粒，重定位所述晶圆。
在其中一个实施例中，所述根据修改后的所述中测文件和打点晶粒，对准所述晶圆的步骤，包括：
根据修改后的所述中测文件，生成第二晶圆图；
标记所述第二晶圆图中分组值为设定值的区域为对准区；
移动晶圆，使所述打点晶粒与所述对准区重合。
上述晶圆打点方法包括：获取晶圆的中测文件；根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；根据修改后的所述中测文件，对晶圆进行打点；其中，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同。通过选择恰当的打点区域，并对所述打点区域中的晶粒进行打点，一方面可以利用打点晶粒在晶圆移动至其他机台时进行对准，从而保证了重定位的对准精度；另一方面也减少了需要打墨点的晶粒数量，节省了打点工艺所需的材料和时间，从而实现了对准精度和打点效率之间的平衡。
上述晶圆重定位方法，基于前述晶圆打点方法，对打点区域中的晶粒进行打点，在消耗较少打点材料和打点时间的前提下，提供了足够的打点晶粒，在对准过程中，使打点晶粒和中测文件中设定分组值的晶粒坐标相重合，从而实现了重定位过程中的精确对准。
附图说明
图1为一实施例中的晶圆打点方法的流程图；
图2为一实施例中的晶圆的示意图；
图3为完整晶粒均为合格晶粒的晶圆图的示意图；
图4为一实施例中的第一晶圆图的示意图；
图5为一实施例中的第一晶圆图中标记区的示意图；
图6为一实施例中的划分象限的第一晶圆图的示意图；
图7为一实施例中的标记图形的示意图；
图8为一实施例中的第二晶圆图的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1是一实施例中的晶圆打点方法的流程图，如图1所示，所述晶圆打点方法包括以下步骤：
S100：获取晶圆的中测文件；
S200：根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；
S300：根据修改后的所述中测文件，对晶圆进行打点；
其中，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同。
此处结合附图对背景技术所述的现有技术存在的问题进行具体的描述，如图2所示为一晶圆100，所述晶圆100设有一定位凹槽110，当晶圆100中的全部完整晶粒都测试合格时，可以根据中测文件获取如图3所示的晶圆图，图中斜线标记区域为不良晶粒200，如图3所示，位于晶圆100中的完整晶粒均为合格晶粒，只有处于晶圆100边缘和定位凹槽110处的不完整晶粒为不良晶粒200。在操作人员人工进行重定位工作时，需要根据定位凹槽110处三角形的不良晶粒200区域进行晶圆100实物和晶圆图之间的对准。但是，如图4所示，晶圆中通常都会存在其他完整晶粒为不良晶粒200的情况，当这些不良晶粒200出现在定位凹槽110附近时，会导致定位凹槽110处原有的三角形不良晶粒200区域的形状发生变化，而且操作人员很难通过人眼区分哪些晶粒为定位凹槽110导致的不良晶粒200，从而导致重定位的对准错误。
本实施例通过将打点区域晶粒的分组值修改为设定值，使操作人员或机台基于修改后的中测文件在其他机台进行操作时，可以更方便的区分打点晶粒和其他不良晶粒，其中，所述设定值属于不良晶粒的分组值范围。如一示例中，设定bin1为顺利通过每个测试项目的合格晶粒的分组值，bin5～bin20均为不良晶粒的分组值范围，在打点区域外、且与所述打点区域相邻设置的不良晶粒已经占用bin5～bin18中的全部分组值，则可以修改打点区域的晶粒的分组值为bin19或bin20，从而进行有效的区分。
本实施例中通过选择恰当的打点区域，并对所述打点区域中的晶粒进行打点，一方面在晶圆移动至其他机台时，可以利用打点晶粒进行对准，从而保证了重定位的对准精度；另一方面也减少了需要打墨点的晶粒数量，节省了打点工艺所需的材料和时间，从而实现了打点数量和打点效率之间的平衡。
在一实施例中，如图5所示，所述打点区域包括至少两个不相邻设置的标记区310。通过设置不相邻的所述标记区310，可以在重定位操作中实现比一个标记区310更快的对准，因为在进行重定位时，标记区310边界上的晶粒相比标记区310中部的晶粒更易于识别，而且当存在不止一个标记区310时，不同的标记区310也可以在方向的对准上提供一定的参考。因此，当总打点晶粒的数量相同时，将打点区域拆分为不相邻的标记区310，可以提供更好的识别和对准效果。
进一步地，所述打点区域包括的所述标记区310的数量与所述晶圆包含的晶粒总数成正比。可以理解的是，当晶圆尺寸越大、或晶粒尺寸越小时，晶圆中包含的晶粒总数越多，晶圆重定位时的对准难度越高。因此，可以增加所述标记区310的数量，以降低对准难度。但是，标记区310的数量越多，打墨点需要耗费的材料和时间相应地越多，所以要选择恰当的标记区310的数量，从而实现更高的打点效率和重定位效率。
在一示例中，如图6所示，定义晶圆的定位凹槽与中心的连线方向为Y方向，与所述Y方向垂直的方向为X方向，以所述晶圆的中心为坐标原点，X方向坐标轴和Y方向坐标轴将所述晶圆划分为四个象限，顺时针分别为第一象限、第二象限、第三象限和第四象限。当所述打点区域包括至少两个标记区310时，不同的所述标记区310可设于不同象限，如图6中有两个标记区310，分别设于晶圆的第二象限和第四象限。本示例中的设置方法可以使标记区310的分布更加清晰，减少位置不明确、不易对准的情况，从而改善了重定位时的效率和可靠性。
在一实施例中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值的步骤，包括：
S211：获取预设的打点图形和预设的标记区310数量；
S212：根据所述中测文件，生成第一晶圆图；
S213：根据所述打点图形，在第一晶圆图中选择预设数量的所述标记区310；
S214：修改所述标记区310的晶粒的分组值为设定值；
其中，所述标记区310的形状与所述打点图形相同，且所述标记区310中的晶粒均标记为不良晶粒。
在本实施例中，机台可以自动生成所述标记区310，操作人员仅需在机台中选择打点图形和标记区310数量，本实施例中采用图4作为所述第一晶圆图，机台可自动在第一晶圆图中进行识别和匹配，当相邻的不良晶粒构成的整体图形与所述打点图形相同时，即将该整体图形所在的区域设置为如图5所示的标记区310。本实施例通过机台自动生成标记区310，操作效率较高，可以用于大批量的芯片制备。
可选地，当需要选择多个标记区310时，在一个象限中选中一个标记区310后，立即跳转至下一个象限进行识别和匹配；当仅需选择两个标记区310时，在一个象限中选中一个标记区310后，立即跳转至对角的象限进行识别和匹配。如图6所示，晶圆图中有三个图形都与所述标记图形的形状相同，在仅需要选取2个标记区时，在第二象限选中一个标记区310后，则跳转至第四象限，而不选区位于晶圆中心位置的图形。通过这一在象限之间跳转的选择方法，可以实现前述不同标记区310位于不同象限的效果，使不同标记区310之间的距离较远、分布更加清晰。
在另一实施例中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值的步骤，包括：
S221：导出所述中测文件至打点区域生成软件；
S222：根据所述中测文件，生成第一晶圆图；
S223：在所述第一晶圆图中选择标记区310位置，并插入预设的打点图形；
S224：设定插入所述打点图形的区域为标记区310；
S225：修改中测文件中所述标记区310的晶粒的分组值为设定值；
S226：导出修改后的所述中测文件至打点机台。
中测文件的常见格式为*.map或*.txt等，本实施例通过将中测文件导出至打点区域生成软件，软件根据中测文件生成第一晶圆图后，操作人员在晶圆图中手动选择恰当的标记区310位置，并可以选择插入的打点图形的形状和尺寸，操作人员选择完毕后，打点区域生成软件再根据插入的打点图形，修改并保存中测文件中打点图形相应位置的晶粒的分组值，最后打点区域生成软件再将保存的中测文件导出至打点机台，供打点机台进行打点。进一步地，通过对所述软件的优化，可以实现一键导出、保存和导入中测文件的功能，操作人员仅需进行打点区域选取的操作，从而降低了操作的复杂度。
可选地，当自动生成的打点区域不满足使用需求时，操作人员也可以将自动生成打点区域时修改后的中测文件导出，并在所述打点区域生成软件中进行打点区域或图形的优化。如在一示例中，需要生成两个尺寸不同或形状不同的标记区310，机台自动生成的标记区310并不满足所述需求，即可手动进行相应的优化和修改。通过将自动生成和手动生成的两种方法相结合，更加提高了生成标记区310的操作灵活性。
不同的标记图形均可以用于固晶等操作时的重定位，如矩形、圆形、平行四边形等规则图形，或操作人员绘制的不规则图形。在一示例中，所述打点图形为直角三角形，直角三角形的图形简单且边界清晰，比较易于识别，打点晶粒少、效率高。进一步地，所述直角三角形的第一直角边平行于晶圆的X方向，第二直角边平行于晶圆的Y方向，所述第一直角边和第二直角边包含的晶粒数量相同，均包含3个～9个晶粒，当直角边包含的晶粒过少时，标记不够清晰；当包含的晶粒过多时，需要打点的晶粒更多，效率较低，因此三角形的直角边应当选择恰当数量的晶粒。如图7所示的标记图形的示意图，每个所述三角形的直角边包含3个晶粒，整个图形共包含6个晶粒。
一实施例中还提供了一种晶圆重定位方法，包括：
获取第一机台生成的晶圆的中测文件；
根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值；
根据修改后的所述中测文件，对晶圆进行打点；
导出修改后的所述中测文件，并导入第二机台；
移动晶圆至第二机台；
根据修改后的所述中测文件和打点晶粒，重定位所述晶圆。
本实施例基于前述晶圆打点方法，对打点区域中的晶粒进行打点，在消耗较少打点材料和打点时间的前提下，提供了足够的打点晶粒，在对准过程中，使打点晶粒和中测文件中设定分组值的晶粒坐标相重合，从而实现了重定位过程中的精确对准。
在一示例中，所述根据修改后的所述中测文件和打点晶粒，对准所述晶圆的步骤，包括：
根据修改后的所述中测文件，生成第二晶圆图；
标记所述第二晶圆图中分组值为设定值的区域为对准区；
移动晶圆，使所述打点晶粒与所述对准区重合。
如图8所示为根据所述规则修改后的中测文件生成的第二晶圆图的示意图，由于修改了所述标记区310的分组值，在生成的所述第二晶圆图中，所述对准区320的颜色与其他不良晶粒的颜色均不相同，因此可以实现打点晶粒与所述对准区320的快速识别和对准。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种晶圆打点方法，包括：
获取晶圆的中测文件；
根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值，所述打点区域包括至少两个不相邻设置的标记区，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同；
根据修改后的所述中测文件，对晶圆进行打点；
其中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值，包括：
获取预设的打点图形和预设的标记区数量；根据所述中测文件，生成第一晶圆图；根据所述打点图形，在第一晶圆图中选择预设数量的所述标记区；修改所述标记区的晶粒的分组值为设定值；所述标记区的形状与所述打点图形相同，且所述标记区中的晶粒均标记为不良晶粒；或
导出所述中测文件至打点区域生成软件；根据所述中测文件，生成第一晶圆图；在所述第一晶圆图中选择标记区位置，并插入预设的打点图形；设定插入所述打点图形的区域为标记区；修改中测文件中所述标记区的晶粒的分组值为设定值；导出修改后的所述中测文件至打点机台。
2.根据权利要求1所述的晶圆打点方法，其特征在于，所述打点区域包括两个所述标记区，两个所述标记区设于晶圆的两个不同的象限中。
3.根据权利要求1所述的晶圆打点方法，其特征在于，所述打点图形为直角三角形。
4.根据权利要求3所述的晶圆打点方法，其特征在于，定义晶圆的定位凹槽与中心的连线方向为Y方向，与所述Y方向垂直的方向为X方向；
所述直角三角形的第一直角边平行于晶圆的X方向，第二直角边平行于晶圆的Y方向，所述第一直角边和第二直角边包含的晶粒数量相同，均包含3个~9个晶粒。
5.根据权利要求1所述的晶圆打点方法，其特征在于，所述打点区域包括的所述标记区的数量与所述晶圆包含的晶粒总数成正比。
6.一种晶圆重定位方法，包括：
获取第一机台生成的晶圆的中测文件；
根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值，所述打点区域包括至少两个不相邻设置的标记区，所述打点区域包含的晶粒数小于所述晶圆包含的不良晶粒数，所述打点区域的晶粒修改后的分组值与所述打点区域外相邻设置的晶粒的分组值均不相同；
根据修改后的所述中测文件，对晶圆进行打点；
导出修改后的所述中测文件，并导入第二机台；
移动晶圆至第二机台；
根据修改后的所述中测文件和打点晶粒，重定位所述晶圆；
其中，所述根据所述中测文件选择打点区域，并修改所述中测文件中打点区域的晶粒的分组值为设定值，包括：
获取预设的打点图形和预设的标记区数量；根据所述中测文件，生成第一晶圆图；根据所述打点图形，在第一晶圆图中选择预设数量的所述标记区；修改所述标记区的晶粒的分组值为设定值；所述标记区的形状与所述打点图形相同，且所述标记区中的晶粒均标记为不良晶粒；或
导出所述中测文件至打点区域生成软件；根据所述中测文件，生成第一晶圆图；在所述第一晶圆图中选择标记区位置，并插入预设的打点图形；设定插入所述打点图形的区域为标记区；修改中测文件中所述标记区的晶粒的分组值为设定值；导出修改后的所述中测文件至打点机台。
7.根据权利要求6所述的晶圆重定位方法，其特征在于，所述根据修改后的所述中测文件和打点晶粒，对准所述晶圆的步骤，包括：
根据修改后的所述中测文件，生成第二晶圆图；
标记所述第二晶圆图中分组值为设定值的区域为对准区；
移动晶圆，使所述打点晶粒与所述对准区重合。
CN202010142412.4A 2020-03-04 2020-03-04 晶圆打点方法和重定位方法 Active CN111312645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010142412.4A CN111312645B (zh) 2020-03-04 2020-03-04 晶圆打点方法和重定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010142412.4A CN111312645B (zh) 2020-03-04 2020-03-04 晶圆打点方法和重定位方法

Publications (2)

Publication Number Publication Date
CN111312645A CN111312645A (zh) 2020-06-19
CN111312645B true CN111312645B (zh) 2022-08-19

Family

ID=71158521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010142412.4A Active CN111312645B (zh) 2020-03-04 2020-03-04 晶圆打点方法和重定位方法

Country Status (1)

Country Link
CN (1) CN111312645B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10044502A1 (de) * 2000-09-08 2002-04-04 Infineon Technologies Ag Verfahren und Markierung zum Kennzeichnen integrierter Schaltkreise
KR20020034614A (ko) * 2000-11-02 2002-05-09 마이클 디. 오브라이언 웨이퍼의 불량칩 마킹 방법
TW200729385A (en) * 2006-01-19 2007-08-01 Int Semiconductor Tech Ltd Method for recognizing dice positions by multiple alignments comparing to a wafer map
CN101369516A (zh) * 2007-08-17 2009-02-18 京元电子股份有限公司 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
JP2013197225A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイピックアップ装置及びダイピックアップ方法
CN106783685A (zh) * 2016-12-26 2017-05-31 珠海市中芯集成电路有限公司 一种用于晶圆的打点装置及其控制方法
CN109277329A (zh) * 2018-09-10 2019-01-29 深圳市矽电半导体设备有限公司 一种半导体测试打点方法
JP2020017653A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ アライメント方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10044502A1 (de) * 2000-09-08 2002-04-04 Infineon Technologies Ag Verfahren und Markierung zum Kennzeichnen integrierter Schaltkreise
KR20020034614A (ko) * 2000-11-02 2002-05-09 마이클 디. 오브라이언 웨이퍼의 불량칩 마킹 방법
TW200729385A (en) * 2006-01-19 2007-08-01 Int Semiconductor Tech Ltd Method for recognizing dice positions by multiple alignments comparing to a wafer map
CN101369516A (zh) * 2007-08-17 2009-02-18 京元电子股份有限公司 标记晶圆的方法、标记劣品晶粒的方法、晶圆对位的方法、以及晶圆测试机
CN102376599A (zh) * 2010-08-10 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种合格晶粒分布图的生成方法和装置
JP2013197225A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイピックアップ装置及びダイピックアップ方法
CN106783685A (zh) * 2016-12-26 2017-05-31 珠海市中芯集成电路有限公司 一种用于晶圆的打点装置及其控制方法
JP2020017653A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ アライメント方法
CN109277329A (zh) * 2018-09-10 2019-01-29 深圳市矽电半导体设备有限公司 一种半导体测试打点方法

Also Published As

Publication number Publication date
CN111312645A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN110164789A (zh) 晶圆测试方法及晶圆测试装置
PH12015502724B1 (en) Systems and methods for automatically verifying correct die removal from film frames
WO2000057458A1 (en) Method of manufacturing semiconductor device and semiconductor device manufactured by it
CN108122801A (zh) 晶圆标记方法及晶圆标记系统
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
US20070001707A1 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
CN111312645B (zh) 晶圆打点方法和重定位方法
US20090289651A1 (en) Probe card layout
CN112631080B (zh) 一种双工作台曝光机的曝光方法
JPH06302925A (ja) 基板とそれに用いるアライメントマーク
CN111128829B (zh) 对准方法及校准方法
US5874189A (en) Method of optimizing a chip pattern on a semiconductor wafer
CN102136409B (zh) 一种在晶圆上制作定位标记的方法
CN110587835A (zh) 一种光栅硅片的切割方法
US6864697B1 (en) Flip-over alignment station for probe needle adjustment
CN111816599B (zh) 晶粒定位器及晶粒的定位方法
KR100798724B1 (ko) 웨이퍼 테스트 방법 및 이를 위한 프로브 카드
CN114146955A (zh) 一种led晶粒的排列方法、成品方片
CN101963646B (zh) 半导体器件的测试设备及其测试方法
CN102104015B (zh) 无墨点测试挑片对位确认方法
JPH01304721A (ja) 標識を有する半導体基板
CN116153822B (zh) 一种自动识别晶圆图纸上多余锡球及去除多余锡球的方法
CN114200787B (zh) 一种提高数字化激光直写曝光机分区对位效率的方法
CN116500855B (zh) 一种掩模版及半导体结构
CN117492336B (zh) 对准标记及图形对准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant