KR20220031493A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20220031493A
KR20220031493A KR1020210107906A KR20210107906A KR20220031493A KR 20220031493 A KR20220031493 A KR 20220031493A KR 1020210107906 A KR1020210107906 A KR 1020210107906A KR 20210107906 A KR20210107906 A KR 20210107906A KR 20220031493 A KR20220031493 A KR 20220031493A
Authority
KR
South Korea
Prior art keywords
chip
wafer
forming step
groove
processing method
Prior art date
Application number
KR1020210107906A
Other languages
English (en)
Inventor
슌스케 데라니시
šœ스케 데라니시
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20220031493A publication Critical patent/KR20220031493A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 웨이퍼로부터 소망 두께의 칩을 형성하는 새로운 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법은, 분할 예정 라인을 따라, 웨이퍼의 표면으로부터 소망하는 칩의 두께 이상의 깊이의 홈을 형성하는 홈 형성 단계와, 웨이퍼의 이면으로부터 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을, 생성하는 칩의 두께에 상당하는 깊이에 위치시켜, 집광점과 웨이퍼를 상대적으로 이동시키면서 레이저빔을 조사하고, 개질층 및 개질층으로부터 신장되는 크랙을 형성하여 표면에 평행한 분리 기점을 형성하는 분리 기점 형성 단계와, 분리 기점에 의해 칩을 웨이퍼로부터 박리하는 칩 박리 단계를 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 웨이퍼로부터 칩을 형성하는 웨이퍼의 가공 방법에 관한 것이다.
웨이퍼를 연삭 및 절단함으로써, 웨이퍼로부터 칩을 형성하는 방법이 알려져 있다(예컨대, 특허문헌 1 참조).
[특허문헌 1] 일본 특허 공개 제2008-218599호 공보
그런데, 웨이퍼로부터 소망 두께의 칩을 형성하는 새로운 방법이 요구되고 있다.
따라서, 본 발명의 목적은, 웨이퍼로부터 소망 두께의 칩을 형성하는 새로운 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 제1 방향과, 상기 제1 방향과 교차하는 제2 방향으로 형성된 복수의 분할 예정 라인과, 상기 분할 예정 라인으로 구획된 복수의 칩 영역을 갖는 웨이퍼로부터 칩을 형성하는 웨이퍼의 가공 방법으로서, 상기 분할 예정 라인을 따라, 상기 웨이퍼의 표면으로부터 소망하는 칩의 두께 이상의 깊이의 홈을 형성하는 홈 형성 단계와, 상기 웨이퍼의 이면으로부터 상기 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을 생성하는 칩의 두께에 상당하는 깊이에 위치시켜, 상기 집광점과 상기 웨이퍼를 상대적으로 이동시키면서 상기 레이저빔을 조사하고, 개질층 및 상기 개질층으로부터 신장되는 크랙을 형성하여 표면에 평행한 분리 기점을 형성하는 분리 기점 형성 단계와, 상기 분리 기점에 의해 칩을 상기 웨이퍼로부터 박리하는 칩 박리 단계를 구비하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 분리 기점 형성 단계에 있어서, 상기 레이저빔은 상기 칩 영역마다 적어도 2종류 이상의 상이한 칩 두께에 따른 깊이에 위치시켜 조사되고, 상기 홈 형성 단계에 있어서, 상기 홈이 형성되는 상기 칩 영역에서 소망되는 칩 두께 이상의 깊이의 홈이 형성되며, 상기 칩 박리 단계에 있어서, 상기 칩 영역마다 적어도 2종류 이상의 상이한 두께의 칩이 형성된다.
바람직하게는, 상기 각 칩 영역에는 디바이스가 형성되어 있고, 상기 디바이스가 불량이라고 판정된 상기 칩 영역에 있어서, 상기 홈 형성 단계와, 상기 분리 기점 형성 단계와, 상기 칩 박리 단계를 실시한다.
본 발명은, 웨이퍼로부터 소망 두께의 칩을 형성하는 새로운 웨이퍼의 가공 방법을 제공할 수 있다.
도 1은 제1 실시형태에 따른 웨이퍼의 가공 방법의 처리 절차의 일례를 나타낸 흐름도이다.
도 2는 도 1의 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 일례를 나타낸 사시도이다.
도 3은 도 1의 분리 기점 형성 단계를 나타낸 단면도이다.
도 4는 도 1의 분리 기점 형성 단계를 나타낸 상면도이다.
도 5는 도 1의 홈 형성 단계의 제1 예를 나타낸 단면도이다.
도 6은 도 1의 홈 형성 단계의 제1 예를 나타낸 상면도이다.
도 7은 도 1의 홈 형성 단계의 제2 예를 나타낸 단면도이다.
도 8은 도 1의 칩 박리 단계를 나타낸 단면도이다.
도 9는 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제1 예를 나타낸 단면도이다.
도 10은 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제1 예를 나타낸 상면도이다.
도 11은 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제2 예를 나타낸 단면도이다.
도 12는 제1 변형례에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계를 나타낸 단면도이다.
도 13은 제1 변형례에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계를 나타낸 상면도이다.
도 14는 제2 실시형태에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계를 나타낸 단면도이다.
도 15는 제2 실시형태에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계를 나타낸 상면도이다.
도 16은 제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제1 예를 나타낸 단면도이다.
도 17은 제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제1 예를 나타낸 상면도이다.
도 18은 제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계의 제2 예를 나타낸 단면도이다.
도 19는 제2 실시형태에 따른 웨이퍼의 가공 방법의 칩 박리 단계를 나타낸 단면도이다.
도 20은 제3 실시형태에 따른 웨이퍼의 가공 방법의 처리 절차의 일례를 나타낸 흐름도이다.
도 21은 도 20의 분리 기점 형성 단계를 나타낸 단면도이다.
도 22는 도 20의 분리 기점 형성 단계를 나타낸 상면도이다.
도 23은 도 20의 홈 형성 단계의 제1 예를 나타낸 단면도이다.
도 24는 도 20의 홈 형성 단계의 제1 예를 나타낸 상면도이다.
도 25는 도 20의 홈 형성 단계의 제2 예를 나타낸 단면도이다.
도 26은 도 20의 칩 박리 단계를 나타낸 단면도이다.
도 27은 도 20의 칩 박리 단계를 나타낸 상면도이다.
도 28은 도 20의 접착제 충전 단계를 나타낸 단면도이다.
도 29는 도 20의 접착제 충전 단계를 나타낸 상면도이다.
도 30은 도 20의 칩 고정 단계를 나타낸 단면도이다.
도 31은 도 20의 칩 고정 단계를 나타낸 상면도이다.
이하, 본 발명의 실시형태에 대해 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지 생략, 치환 또는 변경을 행할 수 있다.
[제1 실시형태]
본 발명의 제1 실시형태에 따른 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 제1 실시형태에 따른 웨이퍼의 가공 방법은, 도 1에 도시된 바와 같이, 분리 기점 형성 단계(1001)와, 홈 형성 단계(1002)와, 칩 박리 단계(1003)를 구비한다.
제1 실시형태에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼(100)는, 예컨대, 실리콘, 사파이어, 실리콘카바이드(SiC), 갈륨비소 등을 모재로 하는 원판형의 반도체 웨이퍼나 광 디바이스 웨이퍼 등이다. 웨이퍼(100)는, 도 2에 도시된 바와 같이, 평탄한 표면(101)에 있어서, 제1 방향과, 제1 방향과 교차하는 제2 방향을 따라 각각 형성된 복수의 분할 예정 라인(102)과, 복수의 분할 예정 라인(102)에 의해 구획된 칩 영역(103)을 갖는다. 웨이퍼(100)는, 제1 실시형태에서는, 칩 영역(103)마다 칩(160)(디바이스, 도 8 참조)이 형성되어 있다. 웨이퍼(100)는, 제1 실시형태에서는, 또한, 제1 방향과 제2 방향이 서로 직교하여, 복수의 분할 예정 라인(102)이 격자형으로 형성되어 있지만, 본 발명에서는 이것에 한정되지 않는다.
웨이퍼(100)는, 제1 실시형태에서는, 각 단계에 따라, 도 2의 부호 110 및 부호 120의 각각의 화살표로 나타낸 바와 같이, 표면(101) 또는 표면(101)의 뒤쪽인 이면(104)에 점착 테이프(105)가 접착되고, 점착 테이프(105)의 외연부에 환형의 프레임(106)이 장착되어, 각 단계의 처리가 행해지면, 본 발명에서는 이것에 한정되지 않는다.
분리 기점 형성 단계(1001)는, 도 3에 도시된 바와 같이, 웨이퍼(100)의 이면(104)으로부터 웨이퍼(100)에 대하여 투과성을 갖는 파장의 레이저빔(12)의 집광점(13)을, 생성하는 칩(160)(도 8 참조)의 두께(130)에 상당하는 깊이에 위치시켜, 집광점(13)과 웨이퍼(100)를 상대적으로 이동시키면서 레이저빔(12)을 조사하고, 도 3 및 도 4에 도시된 바와 같이, 상기 깊이에 개질층(131) 및 개질층(131)으로부터 신장되는 크랙(132)을 형성하여 표면(101)에 평행한 분리 기점(135)을 형성하는 단계이다.
분리 기점 형성 단계(1001)에서는, 우선, 웨이퍼(100)의 표면(101)에 점착 테이프(105)를 접착한다. 분리 기점 형성 단계(1001)에서는, 다음에, 도 3에 도시된 바와 같이, 레이저 가공 장치(10)의 유지 테이블(15)에 의해, 점착 테이프(105)를 통해 웨이퍼(100)의 표면(101)측을 유지면(16)으로 유지한다. 여기서, 유지 테이블(15)은, 제1 실시형태에서는, 예컨대, 오목부가 형성된 원반형의 프레임체와, 오목부 내에 끼워 넣어지고, 다수의 다공성 구멍을 구비한 다공성 세라믹 등으로 형성된 원반 형상의 흡착부를 구비하고, 흡착부의 상면이, 도시하지 않은 흡인원으로부터 도입되는 부압에 의해 웨이퍼(100)를 흡인 유지하는 유지면(16)이다.
분리 기점 형성 단계(1001)에서는, 다음에, 도 3에 도시된 바와 같이, 레이저 가공 장치(10)의 레이저 발진기(11)로부터 출사된 레이저빔(12)의 집광점(13)의 연직 방향의 위치를, 예컨대 레이저 발진기(11) 혹은 유지 테이블(15)을 연직 방향을 따라 승강 이동시키는 도시하지 않은 승강 이동 유닛이나, 레이저빔(12)의 초점 위치를 연직 방향을 따라 승강 이동시키는 레이저 발진기(11) 내에 설치된 도시하지 않은 집광 유닛 등에 의해, 웨이퍼(100)의 표면(101)으로부터 칩(160)(도 8 참조)의 두께(130)분만큼 높은 위치에 위치시킨다. 또한, 레이저빔(12)을 웨이퍼(100)의 이면(104)으로부터 조사하는 제1 실시형태애서는, 웨이퍼(100)의 표면(101)으로부터 칩(160)의 두께(130)분만큼 높은 위치는, 칩(160)의 두께(130)에 상당하는 깊이에 대응한다.
분리 기점 형성 단계(1001)에서는, 그리고, 도 3에 도시된 바와 같이, 예컨대 레이저 발진기(11) 혹은 유지 테이블(15)을 표면(101)에 평행한 방향을 따라 이동시키는 도시하지 않은 이동 유닛에 의해, 집광점(13)과 웨이퍼(100)를 표면(101)에 평행한 소정 방향(도 4의 지면의 상하 방향)을 따라 상대적으로 이동시키면서, 레이저빔(12)을 웨이퍼(100)의 이면(104)측으로부터 웨이퍼(100)를 향해 연속적으로 수직 조사함으로써, 웨이퍼(100)의 표면(101)으로부터 칩(160)(도 8 참조)의 두께(130)분만큼 높은 위치에, 상기 소정 방향으로 연장된 직선형으로 개질층(131)을 형성한다. 분리 기점 형성 단계(1001)에서는, 예컨대, 레이저 가공 장치(10)의 레이저 발진기(11)에 의해 펄스형의 레이저빔(12)을 웨이퍼(100)에 조사한다.
분리 기점 형성 단계(1001)에서 형성하는 개질층(131)은, 레이저빔(12)의 집광점(13)에 있어서 웨이퍼(100)의 모재를 아몰퍼스 상태로 한 층이며, 표면(101)에 평행한 방향으로 잔류 응력이 작용한다. 분리 기점 형성 단계(1001)에서는, 이 잔류 응력에 따라, 도 3 및 도 4에 도시된 바와 같이, 개질층(131)으로부터 상기 소정 방향에 교차하는 방향으로 신장되는 크랙(132)을 형성한다. 분리 기점 형성 단계(1001)에서 형성하는 개질층(131)과 크랙(132)은 모두 후술하는 칩 박리 단계(1003)에서 박리 처리가 행해질 때의 분리 기점(135)이 된다.
분리 기점 형성 단계(1001)에서는, 도 4에 도시된 바와 같이, 복수의 직선형의 개질층(131)을, 크랙(132)의 개질층(131)으로부터의 유효 신장 길이에 따른 간격[제1 실시형태에서는 유효 신장 길이의 약 2배(1.9배 이상 2.1배 이하)의 간격]으로 서로 평행하게 형성하여, 표면(101)에 평행한 분리 기점(135)을 큰 간격이나 편중이 생기지 않도록 충분히 균질하게 형성한다. 분리 기점 형성 단계(1001)에서는, 제1 실시형태에서는, 예컨대, 개질층(131)을 약 10 ㎛ 간격으로 형성하고, 크랙(132)의 개질층(131)으로부터의 유효 신장 길이가 약 5 ㎛이다. 여기서, 크랙(132)의 개질층(131)으로부터의 유효 신장 길이란, 분리 기점(135)으로서 충분히 유효하게 기능하는 크랙(132)의 개질층(131)으로부터의 길이를 말한다. 분리 기점 형성 단계(1001)에서는, 제1 실시형태에서는, 도 3 및 도 4에 도시된 화살표의 방향에 따라서, 웨이퍼(100)의 전체면에 걸쳐 레이저빔(12)을 조사하여 개질층(131) 및 크랙(132)을 형성하고 있지만, 본 발명에서는 이것에 한정되지 않고, 칩 영역(103)에 상당하는 영역에만 개질층(131) 및 크랙(132)을 형성하여도 좋다. 또한, 실제로는, 분리 기점 형성 단계(1001)에서는 개질층(131)을 복수 더 형성하고 있지만, 도 4 및 도 6에서는 생략하여 일부의 개질층(131)만을 기재하고 있다.
홈 형성 단계(1002)는, 분할 예정 라인(102)을 따라, 표면(101)으로부터 소망하는 칩(160)(도 8 참조)의 두께(130) 이상의 깊이의 홈을 형성하는 단계이다. 홈 형성 단계(1002)는, 웨이퍼(100)의 두께 이하의 깊이의 홈을 형성하는 소위 하프컷이다.
홈 형성 단계(1002)에서는, 우선, 분리 기점 형성 단계(1001)의 처리 후의 웨이퍼(100)의 표면(101)에 접착되어 있는 점착 테이프(105)를 박리하고, 웨이퍼(100)의 이면(104)에 점착 테이프(105)를 접착한다. 홈 형성 단계(1002)에서는, 다음에, 제1 예에서는 도 5에 도시된 바와 같이, 절삭 가공 장치(20)의 유지 테이블(25)에 의해 점착 테이프(105)를 통해 웨이퍼(100)의 이면(104)측을 유지면(26)으로 유지하고, 제2 예에서는 도 7에 도시된 바와 같이, 레이저 가공 장치(30)의 유지 테이블(35)에 의해 점착 테이프(105)를 통해 웨이퍼(100)의 이면(104)측을 유지면(36)으로 유지한다. 유지 테이블(25, 35)은, 모두 유지 테이블(15)과 동일한 구조를 갖는다.
그 후, 홈 형성 단계(1002)의 제1 예에서는, 도 5에 도시된 바와 같이, 절삭 가공 장치(20)의 절삭 블레이드(21)를 회전시키면서 웨이퍼(100)의 표면(101)으로부터 두께(130) 이상의 깊이(140)까지 절입시켜, 예컨대 절삭 블레이드(21) 혹은 유지 테이블(25)을 표면(101)에 평행한 방향을 따라 이동시키는 도시하지 않은 이동 유닛에 의해, 절삭 블레이드(21)와 웨이퍼(100)를 분할 예정 라인(102)을 따라 상대적으로 이동시킴으로써, 웨이퍼(100)를 절삭 가공하여, 분할 예정 라인(102)을 따라 깊이(140)의 절삭홈(141)을 형성한다. 홈 형성 단계(1002)의 제1 예에서는, 분할 예정 라인(102)마다 절삭 가공하고, 도 6에 도시된 바와 같이, 모든 분할 예정 라인(102)을 따라 깊이(140)의 절삭홈(141)을 형성한다. 또한, 실제로는, 도 6에 도시된 것보다, 분리 기점 형성 단계(1001)에서 형성하는 개질층(131)쪽이 홈 형성 단계(1002)의 제1 예에서 형성하는 절삭홈(141)보다 간격이 좁아지도록 빽빽하게 형성되어 있다.
또한, 홈 형성 단계(1002)의 제2 예에서는, 도 7에 도시된 바와 같이, 레이저 가공 장치(30)의 레이저 발진기(31)에 의해 웨이퍼(100)에 대하여 흡수성을 갖는 파장의 레이저빔(32)을 출사하여 웨이퍼(100)에 조사하면서, 예컨대 레이저 발진기(31) 혹은 유지 테이블(35)을 표면(101)에 평행한 방향을 따라 이동시키는 도시하지 않은 이동 유닛에 의해, 레이저빔(32)과 웨이퍼(100)를 분할 예정 라인(102)을 따라 상대적으로 이동시킴으로써, 웨이퍼(100)를 레이저빔(32)에 의해 승화 혹은 증발시키는 소위 어블레이션 가공하여, 분할 예정 라인(102)을 따라 두께(130) 이상의 깊이(150)의 레이저 가공홈(151)을 형성한다. 홈 형성 단계(1002)의 제2 예에서는, 예컨대, 레이저 가공 장치(30)의 레이저 발진기(31)에 의해 펄스형의 레이저빔(32)을 웨이퍼(100)에 조사한다. 홈 형성 단계(1002)의 제2 예에서는, 홈 형성 단계(1002)의 제1 예와 마찬가지로, 모든 분할 예정 라인(102)을 따라 깊이(150)의 레이저 가공홈(151)을 형성한다.
칩 박리 단계(1003)는, 도 8에 도시된 바와 같이, 분리 기점 형성 단계(1001)에서 형성한 분리 기점(135)에 의해 칩(160)을 웨이퍼(100)로부터 박리하는 단계이다. 도 8에 도시된 예에서는, 홈 형성 단계(1002)의 제1 예 후에 실시되는 경우의 칩 박리 단계(1003)를 나타내고 있지만, 홈 형성 단계(1002)의 제2 예 후에 실시되는 경우라도 동일하다.
칩 박리 단계(1003)에서는, 우선, 도 8에 도시된 바와 같이, 칩 박리 장치(40)의 유지 테이블(45)에 의해, 웨이퍼(100)의 이면(104)측을, 점착 테이프(105)를 통해 유지면(46)으로 유지한다. 유지 테이블(45)은, 유지 테이블(15)과 동일한 구조를 갖는다.
칩 박리 단계(1003)에서는, 다음에, 칩 박리 장치(40)의 초음파 혼(41)의 하단에 설치된 흡착편(43)을 웨이퍼(100)의 칩 영역(103)의 표면(101)측에 접촉시키고 나서, 초음파 발진기(42)에 의해 초음파 혼(41)에 초음파를 부여하여 초음파 진동시키고, 초음파 진동시킨 초음파 혼(41)에 의해 흡착편(43)을 통해 웨이퍼(100)의 칩 영역(103)에 초음파 진동을 부여함으로써 상기 칩 영역(103)의 분리 기점(135)을 파괴하여, 웨이퍼(100)로부터 상기 칩 영역(103)에 형성되어 있는 칩(160)을 박리한다.
칩 박리 단계(1003)에서는, 이 웨이퍼(100)로부터 박리한 칩(160)을, 흡착편(43)에 의해 위쪽으로부터 흡착 유지하여 픽업하여, 개편화된 칩(160)을 얻는다. 여기서, 흡착편(43)은, 제1 실시형태에서는, 예컨대, 하면에 도시하지 않은 흡인원으로부터 부압이 도입되어, 부압에 의해 칩(160)을 위쪽으로부터 흡착 유지한다. 칩 박리 단계(1003)에서는, 제1 실시형태에서는, 칩 영역(103)마다 칩(160)의 박리및 픽업을 행하여, 웨이퍼(100)에 형성된 모든 칩(160)을 개편화할 수 있다. 또한, 칩 박리 단계(1003)에서는, 흡착편(43)에 의한 흡착만으로 칩(160)을 박리할 수 있는 경우는, 초음파 발진기(42)를 구비하지 않는 칩 박리 장치(40)에서 실시하여도 좋다.
이상과 같은 구성을 갖는 제1 실시형태에 따른 웨이퍼의 가공 방법은, 분리 기점 형성 단계(1001)에서, 칩(160)의 바닥면을 따라 웨이퍼(100)에 대하여 투과성을 갖는 파장의 레이저빔(12)의 집광점(13)을 칩(160)의 소망의 두께(130)에 상당하는 깊이에 위치시켜 레이저빔(12)을 조사하여 분리 기점(135)을 형성하고, 홈 형성 단계(1002)에서, 분할 예정 라인(102)을 따라 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공홈(151)]을 형성하며, 칩 박리 단계(1003)에서 분리 기점(135)을 기점으로 칩(160)을 웨이퍼(100)로부터 박리한다. 이 때문에, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 웨이퍼(100)에 대하여 투과성을 갖는 파장의 레이저빔(12)의 집광점(13)이 위치되는 높이를 변경함으로써, 웨이퍼(100)로부터 소망의 두께(130)의 칩(160)을 형성할 수 있다고 하는 작용 효과를 발휘한다. 또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 칩(160)의 바닥면 전체에, 웨이퍼(100)의 표면(101)과 평행한 면방향으로 개질층(131)과 개질층(131)으로부터 연장된 크랙(132)을 포함하는 분리 기점(135)이 연결된 분리층을 형성하고 있기 때문에, 칩(160)을 양호하게 박리할 수 있다.
또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 분리 기점 형성 단계(1001)에서, 웨이퍼(100)에 대하여 투과성을 갖는 파장의 레이저빔(12)을 웨이퍼(100)의 칩(160)이 형성된 표면(101)과는 반대쪽인 이면(104)측으로부터 조사하여 분리 기점(135)을 형성한다. 이 때문에, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 표면(101)에 디바이스[칩(160)]이 형성되어 있던 경우, 레이저빔(12)이 저해되는 일 없이, 양호하게 분리 기점(135)을 형성할 수 있다. 또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 표면(101)에 디바이스[(칩(160)]이 형성되어 있던 경우, 칩(160)이 분리 기점(135)의 형성을 위해 조사하는 레이저빔(12)으로부터 손상을 받는 영향을 저감할 수 있다.
또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 연삭 장치를 이용하지 않고 소망하는 두께의 칩(160)을 형성할 수 있다. 또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 홈 형성 단계(1002)를 레이저 가공 장치(30)에서 행한 경우, 레이저 가공 장치(10, 30)만으로 소망하는 두께의 칩(161)을 형성할 수 있고, 레이저 가공 장치(10, 30)를 동일한 장치로 함으로써, 장치의 설치 면적의 축소나, 생산에 소요되는 비용의 저감을 실현할 수 있다. 또한, 종래라면 칩을 박리할 때에 점착 테이프의 점착력을 저하시키는 단계가 필요하지만, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 웨이퍼(100)의 내부에 형성된 분리 기점(135)을 기점으로 칩(160)을 박리하기 때문에, 점착 테이프(105)의 점착력을 저하시키는 단계가 필요없게 된다. 또한, 제1 실시형태에 따른 웨이퍼의 가공 방법은, 분리 기점 형성 단계(1001)에서 웨이퍼(100)의 이면(104)측으로부터 레이저빔(12)의 조사를 행한 후, 홈 형성 단계(1002)와 칩 박리 단계(1003)를 웨이퍼(100)의 표면(101)측에서 연속하여 실시하기 때문에, 후술하는 제1 변형례가 점착 테이프(105)의 재접착이 2번 필요한데 반해 점착 테이프(105)의 재접착이 분할 기점 형성 단계(1001) 후에 실시하는 1번만으로 되어, 공수가 삭감된다.
[제1 변형례]
본 발명의 제1 변형례에 따른 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 9는 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)의 제1 예를 설명한 단면도이다. 도 10은 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)의 제1 예를 설명한 상면도이다. 도 10은 도 9의 상태를 표면(101)측에서 본 도면이다. 도 11은 제1 변형례에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)의 제2 예를 설명한 단면도이다. 도 12는 제1 변형례에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)를 설명한 단면도이다. 도 13은 제1 변형례에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)를 설명한 상면도이다. 도 13은 도 12의 상태를 이면(104)측에서 본 도면이다. 도 9 내지 도 13은 제1 실시형태와 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
제1 변형례에 따른 웨이퍼의 가공 방법은, 제1 실시형태에 따른 웨이퍼의 가공 방법에 있어서, 분리 기점 형성 단계(1001)와 홈 형성 단계(1002)의 실시 순서를 바꾼 것이며, 그 밖의 처리는 제1 실시형태와 동일하다. 즉, 제1 변형례에 따른 웨이퍼의 가공 방법에서는, 홈 형성 단계(1002)는, 분리 기점 형성 단계(1001) 전에 실시된다.
제1 변형례에 따른 홈 형성 단계(1002)는, 우선 웨이퍼(100)의 이면(104)에 점착 테이프(105)를 접착하는 점, 및, 제1 예에서는 도 9 및 도 10에 도시된 바와 같이, 제2 예에서는 도 11에 도시된 바와 같이, 분리 기점(135)이 형성되어 있지 않은 웨이퍼(100)에 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공 홈(151)]을 형성하는 점을 제외하고, 제1 실시형태와 동일하다.
제1 변형례에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)는, 홈 형성 단계(1002)의 처리 후의 웨이퍼(100)의 이면(104)에 접착되어 있는 점착 테이프(105)를 박리하고, 웨이퍼(100)의 표면(101)에 점착 테이프(105)를 접착하는 점, 및, 도 12 및 도 13에 도시된 바와 같이, 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공 홈(151)]이 형성되어 있는 웨이퍼(100)에 분리 기점(135)을 형성하는 점을 제외하고, 제1 실시형태와 동일하다. 도 12 및 도 13에 도시된 예에서는, 홈 형성 단계(1002)의 제1 예 후에 실시되는 경우의 분리 기점 형성 단계(1001)을 나타내고 있지만, 홈 형성 단계(1002)의 제2 예 후에 실시되는 경우에도 동일하다.
제1 변형례에 따른 웨이퍼의 가공 방법의 칩 박리 단계(1003)는, 분리 기점 형성 단계(1001)의 처리 후의 웨이퍼(100)의 표면(101)에 접착되어 있는 점착 테이프(105)를 박리하고, 웨이퍼(100)의 이면(104)에 점착 테이프(105)를 접착하고 나서 실시하는 점을 제외하고, 제1 실시형태와 동일하다.
이상과 같은 구성을 갖는 제1 변형례에 따른 웨이퍼의 가공 방법은, 제1 실시형태에 있어서, 분리 기점 형성 단계(1001)와 홈 형성 단계(1002)의 실시 순서를 바꾼 것이므로, 제1 실시형태와 동일한 작용 효과를 발휘하는 것이 된다.
[제2 실시형태]
본 발명의 제2 실시형태에 따른 웨이퍼의 가공 방법을 도 14 내지 도 19에 기초하여 설명한다. 도 14 내지 도 19에서는, 제1 실시형태와 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
제2 실시형태에 따른 웨이퍼의 가공 방법은, 도 19에 도시된 바와 같이, 제1 실시형태에 있어서, 웨이퍼(100)의 일방측 절반의 영역(170)으로부터 두께(130-1)의 칩(160-1)을 생성하고, 웨이퍼(100)의 타방측 절반의 영역(180)으로부터 두께(130-2)의 칩(160-2)을 생성하도록 변경한 것이며, 그 밖의 처리는 제1 실시형태와 동일하다. 제2 실시형태에서는, 두께(130-1)와 두께(130-2)는 서로 상이하다.
제2 실시형태에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)는, 제1 실시형태에 있어서, 웨이퍼(100)의 영역(170, 180)마다 레이저빔(12)의 집광점(13)을 위치시키는 깊이를 변경하여, 분리 기점(135)을 형성하는 깊이를 변경한 것이며, 그 밖의 처리는 제1 실시형태와 동일하다. 제2 실시형태에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)에서는, 구체적으로는, 도 14 및 도 15에 도시된 바와 같이, 영역(170)에서는, 레이저빔(12)의 집광점(13)을, 생성하는 칩(160-1)(도 19 참조)의 두께(130-1)에 상당하는 깊이에 위치시킨 상태에서 레이저빔(12)을 조사하여 상기 깊이에 개질층(131) 및 크랙(132)을 형성하여 분리 기점(135)을 형성하고, 영역(180)에서는, 레이저빔(12)의 집광점(13)을, 생성하는 칩(160-2)(도 19 참조)의 두께(130-2)에 상당하는 깊이에 위치시킨 상태에서 레이저빔(12)을 조사하여 상기 깊이에 개질층(131) 및 크랙(132)을 형성하여 분리 기점(135)을 형성한다.
제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)는, 제1 실시형태에 있어서, 제1 예에서는 도 16 및 도 17에 도시된 바와 같이, 제2 예에서는 도 18에 도시된 바와 같이, 표면(101)으로부터 소망하는 칩(160-1, 160-2)(도 19 참조) 중 두꺼운 쪽[도 16 및 도 18에 도시된 예에서는 칩(160-1)]의 두께(130-1) 이상의 깊이[제1 예에서는 깊이(140), 제2 예에서는 깊이(150)]의 홈(제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공홈(151)을 형성하도록 변경한 것이고, 그 밖의 처리는 제1 실시형태와 동일하다.
또한, 제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)에서는, 상기 형태에 한정되지 않고, 칩 영역(103)을 둘러싸는 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공홈(151)]을, 상기 칩 영역(103)에서 소망되는 칩[칩(160-1, 160-2)]의 두께[두께(130-1, 130-2)] 이상의 깊이(제1 예에서는 깊이(140), 제2 예에서는 깊이(150)]로 형성하여도 좋다. 제2 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)에서는, 분할 예정 라인(102)이 인접한 칩 영역(103)에서 소망되는 칩[칩(160-1, 160-2)]의 두께[두께(130-1, 130-2)]에 따라, 분할 예정 라인(102)마다 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공홈(151)]의 깊이[제1 예에서는 깊이(140), 제2 예에서는 깊이(150)]를 변경하여도 좋다.
제2 실시형태에 따른 웨이퍼의 가공 방법의 칩 박리 단계(1003)는, 도 19에 도시된 바와 같이, 제1 실시형태에 있어서, 영역(170)에서 두께(130-1)의 칩(160-1)의 박리 및 픽업을 행하여, 영역(180)에서 두께(130-2)의 칩(160-2)의 박리 및 픽업을 행하도록 변경한 것이며, 그 밖의 처리는 제1 실시형태와 동일하다.
제2 실시형태에서는, 웨이퍼(100)의 2개의 영역(170, 180)마다 2종류의 상이한 두께(130-1, 130-2)의 칩(160-1, 160-2)을 생성하였으나, 본 발명에서는 이것에 한정되지 않고, 예컨대 3종류 이상이어도 좋고, 웨이퍼(100)의 칩 영역(103)마다 적어도 2종류의 상이한 두께의 칩을 생성하는 어떠한 형태여도 좋다. 이 경우, 분리 기점 형성 단계(1001)에서는, 웨이퍼(100)의 칩 영역(103)마다 적어도 2종류의 상이한 칩의 두께에 따른 깊이에 레이저빔(12)의 집광점(13)을 위치시켜 레이저빔(12)을 조사하여 분리 기점(135)을 형성하고, 홈 형성 단계(1002)에서는, 칩 영역(103)을 둘러싸는 홈을 칩 영역(103)마다 소망되는 칩의 두께 이상의 깊이로 형성한다.
종래에서는, 1장의 웨이퍼로부터 상이한 두께의 칩을 형성하는 경우, 개편화한 칩마다 연삭 두께를 변경한다고 하는 비효율적인 방법을 취하고 있었다. 그러나, 이상과 같은 구성을 갖는 제2 실시형태에 따른 웨이퍼의 가공 방법은, 칩 영역(103)마다 분리 기점(135)을 형성하는 깊이를 2종류 이상(도 14 내지 도 19의 예에서는 2종류)으로 변경함으로써, 2종류 이상(도 14 내지 도 19의 예에서는 2종류 )의 상이한 두께(130-1, 130-2)의 칩(160-1, 160-2)을 형성할 수 있다. 이 때문에, 제2 실시형태에 따른 웨이퍼의 가공 방법은, 종래보다 효율적으로 1장의 웨이퍼(100)로부터 상이한 두께(130-1, 130-2)의 칩(160-1, 160-2)을 형성할 수 있다고 하는 작용 효과를 발휘한다.
또한, 제2 실시형태에 따른 웨이퍼의 가공 방법은, 제1 변형례를 적용하여, 분리 기점 형성 단계(1001)와 홈 형성 단계(1002)의 실시 순서를 바꾸어도 좋다.
[제3 실시형태]
본 발명의 제3 실시형태에 따른 웨이퍼의 가공 방법을 도 20 내지 도 30에 기초하여 설명한다. 도 20 내지 도 31에서는, 제1 및 제2 실시형태와 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
제3 실시형태에 따른 웨이퍼의 가공 방법은, 도 20에 도시된 바와 같이, 디바이스 판정 단계(1011)와, 분리 기점 형성 단계(1001)와, 홈 형성 단계(1002)와, 칩 박리 단계(1003)와, 접착제 충전 단계(1004)와, 칩 고정 단계(1005)를 구비한다.
디바이스 판정 단계(1011)는, 웨이퍼(100) 상에 형성되어 있는 칩(160)마다, 칩(160)이 불량인지 여부를 검출하는 단계이다. 여기서, 칩(160)이 불량이라고 하는 것은, 칩(160)이 제품으로서 사용할 수 있는 품질을 만족하고 있지 않은 상태를 말한다. 디바이스 판정 단계(1011)에서는, 예컨대, 도시하지 않은 디바이스 검출기(프로버)의 복수의 프로브 침을 칩(160)에 형성된 전극에 접촉시켜, 프로브 침과 전기적으로 접속되는 도시하지 않은 테스터에 의해 프로브 침을 통해 칩(160)에 소정의 전기 신호를 입력하고, 칩(160)으로부터 회신되는 전기 신호에 기초하여 칩(160)이 불량인지 여부를 검출한다. 디바이스 판정 단계(1011)에서는, 본 발명에서는 이것에 한정되지 않고, 칩(160)이 불량인지 여부를 검출하는 그 밖의 여러 가지 주지의 검사를 실시하여도 좋다.
제3 실시형태에 따른 웨이퍼의 가공 방법은, 디바이스 판정 단계(1011)에서 모든 칩(160)이 불량이 아니라고 판정한 경우[디바이스 판정 단계(1011)에서 No],처리를 종료한다. 제3 실시형태에 따른 웨이퍼의 가공 방법은, 디바이스 판정 단계(1011)에서 적어도 하나의 칩(160)이 불량이라고 판정한 경우[디바이스 판정 단계(1011)에서 Yes], 불량으로 판정한 칩(160)의 웨이퍼(100) 내의 위치, 칩 영역(103)의 크기 및 두께(130) 등의 정보를, 제3 실시형태에 따른 웨이퍼의 가공 방법의 각 단계를 실시하는 각 장치[레이저 가공 장치(10), 절삭 가공 장치(20), 레이저 가공 장치(30) 및 칩 박리 장치(40)]를 제어하는 도시하지 않은 제어 유닛에 송신하고, 처리를 분리 기점 형성 단계(1001)로 진행시킨다.
또한, 상기한 제어 유닛은, 제3 실시형태에서는, 컴퓨터 시스템을 포함한다. 제어 유닛이 포함하는 컴퓨터 시스템은, CPU(Central Processing Unit)와 같은 마이크로 프로세서를 갖는 연산 처리 장치와, ROM(Read Only Memory) 또는 RAM(Random Access Memory)과 같은 메모리를 갖는 기억 장치와, 입출력 인터페이스 장치를 갖는다. 제어 유닛의 연산 처리 장치는, 제어 유닛의 기억 장치에 기억되어 있는 컴퓨터 프로그램에 따라 연산 처리를 실시하여, 상기 각 장치를 제어하기 위한 제어 신호를, 제어 유닛의 입출력 인터페이스 장치를 통해 상기 각 장치의 각 구성 요소에 출력한다.
제3 실시형태에 따른 웨이퍼의 가공 방법의 분리 기점 형성 단계(1001)는, 도 21 및 도 22에 도시된 바와 같이, 제1 실시형태에 있어서, 디바이스 판정 단계(1011)에서 불량으로 판정한 칩(160)이 형성된 칩 영역(103)에 있어서만, 상기 칩(160)의 두께(130)에 상당하는 깊이에 분리 기점(135)을 형성하도록 변경한 것이고, 그 밖의 처리는 제1 실시형태와 동일하다.
제3 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)는, 제1 예에서는 도 23 및 도 24에 도시된 바와 같이, 제2 예에서는 도 25에 도시된 바와 같이, 제1 실시형태에 있어서, 디바이스 판정 단계(1011)에서 불량으로 판정한 칩(160)이 형성된 칩 영역(103)을 둘러싸는 분할 예정 라인(102)의 부분에 있어서만, 상기 칩(160)의 두께(130) 이상의 깊이[제1 예에서는 깊이(140), 제2 예에서는 깊이(150)]의 홈[제1 예에서는 절삭홈(141), 제2 예에서는 레이저 가공홈(151)]을 형성하도록 변경한 것이며, 그 밖의 처리는 제1 실시형태와 동일하다.
또한, 제3 실시형태에 따른 웨이퍼의 가공 방법의 홈 형성 단계(1002)의 제1 예에서는, 구체적으로는, 상기 분할 예정 라인(102)의 부분마다, 절삭 블레이드(21)를 상기 분할 예정 라인(102)의 부분 상에 위치시켜, 절삭 블레이드(21)를 회전시키면서 깊이(140)의 절삭홈(141)을 형성하는 높이까지 연직 방향으로 하강시켜 절삭 가공을 행하고, 그 후 절삭 블레이드(21)를 연직 방향으로 상승시켜 후퇴시킨다고 하는, 소위 초퍼 컷을 행하지만, 본 발명에서는 초퍼 컷에 한정되지 않고, 제1 실시형태와 동일한 방법으로 칩 영역(103)을 둘러싸는 분할 예정 라인(102)을 따라 깊이(140)의 절삭홈(141)을 형성하여도 좋다.
제3 실시형태에 따른 웨이퍼의 가공 방법의 칩 박리 단계(1003)는, 도 26 및 도 27에 도시된 바와 같이, 제1 실시형태에 있어서, 디바이스 판정 단계(1011)에서 불량으로 판정한 칩(160)만의 박리 및 픽업을 행하도록 변경한 것이며, 그 밖의 처리는 제1 실시형태와 동일하다. 제3 실시형태에 따른 웨이퍼의 가공 방법의 칩 박리 단계(1003)에서는, 디바이스 판정 단계(1011)에서 불량으로 판정한 칩(160)을 픽업함으로써, 상기 칩(160)이 형성되어 있던 웨이퍼(100)의 칩 영역(103) 및 상기 칩 영역(103)을 둘러싸는 분할 예정 라인(102)의 부분을 포함하는 영역에, 칩(160)의 두께(130)에 대응하는 깊이의 오목부(162)를 형성한다.
종래라면, 칩을 두께 방향으로 완전 절단하여 박리하는 경우는, 박리하는 칩 영역만 점착 테이프의 점착력을 저하시킨 후에 박리한다고 하는 절차가 필요하였으나, 제3 실시형태에 따른 칩 박리 단계(1003)에서는, 웨이퍼(100)의 내부에 형성한 분리 기점(135)을 기점으로 박리하기 때문에, 박리하고자 하는 칩(160)이 형성된 칩 영역(103)만의 점착 테이프(105)의 점착력을 저하시킨다고 하는 단계가 필요없게 된다
접착제 충전 단계(1004)는, 도 28 및 도 29에 도시된 바와 같이, 접착제 공급 장치(50)에 의해, 칩 박리 단계(1003)에서 형성한 오목부(162)에 접착제(53)를 공급하여 충전하는 단계이다. 접착제(53)는, 제3 실시형태에서는, 추후에 칩 고정 단계(1005)에서 공급하는 칩(165)(도 30 및 도 31 참조)을 고정하기 위한, 공기 중에서 고화되는 액상의 수지이며, 예컨대, 주지의 유기 용제나 계면활성제 등을 포함하는 접착제가 적합하게 사용된다.
접착제 충전 단계(1004)에서는, 도 28에 도시된 바와 같이, 접착제 공급 장치(50)의 유지 테이블(55)에 의해, 오목부(162)가 형성된 웨이퍼(100)의 이면(104)측을, 점착 테이프(105)를 통해 유지면(56)으로 유지한다. 유지 테이블(55)은, 제1 실시형태의 유지 테이블(15)과 동일한 구조를 갖는다. 접착제 충전 단계(1004)에서는, 다음에, 접착제 공급 장치(50)의 접착제 공급원(52)으로부터 공급되는 접착제(53)를, 노즐(51)로부터 오목부(162)에 공급하고, 추후에 칩 고정 단계(1005)에서 칩(165)을 공급했을 때에 오목부(162)로부터 정확히 넘치지 않을 정도의 깊이까지 충전한다.
고정 단계(1005)는, 도 30 및 도 31에 도시된 바와 같이, 칩 고정 장치(60)에 의해, 접착제 충전 단계(1004)에서 오목부(162)에 충전된 접착제(53) 상에 칩(165)을 공급하고, 접착제(53)에 칩(165)을 압착시켜 고정하는 단계이다. 또한, 칩(165)은, 제3 실시형태에서는, 칩 박리 단계(1003)에서 웨이퍼(100)로부터 박리된 칩(160)과 동일한 사양, 형상 및 사이즈이며, 게다가, 디바이스 판정 단계(1011)와 동일한 판정 방법으로 불량이 아니라(양호하다)고 판정되는 것이다.
칩 고정 단계(1005)에서는, 도 30에 도시된 바와 같이, 칩 고정 장치(60)의 유지 테이블(65)에 의해, 오목부(162)에 접착제(53)가 충전된 웨이퍼(100)의 이면(104)측을, 점착 테이프(105)를 통해 유지면(66)으로 유지한다. 유지 테이블(65)은, 제1 실시형태의 유지 테이블(15)과 동일한 구조를 갖는다. 칩 고정 단계(1005)에서는, 다음에, 칩(165)을 흡착 유지한 칩 고정 장치(60)의 흡착부(61)를 오목부(162) 내의 접착제(53) 상에 위치시켜, 칩(165)의 상면이 웨이퍼(100)의 표면(101)과 동일 평면 상이 되는 높이까지 흡착부(61)로 칩(165)을 접착제(53)에 압착시킨 후, 칩(165)의 흡착 유지를 해제한다.
또한, 칩 고정 단계(1005)에 있어서, 오목부(162)의 바닥면을 기준으로 한 칩(165)의 상면의 높이는, 칩(165)의 두께에 접착재(53)의 두께가 가산된 높이가 되기 때문에, 그 전에 실시하는 분리 기점 형성 단계(1001)에 있어서, 분리 기점(135)을 칩(160)의 두께(130)보다 깊은 깊이로 형성하여도 좋다. 또한, 칩 고정 단계(1005)의 실시 후에는, 웨이퍼(100)의 표면(101)을 점착 테이프(105)에 유지하고, 이면(104)측을 연삭하는 단계를 구비하여도 좋다.
또한, 제3 실시형태에 따른 웨이퍼의 가공 방법은, 도 21 내지 도 31에 도시된 예에서는, 하나의 칩(160)이 불량이라고 판정되고, 이 불량으로 판정된 하나의 칩(160)이 형성된 칩 영역(103)에 있어서 분리 기점 형성 단계(1001) 이후의 각 단계의 처리를 실시하고 있지만, 본 발명에서는 이것에 한정되지 않고, 복수의 칩(160)이 불량이라고 판정되고, 이들 불량으로 판정된 복수의 칩(160)이 형성된 칩 영역(103)마다 분리 기점 형성 단계(1001) 이후의 각 단계의 처리를 실시하여도 좋다.
종래에서는, 복수의 반도체 디바이스의 웨이퍼끼리를 적층하고, 적층한 반도체 디바이스의 웨이퍼를 관통하는 관통 전극을 형성하여 웨이퍼끼리를 접속하고 나서, 적층한 웨이퍼를 분할함으로써 적층한 칩을 형성하는 적층 프로세스(Wafer On Wafer, WOW)를 실시하는 경우에는, 어떤 웨이퍼에서 불량 칩이 있으면, 그 불량 칩 상에 적층된 칩도 사용할 수 없게 되어 버리고 있었다. 그러나, 이상과 같은 구성을 갖는 제3 실시형태에 따른 웨이퍼의 가공 방법은, 불량이라고 판정된 칩(160)(디바이스)을 선택적으로 도려내어, 도려낸 칩 영역(103) 대신에 양호하다고 판정된 칩(165)을 매립함으로써, 웨이퍼(100) 상의 모든 칩 영역(103)에 형성된 칩(160, 165)을 양호하다고 판정되는 상태로 할 수 있기 때문에, WOW 프로세스를 실시하는 경우에 사용할 수 없게 되는 칩(160)의 발생을 억제할 수 있다고 하는 작용 효과를 발휘한다.
또한, 제3 실시형태에 따른 웨이퍼의 가공 방법은, 제1 변형례를 적용하여, 분리 기점 형성 단계(1001)와 홈 형성 단계(1002)의 실시 순서를 바꾸어도 좋다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다.
12 : 레이저빔 13 : 집광점
100 : 웨이퍼 101 : 표면
102 : 분할 예정 라인 103 : 칩 영역
104 : 이면 130, 130-1, 130-2 : 두께
131 : 개질층 132 : 크랙
135 : 분리 기점 140, 150 : 깊이
141 : 절삭홈 151 : 레이저 가공홈
160, 160-1, 160-2, 165 : 칩

Claims (3)

  1. 제1 방향과, 상기 제1 방향과 교차하는 제2 방향으로 형성된 복수의 분할 예정 라인과, 상기 분할 예정 라인으로 구획된 복수의 칩 영역을 갖는 웨이퍼로부터 칩을 형성하는 웨이퍼의 가공 방법으로서,
    상기 분할 예정 라인을 따라, 상기 웨이퍼의 표면으로부터 소망하는 칩의 두께 이상의 깊이의 홈을 형성하는 홈 형성 단계와,
    상기 웨이퍼의 이면으로부터 상기 웨이퍼에 대하여 투과성을 갖는 파장의 레이저빔의 집광점을 생성하는 칩의 두께에 상당하는 깊이에 위치시켜, 상기 집광점과 상기 웨이퍼를 상대적으로 이동시키면서 상기 레이저빔을 조사하고, 개질층 및상기 개질층으로부터 신장되는 크랙을 형성하여 표면에 평행한 분리 기점을 형성하는 분리 기점 형성 단계와,
    상기 분리 기점에 의해 칩을 상기 웨이퍼로부터 박리하는 칩 박리 단계
    를 포함하는, 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 분리 기점 형성 단계에 있어서, 상기 레이저빔은 상기 칩 영역마다 적어도 2종류 이상의 상이한 칩 두께에 따른 깊이에 위치시켜 조사되고,
    상기 홈 형성 단계에 있어서, 상기 홈이 형성되는 상기 칩 영역에서 소망되는 칩 두께 이상의 깊이의 홈이 형성되며,
    상기 칩 박리 단계에 있어서, 상기 칩 영역마다 적어도 2종류 이상의 상이한 두께의 칩이 형성되는 것인, 웨이퍼의 가공 방법.
  3. 제1항에 있어서,
    각각의 상기 칩 영역에는 디바이스가 형성되어 있고,
    상기 디바이스가 불량이라고 판정된 상기 칩 영역에 있어서, 상기 홈 형성 단계와, 상기 분리 기점 형성 단계와, 상기 칩 박리 단계를 실시하는 것인, 웨이퍼의 가공 방법.
KR1020210107906A 2020-09-04 2021-08-17 웨이퍼의 가공 방법 KR20220031493A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020149340A JP2022043853A (ja) 2020-09-04 2020-09-04 ウエーハの加工方法
JPJP-P-2020-149340 2020-09-04

Publications (1)

Publication Number Publication Date
KR20220031493A true KR20220031493A (ko) 2022-03-11

Family

ID=80266884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107906A KR20220031493A (ko) 2020-09-04 2021-08-17 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US20220076999A1 (ko)
JP (1) JP2022043853A (ko)
KR (1) KR20220031493A (ko)
CN (1) CN114141707A (ko)
DE (1) DE102021209439A1 (ko)
TW (1) TW202211313A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223851B (zh) * 2022-09-21 2022-12-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种机械式晶片分离方法及装置
CN117059528B (zh) * 2023-10-10 2023-12-19 广州市艾佛光通科技有限公司 一种晶片剥离装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218599A (ja) 2007-03-02 2008-09-18 Disco Abrasive Syst Ltd ウェーハの加工方法および加工装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472295B1 (en) * 1999-08-27 2002-10-29 Jmar Research, Inc. Method and apparatus for laser ablation of a target material
JP6837709B2 (ja) * 2016-10-14 2021-03-03 株式会社ディスコ デバイスウェーハのレーザ加工方法
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
JP7201367B2 (ja) * 2018-08-29 2023-01-10 株式会社ディスコ ＳｉＣ基板の加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218599A (ja) 2007-03-02 2008-09-18 Disco Abrasive Syst Ltd ウェーハの加工方法および加工装置

Also Published As

Publication number Publication date
TW202211313A (zh) 2022-03-16
US20220076999A1 (en) 2022-03-10
DE102021209439A1 (de) 2022-03-10
CN114141707A (zh) 2022-03-04
JP2022043853A (ja) 2022-03-16

Similar Documents

Publication Publication Date Title
JP7123583B2 (ja) ウエーハの生成方法およびウエーハの生成装置
KR102349663B1 (ko) 웨이퍼의 가공 방법
KR20220031493A (ko) 웨이퍼의 가공 방법
TW201709310A (zh) 晶圓的加工方法
US20100048000A1 (en) Method of manufacturing semiconductor chips
KR20160006109A (ko) 웨이퍼의 가공 방법
JP2008294191A (ja) ウエーハの分割方法
JP2006318966A (ja) 半導体ウエーハ
TW201838753A (zh) 工件加工方法
KR20200137971A (ko) 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법
KR102513056B1 (ko) 웨이퍼의 가공 방법
US20190051561A1 (en) Workpiece dividing method
KR20210108310A (ko) 칩의 제조 방법
JP2012059989A (ja) 分割方法
US10818554B2 (en) Laser processing method of wafer using plural laser beams
US20220331899A1 (en) Method of processing a substrate and system for processing a substrate
JP2014013807A (ja) ウエーハの加工方法
KR102282264B1 (ko) 웨이퍼의 가공 방법
JP5930840B2 (ja) 板状物の加工方法
JP2011171382A (ja) 分割方法
JP2017199717A (ja) 加工方法
KR20240038594A (ko) 칩의 제조 방법
KR20220041727A (ko) 디바이스 칩의 제조 방법
KR20230032882A (ko) 단결정 실리콘 웨이퍼의 가공 방법
KR20240048485A (ko) 웨이퍼의 가공 방법 및 웨이퍼 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination