KR940008292Y1 - 인식퓨즈를 갖는 ic칩 - Google Patents

인식퓨즈를 갖는 ic칩 Download PDF

Info

Publication number
KR940008292Y1
KR940008292Y1 KR92006042U KR920006042U KR940008292Y1 KR 940008292 Y1 KR940008292 Y1 KR 940008292Y1 KR 92006042 U KR92006042 U KR 92006042U KR 920006042 U KR920006042 U KR 920006042U KR 940008292 Y1 KR940008292 Y1 KR 940008292Y1
Authority
KR
South Korea
Prior art keywords
chip
fuse
recognition
pad
recognition fuse
Prior art date
Application number
KR92006042U
Other languages
English (en)
Other versions
KR930024373U (ko
Inventor
고정규
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92006042U priority Critical patent/KR940008292Y1/ko
Publication of KR930024373U publication Critical patent/KR930024373U/ko
Application granted granted Critical
Publication of KR940008292Y1 publication Critical patent/KR940008292Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Abstract

내용 없음.

Description

인식퓨즈를 갖는 IC칩
제1도는 종래 퓨즈의 평면도.
제2도는 본 고안에 의한 인식 퓨즈의 평면도.
*도면의 주요부분에 대한 부호의 설명
1 : 퓨즈 2:인식 퓨즈
본 고안은 IC칩에 관한 것으로서, 특히 인식 퓨즈(fuse)를 IC 칩에 관한 것이다.
종래의 반도체 기판은 실리콘과 같은 반도체 재료를 단결정 성장시켜 인고트(ingot)를 만든 후 일정한 두께로 잘라 얇은 반도체 기판을 만든다. 이렇게 만든 반도체 기판을 20∼40장 정도를 롯트(lot)단위로 한꺼번에 소정특성을 갖는 반도체 공정을 실시한 후 각각의 IC 칩으로 구성된 한장의 웨이퍼 즉 반도체 기판을 잘라서 여러개의 IC 칩을 만든다.
이어 이런 IC 칩을 패키지와 결합시켜 PCB 기판에 적용시킬 수 있도록 완제품인 IC 칩을 최종검사를 통해 완성한다.
제1도는 종래의 소정 공정을 마친 반도체 기판의 퓨즈 설명도로서, 회로안에 과전류가 흐를때 회로간을 단락시키기 위한 퓨즈(1)가 구비되어 있다.
또한, 종래의 완성된 IC 칩의 앞표면에는 1주일간 생산된 제품에 워크 위크 코트(work week code)를 마킹하며, IC 칩의 뒷표면에도 원하는 마킹을 실시하여 롯트단위로 생산되는 IC 칩을 관리하고 있다.
그러나 이러한 종래 퓨즈는 단순히 과전류로 부터 소자를 보호하기 위한 것이며, IC 칩의 최종 테스트시 불량 IC 칩을 검사하기 위해서는 개개의 IC 칩을 개별적으로 검사해야 하는 불편함이 있다.
비록 롯트 번호가 각각의 IC 칩에 마킹되었다 하지만 그 범위가 너무 크기 때문에 아무런 의미가 없는 것이다. 본 고안은 이와같은 단점을 해소시키기 위한 것으로서, IC 칩 내부에 복수개의 인시 퓨즈를 형성시켜 롯트번호, 웨이퍼번호 및 고유의 IC 칩 번호를 형성시키는 인식 퓨즈를 갖는 IC 칩을 제공함을 그 목적으로 한다.
이하에서 본 고안의 상세한 설명읕 설명하면 다음과 같다.
제2도는 본 고안에 따른 인식 퓨즈의 평면도로서, IC 칩내부의 빈공간(예를 들면 PAD와 PAD 사이)에 다른소자와 회로적 연결이 되지 않도록 복수개(도면에서 9개)의 인식퓨즈(2)를 형성하여 이루어진다.
이러한 인식퓨즈(2)의 형성은 종래의 과전압 보호용 퓨즈(1)와는 달리 기존의 제조공정중에 형성시키므로 추가공정이 필요치 않다.
또한 이런 인식퓨즈(2)는 전원신호를 흘러 보내면 단락상태에 따라 '하이' 또는 '로우' 레벨값을 알 수 있으므로 예룰 들어 제2도의 9개의 인식 퓨즈(2)의 단락상태를 조절하면 9자리 2진수의 조합으로 롯트번호, 웨이퍼번호 및 IC 칩의 고유번호를 표시할 수 있다.
또한 최근의 반도체 제조공정에서는 PAD와 PAD 사이가 가장 빈공간이 많으나 반도체 제조공정중 빈 공간만 충분하면 어느 곳에든지 복수개의 인식퓨즈(2)를 형성시킬 수 있다.
따라서 본 고안에 의해 소정의 제조공정을 마친 웨이펴를 잘라서 완성된 IC 칩을 만든 후 최종 테스트시불량 IC 칩이 발견되면 인식 퓨즈를 통하여 IC 칩의 고유번호, 웨이펴번호 및 롯트번호를 모두 알 수 있기때문에 효과적으로 불량품을 수거 및 검사하여 생산력을 향상시킬 수 있다.

Claims (2)

  1. IC 칩 내부에 복수개의 퓨즈를 형성하여 상기 퓨즈를 선택적으로 단락 및 개방시키는 수단에 의하여 롯트번호, 웨이퍼번호 및 IC 칩 고유번호를 동시에 나타내는 것을 특징으로 하는 인식 퓨즈를 갖는 IC 칩.
  2. 제1항에 있어서, 상기 인식 퓨즈는 PAD와 PAD 사이에 형성됨을 특징으로 하는 인식 퓨즈를 갖는 IC칩.
KR92006042U 1992-04-13 1992-04-13 인식퓨즈를 갖는 ic칩 KR940008292Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92006042U KR940008292Y1 (ko) 1992-04-13 1992-04-13 인식퓨즈를 갖는 ic칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92006042U KR940008292Y1 (ko) 1992-04-13 1992-04-13 인식퓨즈를 갖는 ic칩

Publications (2)

Publication Number Publication Date
KR930024373U KR930024373U (ko) 1993-11-27
KR940008292Y1 true KR940008292Y1 (ko) 1994-12-08

Family

ID=19331636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92006042U KR940008292Y1 (ko) 1992-04-13 1992-04-13 인식퓨즈를 갖는 ic칩

Country Status (1)

Country Link
KR (1) KR940008292Y1 (ko)

Also Published As

Publication number Publication date
KR930024373U (ko) 1993-11-27

Similar Documents

Publication Publication Date Title
US4281449A (en) Method for qualifying biased burn-in integrated circuits on a wafer level
EP0178227B1 (en) Integrated circuit semiconductor device formed on a wafer
US6852607B2 (en) Wafer level package having a side package
US7561938B2 (en) Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICs will undergo, such as additional repairs
US5003374A (en) Semiconductor wafer
KR970008536A (ko) 반도체 장치 및 그 제조 방법
US6291835B1 (en) Semiconductor device
JPH02211648A (ja) 半導体装置
KR940008292Y1 (ko) 인식퓨즈를 갖는 ic칩
SG112797A1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
EP0115143A2 (en) Integrated circuit with electrostatic breakdown prevention circuits
US20060125059A1 (en) Semiconductor wafer with protection structure against damage during a die separation process
JPS5740951A (en) Manufacture of semiconductor device
JPH065677A (ja) 半導体装置
KR100300497B1 (ko) 몰딩후 불량 반도체 패키지 검출 방법
KR910002829B1 (ko) 반도체장치
KR19990021386A (ko) 레이저를 이용한 불량다이 표시방법
JP2765467B2 (ja) 半導体集積回路装置
KR100379093B1 (ko) 반도체패키지의마킹방법
KR100641471B1 (ko) 반도체 소자의 입력 ｉｃ 구조
JPS61268034A (ja) 半導体装置
JPS5662318A (en) Semiconductor device and manufacturing of thereof
JPS61108147A (ja) 半導体装置
JPS63306635A (ja) 半導体チップのマ−キング法
JPH05136243A (ja) エージング等テスト用パターンを付加した半導体ウエハー

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051116

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee