KR100262053B1 - 성막방법 - Google Patents

성막방법 Download PDF

Info

Publication number
KR100262053B1
KR100262053B1 KR1019960033147A KR19960033147A KR100262053B1 KR 100262053 B1 KR100262053 B1 KR 100262053B1 KR 1019960033147 A KR1019960033147 A KR 1019960033147A KR 19960033147 A KR19960033147 A KR 19960033147A KR 100262053 B1 KR100262053 B1 KR 100262053B1
Authority
KR
South Korea
Prior art keywords
fluorine
silicon oxide
alkyl group
oxide film
containing silicon
Prior art date
Application number
KR1019960033147A
Other languages
English (en)
Other versions
KR970013003A (ko
Inventor
가즈오 마에다
노보루 도쿠마스
요시아키 우야마
Original Assignee
다케모토 히데하루
캐논 한바이 가부시키가이샤
가즈오 마에다
가부시키가이샤 한도타이 프로세스 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다케모토 히데하루, 캐논 한바이 가부시키가이샤, 가즈오 마에다, 가부시키가이샤 한도타이 프로세스 겐큐쇼 filed Critical 다케모토 히데하루
Publication of KR970013003A publication Critical patent/KR970013003A/ko
Application granted granted Critical
Publication of KR100262053B1 publication Critical patent/KR100262053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 열 CVD법에 의한 불소함유 실리콘 산화막의 성막 방법에 관한 것으로, 기판(6)을 가열한 상태에서 SiF 결합을 가진 유기 실란과 Si-F 결합을 가지지 않은 유기 실란 및 오존함유 가스를 포함하는 혼합가스를 열반응시키어 기판(6) 상에 불소함유 실리콘 산화막을 형성한다.

Description

성막 방법(METHOD FOR FORMING FILM)
제1도는 본 발명의 실시양태에 관계되는 불소함유 실리콘 산화막을 형성하는 성막장치의 구성도.
제2도는 본 발명의 실시양태에 관계되는 불소함유 실리콘 산화막의 플라즈마 처리에 사용되는 플라즈마 처리장치에 대하여 설명하는 개략도.
제3도는 본 발명의 실시양태에 관계되는 성막방법에 의해 성형된 불소함유 실리콘 산화막의 성장 레이트와 성막온도와의 관계를 보이는 특성도.
제4도는 본 발명의 실시양태에 관계되는 성막방법에 의해 성형된 불소함유 실리콘 산화막의 성장 레이트와 F-TES 유량과의 관계를 보이는 특성도.
제5도는 본 발명의 실시양태에 관계되는 성막 방법에 의해 성형된 불소함유 실리콘 산화막의 굴절률과 성막온도와의 관계를 보이는 특성도.
제6도는 본 발명의 실시양태에 관계되는 성막방법에 의해 성형된 불소함유 실리콘 산화막의 굴절률과 F-TES 유량과의 관계를 보이는 특성도.
제7도는 본 발명의 실시양태에 관계되는 성막 방법에 의해 성형된 불소함유 실리콘 산화막의 플라즈마 조사처리 후의 적외 흡수 결과를 보이는 특성도; 그리고
제8도는 본 발명의 실시양태에 관계되는 성막 방법에 의해 성형된 불소함유 실리콘 산화막의 플라즈마 조사에 의한 개질 효과를 보이는 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 성막 체임버 2 : 웨이퍼 재치대
3 : 배추구(具) 4 : 배기구
5 : 가스 도입구 6 : 웨이퍼
7 : 배관 8a, b, c, d : 유량 조정구
9 : 밸브 11, 14 : 용기
12, 15 : 가열 히터 13 : F-TES 용액
본 발명은 막 성형 방법에 관한 것이며, 더 상세하게는, 열 CVD 법에 의한 불소함유 실리콘 산화막의 성막 방법에 관한 것이다.
선행 기술에 있어서는, 반도체 디바이스에 사용되는 층간 절연막이 거의 SiO2막 또는 SiO2막을 베이스로 한 막으로 성형된다. 그러한 SiO2베이스의 절연막은 대개 약 4.0(측정 주파수 1MHz)의 비유전률(比誘電率)을 가지어, 그에 의해서 층간 절연막을 끼는 상하의 유전체 층 간의 용량 및 층간 절연막을 끼는 인접의 유전체 층간의 용량 C가 정해진다. 즉,
C=ε0·ε·A/t
단, ε0: 진공 속의 유전률(=1)
ε : 층간 절연막의 비유전률
A : 계산의 편의상, 상하의 배선층의 중첩면적 또는 인접하는 배선층의 대향면적으로 한다 (실제로는 상기 중첩영역 이외의 영역의 배선층 간의 기여나, 또는 대향영역 이외의 영역의 배선층 간의 기여도 고려할 필요가 있다)
t : 상하의 배선층 간의 층간 절연막의 막두께 또는 층간 절연막을 끼는 인접하는 배선층 간의 스페이스.
그러한 기생용량(parastic capacitance)은 어떠한 반도체 디바이스에도 반드시 존재하지만, 그 값이 큰 경우, 배선층 간의 크로스토크의 발생이나 신호전파시간의 지연을 야기시킨다. 특히, 반도체 장치를 고밀도화하기 위해 다층 배선 구조가 이용되는 경우에는 배선층간의 중첩영역 또는 대향영역이 증대되기 때문에, 기생용량이 증가한다. 또, 패턴의 치수가 미세화되는 경우에는, 인접하는 배선층 간의 스페이스가 좁아지기 때문에, 인접하는 배선층 간의 스페이스가 상하의 배선층 간의 스페이스보다도 작아지는 경우가 있다. 이 때문에 기생용량이 증가한다. 그러므로, 디바이스 특성에 미치는 기생용량의 영향을 무시할 수 없다.
기생용량을 저감하는 어프로치의 하나로서, 층간 절연막의 비유전률(ε)을 낮게 하는 어프로치가 있으며, 현재 이하의 대책이 취해지고 있다.
(1) 유기 수지 막을 사용한다. ε=3.0 이하의 비유전률의 층간 절연막이 사용되는 것으로 보고돼 있다.
(2) 테프론을 베이스로하는 절연막을 사용한다. ε=3.0 이하의 비유전률의 층간 절연막이 보고돼 있다.
(3) SiBN 막 또는 SiOBN 막을 사용한다. 층간 절연막이 스퍼터에 의해 형성되는 예가 보고돼 있다. ε=3.5 정도의 것이 보고돼 있다.
(4) Si-F 결합을 가지는 SiO2막 또는 F를 함유하는 SiO2막을 사용한다.
그러나, (1) 및 (2)의 경우는 SiO2와는 전혀 다른 물질로 이루어지는 절연막이어서, 막으로서의 신뢰성이나 안전성이 충분하지 않으며 또 디바이스에 적용하기 위한 평가가 진척되지 않아 실용성이 의심스럽다.
또, (3)의 경우는 흡습도가 높아 반도체 장치에의 적용에는 적당하지 않다. 또한, SiOB 소스(SiOB 결합을 가진 유기 화합물, 예를 들어 트리스트리메틸실릴보레이트)를 오존과 반응시키어 BSG 막을 형성하는 방법이며, 연구 개발 도상에 있다.
게다가, (4)의 경우의 불소(F) 함유 실리콘 산화막은 여러가지의 방법으로 형성되면, 비유전률(ε)의 값으로서 3.4~3.6 정도를 얻을 수 있는 기술로서 개발·검토가 행해지고 있다. 여하튼 간에, 안정된 불소함유 실리콘 산화막을 형성하는 것이 중요하다.
불소함유 실리콘 산화막의 성막 방법으로서, 선행 기술에는 이하에 나타내는 것과 같은 예가 있다.
① 플로오로트리에톡시실란(SiF(OC2H5)3)의 가수분해
② 트리에톡시실란(TEOS)과 C2F6, 및 산소(O2)를 사용하는 플라즈마 CVD 법
③ SiF4와 산소(O2)를 사용하는 플라즈마 CVD법 또는 ECR 플라즈마 CVD 법
④ SiF(OC2H5)3와 산소(O2)를 사용하는 플라즈마 CVD 법.
상기의 방법들 중, ①의 방법을 제외하고는 모두가 플라즈마 CVD 법에 의한 성막 방법이다. 이들의 방법에 의해 비유전률 ε=3.4~3.6 정도의 값이 얻어지고 있다.
그러나, 이들 불수함유 실리콘 산화막은 수분을 흡수하기 쉬워, 그에 의해 막의 비유전률이 상승하게 된다. 즉, 내수성이 열등하다.
특히, 플라즈마 CVD법에 의해 형성되며, 실리콘 산화막의 스텝 커버리지가 나빠 미세한 스페이스에의 충전에 부적당하다. 여러가지의 플라즈마 CVD 법 중 ECR 플라즈마 CVD 법은, 비록 가장 안정한 것이긴 하나 장치의 규모가 커 양산에도 적합하지 않다. 더구나, SiF(OC2H5)3는 소스 재료로서 원래 Si-F 결합을 가지고 있으나, 플라즈마 속에서 그 결합을 그대로 지니는 것이 어려워, 불소농도를 제어하여 불소를 적정하게 함유시킨 실리콘 산화막을 얻기가 어렵다.
본 발명은, 개략하여, 스텝 커버리지가 뛰어나고 비유전률이 작으며 막질이 안정한, 불소함유 실리콘 산화막을 형성하는 것이 가능한 성막 방법의 제공을 목적으로 하는 것이다.
본원 발명자는 소스 가스로서 Si-F 결합을 가지는 유기 실란을 사용하였다. 이 소스 가스는 지극히 분해하기 쉬워, 상온에서 가수분해와 산화반응을 일으킨다. 그러한 분해를 억제하기 위하여, Si-F 결합을 가지지 않은 유기 실란을 그 소스 가스에 적당량 추가하여야 한다. 그래서, 기판을 가열한 상태에서 이들의 소스 가스와 오존을 반응시키어 불소함유 실리콘 산화막을 형성하였다. 이때, 적정한 성장 레이트와 양질의 실리콘 산화막을 얻기 위하여, 기판 온도는 300~400℃의 범위에 유지하는 것이 바람직하다.
위에 언급한 바와 같이 형성되는 불소함유 실리콘 산화막은, 불소의 함유량에 의해 비유전률을 제어할 수 있다. 일반적으로, 불소함유량을 높게 할수록 비유전률을 낮게 할 수가 있다. 또, 열 CVD법에 의해 성막되기 때문에, 불소함유 실리콘 산화막의 스텝커버리지가 양호하였다.
게다가, 상기의 불소함유 실리콘 산화막을 산소 또는 질소의 플라즈마에 노출시키는 개질의 처리에 의해, 막 중의 수분이 제거되어 비유전률을 더욱 더 낮게 할 수가 있었다. 또, 플라즈마 처리에 의해 막이 치밀화하여 내수성이 향상하고, 이에 의해 비유전률의 경시적인 변동을 억제하여 낮은 비유전률을 유지할 수가 있었다.
이하 본 발명의 우선의 실시양태를 상세히 설명한다.
먼저, 본 발명의 실시양태에 관계되는 불소함유 실리콘 산화막을 형성하는 데 사용되는 성막장치에 관하여 도 1을 참조하면서 설명한다.
도 1은, 반응 가스의 공급부와 성막부를 함유하는 열 CVD 장치의 구성도이다.
도 1에 보인 바와 같이, 히터가 내장된 웨이퍼 재치대(2)와 가스 배출구(3)가 성막 체임버(1) 내에 구비돼 있다. 성막 체임버(1)에는 배기구(4)와 가스 도입구(5)가 마련돼 있다. 배관(7)을 경유하여 가스 도입구(5)로 반응 가스를 성막 체임버(1) 내에 도입함과 동시에 불필요한 반응 가스를 배기구(4)를 통해 성막 체임버(1) 외로 배출한다.
또, 배관(7)에는 혼합된 반응 가스가, 반응 가스 공급부로부터 공급된다. 반응 가스 공급부에는 사용하는 가스에 대응하여 복수의 분기배관이 장비되어 각 가스소스에 접속돼 있다. 본 발명의 실시양태에서는 그 분기배관들은 질소 가스를 공급하는 제1의 분기배관, 오존(O3)함유 산소 가스를 공급하는 제2의 분기배관, Si-F 결합을 가진 유기실란, 예를 들어 플루오로트리에톡시실란(F-TES)을 공급하는 제3의 분기배관, 및 Si-F 결합을 가지지 않은 유기 실란, 예를 들어 테트라에톡시실란(TEOS)을 공급하는 제4의 분기배관으로 이루어져 있다.
제1의 분기배관에는 질소 가스의 도입구, 유량 조정구(MFC)(8a), 및 가스의 흐름을 차단/도통시키는 밸브(9)가 마련돼 있다.
산소 가스의 도입구와 배관(7) 사이의 제2의 분기배관에는 유량 조정구(MFC)(8b), 오존 생성장치(10), 및 가스의 흐름을 차단/도통시키는 개폐 밸브(9)가 개재돼 있다. 오존 생성장치(10)은 산소 가스(O2)를 적당량의 오존으로 전환하여 산소 중의 오존 농도를 조정한다.
제3의 분기배관에는 캐리어 가스(질소 가스) 도입구, 유량 조정구(8c), F-TES 용액(13)을 넣은 용기(11), F-TES용액(13)을 가열하는 히터(12), 및 가스 흐름을 차단/도통시키는 밸브(9)가 마련돼 있다. 캐리어 가스(질소 가스)의 버블링(bubbling)에 의해, F-TES를 함유하는 질소 가스가 배관(7)에 공급된다.
캐리어 가스(질소 가스) 도입구와 배관(7) 사이의 제4의 분기배관에는 유량 조정구(8d), TEOS용액(16)을 넣은 용기(14), TEOS용액(16)을 가열하는 히터(15), 및 가스 흐름을 차단/도통시키는 밸브(9)가 개재돼 있다. 캐리어 가스(질소 가스)의 버블링에 의해, TEOS를 함유하는 질소 가스가 배관(7)에 공급된다.
이어서, 본 발명의 실시양태에 관계되는, 상압 CVD법에 의한 질소함유 실리콘 산화막의 형성 방법에 관하여 도 1을 참조하여 설명한다.
먼저, 성막 체임버(1) 내의 웨이퍼 재치대(2)에 웨이퍼(6)를 올려놓아 가열한다. 실험을 위하여, 웨이퍼(6)의 온도는 100~350℃의 범위에서 성막마다 변화시킨다.
다음에는, F-TES용액(13)을 가열하여 온도 40℃로 보지함과 동시에 TEOS용액(16)을 가열하여 온도 65℃로 보지한다.
다음, 분기배관들의 모든 개폐 밸브를 연다. 특히, 제1의 분기배관을 거쳐 유량 18 SLM의 질소 가스를 배관(7)에 공급하고, 제2의 분기배관을 거쳐 오존 2.4%를 함유하는 7.58 SLM의 산소 가스를 배관(7)에 공급하고, 제3의 분기배관을 거쳐 F-TES를 함유하는 질소 가스를 배관(7)에 공급하고, 또 제4의 분기배관을 거쳐 TEOS를 함유하는 유량 2.0 SLM의 질소 가스를 배관(7)에 공급한다. 이들의 가스는 혼합되어 성막 체임버(1)에 보내진다. 실험을 위하여, F-TES를 함유하는 질소 가스의 유량을 0.5~3.0 SLM 범위에서 변화시키었다.
성막 체임버(1) 내의 가스 배출구(3)으로부터 웨이퍼(6) 상에 혼합 가스가 방출되어 성막을 시작하게 된다. 이 상태를 소정시간 동안 보지함에 의하여 웨이퍼(6) 상에 소정의 막 두께의 불소함유 실리콘 산화막이 형성된다.
도 3에, 성막 온도에 대한 성장 레이트(deposition rate)의 상관관계를 보인다. 종축은 선형 눈금으로 표시한 성장 레이트(nm/min)를 나타내고, 횡축은 선형 눈금으로 표시한 성막온도(℃)를 나타낸다. F-TES의 유량을 2.0 SLM 일정으로 하였다. 도 3에 보인 바와 같이, 성장 레이트는 대개 250℃에서 약 250nm/min이 되어 최대가 된다.
도 5에, 형성된 불소함유 실리콘 산화막의 굴절률과 성막온도(deposition temperature)와의 상관관계를 보인다. 종축은 선형 눈금으로 표시한 굴절률을 나타내고, 횡축은 선형 눈금으로 표시한 성막온도(℃)를 나타낸다. F-TES의 유량을 2.0 SLM 일정으로 하였다.
도 5에 보인 바와 같이, 굴절률은 성막 온도 180℃에서 약 1.385이고, 성막 온도의 상승과 함께 단조로이 증가되어 기판 온도 350℃에서 약 1.425로 되었다. 굴절률의 이러한 변화에서 성막 온도가 높아질수록 불소가 막 속에 도입되기 어려워진다는 것을 알 수 있다. 환언하면, 성막 온도가 낮아질수록 비유전률이 작아진다.
또, F-TES 유량과 성장 레이트의 상관관계를 도 4에 보인다. 종축은 선형 눈금으로 표시한 성장 레이트(nm/min)를 나타내고, 횡축은 선형 눈금으로 표시한 F-TES 유량( SLM)을 나타낸다. 기판 온도를 280℃ 일정으로 하였다.
도 4에 보인 바와같이, F-TES의 유량과 함께 성장 레이트는 단조로이 증대하여, F-TES 유량 3.0 SLM에서 성장 레이트가 약 230nm/min로 되었다.
도 6은 형성된 불소함유 실리콘 산화막의 굴절률과 F-TES 유량의 상관관계도이다. 종축은 선형 눈금으로 표시한 굴절률을 나타내고, 횡축은 선형 눈금으로 표시한 F-TES 유량( SLM)을 나타낸다. 기판 온도를 280℃ 일정으로 하였다.
도 6에 보인 바와 같이, 굴절률은 F-TES 유량 0.5 SLM에서 약 1.42이고, F-TES 유량의 증대와 동시에 점차 감소하여, F-TES 유량 3.0 SLM에서 약 1.36으로 되었다. 이러한 사실로, F-TES 유량이 증가할수록 불소가 막 속에 도입되기 어려워진다는 것을 알 수 있다. 즉, 비유전률은 F-TES 유량이 증대할수록 작아진다.
이와 같이 하여 작성되는 불소함유 실리콘 산화막은, 불소의 함유량에 의해 비유전률을 제어할 수 있어 보통 불소 함유량을 높게 할수록 비유전률을 낮게 할 수 있다. 또, 열 CVD 법에 의해 성막되기 때문에, 불소함유 실리콘 산화막의 스텝 커버리지가 양호하다.
다음, 성막 후에는 도 2에 보이는 플라즈마 처리장치에 의해 플라즈마 처리를 한다.
성막 후의 웨이퍼(6)를 플라즈마 처리장치의 웨이퍼 재치대(18)에 올려 놓는다. 이어서 웨이퍼(6)을 가열하여 370℃에 유지한다.
다음으로, 체임버(17)안을, 배기하여 감압한다. 소정의 압력에 도달한 다음 가스 도입구(20)으로 체임버(17)내에 가스를 도입한다. 게다가, 실험을 위해, 도입되는 가스로서 산소(O2) 및 질소(N2)를 각각 이용하여 효과를 비교하였다.
다음, 전원(22)에 의해 상부 전극(19)에 주파수 13.56MHz의 전력 400W를 인가함과 동시에, 전원(23)에 의해 하부 전극(18)에 주파수 100kHz의 전력 400W를 인가한다. 그 결과 가스가 플라즈마화함과 동시에 웨이퍼(6)이 음으로 바이어스 되어서, 웨이퍼(6) 상의 불소함유 실리콘 산화막이 플라즈마(24)의 조사(irradiation)를 받는다. 약 300초 후, 플라즈마 조사를 멈추고 웨이퍼를 체임버(17)에서 들어낸다.
다음, 플라즈마 조사 후의 적외 흡수 특성을 측정한 결과를 도 7에 보인다. 종축에 임의 단위의 흡수강도[absorption intensity]를 나타내고, 횡축에 선형 눈금으로 표시한 파수(wave number)(cm-1)를 나타낸다. 성막 직후, 플라즈마 조사 시간 180초, 및 300초의 3종류에 대하여 측정결과를 비교하였다.
도 7에 보인 바와 같이, 성막 직후에 Si-OH를 나타내는 피크가 존재하고 있으나, 플라즈마 조사를 행함에 따라, Si-OH를 나타내는 피크가 작아져 조사 시간 300초에서 완전히 소실하였다. 이는 불소함유 실리콘 산화막 중에 함유되는 수분이 성막 직후에 플라즈마 조사에 의하여 제거될 수 있음을 의미한다. 또, 플라즈마 처리에 의해 막이 치밀화하여 내수성이 향상하기 때문에, 비유전률의 경시적인 변동을 억제하여 낮은 비유전률을 유지할 수가 있다.
다음, 플라즈마 조사에 의한 개질 효과를 도 8의 표에 보인다. 여기에서는, 불소를 함유하지 않은 유기 실란으로서, 트리에톡시실란(TES)을 사용하고 있다.
도 8에 보인 바와같이, 불소를 함유하지 않은 유기 실란에 대한, 불소를 함유하는 유기 실란의 혼합비를 높임에 의하여, 플라즈마 처리 후의 ε는 저하하여 3.2~3.4 정도를 나타내었다. 그 혼합비를 높인 경우라도 플라즈마 조사를 하지 않은 것은 비유전률이 크다. 또, 상기의 플라즈마 처리에 의해, 처리 가스로서 산소를 사용한 편이, 질소 가스를 사용한 것 보다도 비유전률을 저하시키는 데 보다 효과가 있었다.
이상으로, 성막 후에 플라즈마 조사처리를 행함에 의해, 비유전률을 보다 저하시킬 수 있으며 불소를 함유시킨 효과를 한층 더 높일 수 있음을 알았다.
상기의 실시양태에서는 SI-F 결합을 가진 유기 실란으로서, 플루오로알콕시실란인 플루오로트리에톡시실란(F-TES)을 사용하고 있으나, 타의 플루오로알콕시실란(SiFn(OR)4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 플루오로알킬실란(SiFnR4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 체인 플루오로실록산(RnF3-nSiO(RkF2-kSiO)mSiF3-nRn, n=1~2, k=0~2, m≥0, R은 알킬 기, 아릴 기, 또는 그들의 유도체) 또는 링 플루오로실록산((RkF2-kSiO))m, k=1, m≥2, R은 알킬 기, 아릴 기, 또는 그들의 유도체)을 사용하여도 좋다.
게다가, Si-F 결합을 가지지 않은 유기 실란으로서, 알콕시실란인 TEOS나 TES를 사용하고 있으나, 타의 알콕시실란(SiHn(OR)4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 알킬실란(SiHnR4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 체인 실록산(RnH3-nSiO(RkH2-kSiO)mSiH3-nRn, n=1~2, k=0~2, m≥0, R은 알킬 기, 아릴 기, 또는 그들의 유도체) 또는 링 실록산(RkH2-kSiO)m, k=1, m≥2, R은 알킬 기, 아릴 기, 또는 그들의 유도체)을 사용하여도 좋다.
이상의 설명과 같이, 본 발명의 성막 방법에 의하면, 소스로서 Si-F 결합을 가진 유기 실란을 사용하여 열 CVD 법에 의해 불소함유 실리콘 산화막을 형성하고 있다.
이와 같이 하여 작성되는 불소함유 실리콘 산화막은 불소의 함유량에 의하여 비유전률을 제어할 수 있으며, 불소 함유량을 높게 할수록 비유전률을 낮게 할 수가 있다. 또, 열 CVD 법에 의해 성막되기 때문에, 불소함유 실리콘 산화막의 스텝 커버리지가 양호하다.
더구나, 상기의 불소함유 실리콘 산화막을 산소 또는 질소의 플라즈마에 노출시키는 개질 처리를 행함에 의해 막 중의 수분이 제거되며, 플라즈마 처리에 의해 막이 치밀화하여 내수성이 향상한다. 그에 의하여, 비유전률을 더욱 낮게 할 수 있으며, 비유전률의 경시적인 변동을 억제하여 낮은 비유전률을 유지할 수 있다.

Claims (10)

  1. Si-F 결합을 가진 유기 실란과, Si-F 결합을 가지지 않은 유기 실란 및 오존을 포함하는 혼합가스를 마련하고; 상기 혼합가스를 기판과 접촉시키어; 상기 혼합가스와 접촉하는 동안 기판을 가열하여 상기 혼합가스를 열반응 시키어 기판에 불소함유 실리콘 산화막을 형성하여; 기판과 상기 혼합가스 간의 접촉을 중지하고; 다음 상기 불소함유 실리콘 산화막을 적어도 하나의 산소와 질소의 플라즈마와 접촉시키어; 상기 불소함유 실리콘 산화막이 상기 플라즈마와 접촉하고 있는 동안 상기 기판을 가열하는 것으로 이루어지는 성막방법.
  2. 제1항에 있어서, 상기 불소함유 실리콘 산화막이 상압 하에서 이루어지는 성막 방법.
  3. 제1항에 있어서, 상기 Si-F 결합을 가지는 유기 실란이 플루오로알콕시실란(SiFn(OR)4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 플루오로알킬실란(SiFnR4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 체인 플루오로실록산(RnF3-nSiO(RkF2-kSiO)mSiF3-nRn, n=1~2, k=0~2, m≥0, R은 알킬 기, 아릴 기, 또는 그들의 유도체) 또는 링 플루오로실록산((RkF2-kSiO)m, k=1, m≥2, R은 알킬 기, 아릴 기, 또는 그들의 유도체)으로 구성되어 있는 성막 방법.
  4. 제1항에 있어서, 상기 Si-F 결합을 가지지 않은 유기 실란이 알콕시실란(SiHn(OR)4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 알킬실란(SiHnR4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 체인 실록산(RnH3-nSiO(RkH2-kSiO)mSiH3-nRn, n=1~2, k=0~2, m≥0, R은 알킬 기, 아릴 기, 또는 그들의 유도체) 또는 링 실록산((RkH2-kSiO)m, k=1, m≥2, R은 알킬 기, 아릴 기, 또는 그들의 유도체)으로 구성되어 있는 성막 방법.
  5. 제1항에 있어서, 플라즈마는 O2, NO, NO2또는 N2O의 플라즈마인 성막 방법.
  6. 제1항에 있어서, Si-F 결합을 가지는 유기 실란이 알콕시실란(SiHn(OR)4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 알킬실란(SiHnR4-n, n=1~3, R은 알킬 기, 아릴 기, 또는 그들의 유도체), 체인 실록산(RnH3-nSiO(RkH2-kSiO)mSiH3-nRn, n=1~2, k=0~2, m≥0, R은 알킬 기, 아릴 기, 또는 그들의 유도체) 또는 링 실록산((RkH2-kSiO)m, k=1, m≥2, R은 알킬 기, 아릴 기, 또는 그들의 유도체)으로 구성되어 있는 성막 방법.
  7. 제1항에 있어서, 혼합가스는 추가적으로 산소를 포함하는 성막방법.
  8. 제1항에 있어서, 플라즈마와의 접촉이 불소함유 실리콘 산화막이 형성되는 온도보다 높은 온도에서 행하여지는 성막방법.
  9. 제1항에 있어서, 상기 불소함유 실리콘 산화막에 대한 비유전률(比誘電率)이 상기 열반응의 온도를 조정함에 의하여 설정되는 성막방법.
  10. 제1항에 있어서, 상기 불소함유 실리콘 산화막에 대한 비유전률(比誘電率)이 SiF-F 결합을 가진 유기실란의 유량(流量)을 조정함에 의하여 설정되는 성막방법.
KR1019960033147A 1995-08-18 1996-08-09 성막방법 KR100262053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7210896A JP3061255B2 (ja) 1995-08-18 1995-08-18 成膜方法
JP07-210896 1995-08-18

Publications (2)

Publication Number Publication Date
KR970013003A KR970013003A (ko) 1997-03-29
KR100262053B1 true KR100262053B1 (ko) 2000-07-15

Family

ID=16596880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033147A KR100262053B1 (ko) 1995-08-18 1996-08-09 성막방법

Country Status (5)

Country Link
US (1) US5800877A (ko)
EP (1) EP0761841B1 (ko)
JP (1) JP3061255B2 (ko)
KR (1) KR100262053B1 (ko)
DE (1) DE69621723T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films
JP3178375B2 (ja) * 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US5908672A (en) * 1997-10-15 1999-06-01 Applied Materials, Inc. Method and apparatus for depositing a planarized passivation layer
US6337102B1 (en) 1997-11-17 2002-01-08 The Trustees Of Princeton University Low pressure vapor phase deposition of organic thin films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6153509A (en) * 1998-07-01 2000-11-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6323101B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6727190B2 (en) * 1998-09-03 2004-04-27 Micron Technology, Inc. Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP2002538604A (ja) 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
JP4515550B2 (ja) * 1999-03-18 2010-08-04 東芝モバイルディスプレイ株式会社 薄膜形成方法
JP2003503849A (ja) 1999-06-26 2003-01-28 トリコン ホールディングス リミティド 基材上にフィルムを形成する方法及び装置
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
DE19960092A1 (de) * 1999-12-14 2001-07-12 Bosch Gmbh Robert Beschichtungsverfahren
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
KR20020051456A (ko) * 2000-12-22 2002-06-29 황 철 주 저온환경의 화학기상증착 방법
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6732551B2 (en) 2001-05-04 2004-05-11 Corning Incorporated Method and feedstock for making silica
US7074489B2 (en) 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6716770B2 (en) 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
KR20030001959A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20030206337A1 (en) * 2002-05-06 2003-11-06 Eastman Kodak Company Exposure apparatus for irradiating a sensitized substrate
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7425350B2 (en) * 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US8323753B2 (en) * 2006-05-30 2012-12-04 Fujifilm Manufacturing Europe B.V. Method for deposition using pulsed atmospheric pressure glow discharge
JP5506401B2 (ja) * 2007-02-13 2014-05-28 フジフィルム マニュファクチャリング ユーロプ ビー．ブイ． 磁気マスクデバイスを使用する基板プラズマ処理
JP5084343B2 (ja) * 2007-05-07 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009096785A1 (en) * 2008-02-01 2009-08-06 Fujifilm Manufacturing Europe B.V. Method and apparatus for plasma surface treatment of a moving substrate
CN101661962B (zh) * 2008-08-29 2012-05-09 苏州中来光伏新材股份有限公司 一种具有高粘结性的太阳能电池背膜及加工工艺
TWI484536B (zh) * 2011-06-30 2015-05-11 Toshiba Kk 模板基板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132276A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体膜形成方法
JPH07161705A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPH04167431A (ja) * 1990-10-31 1992-06-15 Handotai Process Kenkyusho:Kk 半導体装置の製造方法
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2699695B2 (ja) * 1991-06-07 1998-01-19 日本電気株式会社 化学気相成長法
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH07193004A (ja) * 1993-11-22 1995-07-28 Applied Materials Inc 半導体装置の薄膜形成方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132276A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体膜形成方法
JPH07161705A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US9502234B2 (en) 2010-02-04 2016-11-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films

Also Published As

Publication number Publication date
EP0761841A1 (en) 1997-03-12
JPH0964029A (ja) 1997-03-07
JP3061255B2 (ja) 2000-07-10
EP0761841B1 (en) 2002-06-12
DE69621723T2 (de) 2002-11-28
KR970013003A (ko) 1997-03-29
DE69621723D1 (de) 2002-07-18
US5800877A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
KR100262053B1 (ko) 성막방법
US5356722A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
KR100292456B1 (ko) 게르마늄도핑된bpsg박막형성방법및그장치
US5376591A (en) Method for manufacturing semiconductor device
US5900290A (en) Method of making low-k fluorinated amorphous carbon dielectric
US5484749A (en) Manufacturing method of semiconductor device
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
EP0575650B1 (en) Method of treating an insulating film in a semiconductor device and apparatus therefor
US5231058A (en) Process for forming cvd film and semiconductor device
US20110151142A1 (en) Pecvd multi-step processing with continuous plasma
US20030077916A1 (en) Method of eliminating photoresist poisoning in damascene applications
KR100627098B1 (ko) 저유전율 절연막의 형성 방법
JP3701626B2 (ja) 半導体装置の製造方法
EP1217648A2 (en) Method of manufacturing an interlayer dielectric layer with low dielectric constant
EP0934433A1 (en) Method for depositing fluorine doped silicon dioxide films
EP1284500A2 (en) Semiconductor device and method of manufacturing the same
JPH05267480A (ja) 半導体装置とその製造方法
KR100476127B1 (ko) 반도체장치 및 그 제조방법
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
KR20040065193A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
KR20030046303A (ko) 반도체장치의 제조방법
Rieger et al. ArF laser induced CVD of SiO2 films: a search for the best suitable precursors
Licoppe et al. A combination of rapid thermal processing and photochemical deposition for the growth of SiO2 suitable for InP device applications
CN100555582C (zh) 用于形成氧化物膜的方法和设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee