KR100261613B1 - 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 - Google Patents

인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 Download PDF

Info

Publication number
KR100261613B1
KR100261613B1 KR1019970036489A KR19970036489A KR100261613B1 KR 100261613 B1 KR100261613 B1 KR 100261613B1 KR 1019970036489 A KR1019970036489 A KR 1019970036489A KR 19970036489 A KR19970036489 A KR 19970036489A KR 100261613 B1 KR100261613 B1 KR 100261613B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
circuit
signal
driving
Prior art date
Application number
KR1019970036489A
Other languages
English (en)
Other versions
KR19980018272A (ko
Inventor
나오끼 후루하시
히로까즈 다까요시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980018272A publication Critical patent/KR19980018272A/ko
Application granted granted Critical
Publication of KR100261613B1 publication Critical patent/KR100261613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Drive or control circuitry or methods for piezoelectric or electrostrictive devices not otherwise provided for
    • H10N30/804—Drive or control circuitry or methods for piezoelectric or electrostrictive devices not otherwise provided for for piezoelectric transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters

Abstract

주 구동전압을 갖는 압전 변압기의 제 1 및 제 2 의 1 차 전극을 공급하는 승압회로, 정규의 주파수 소인 범위를 갖는 주파수 제어회로 및 인버터회로에 공급된 입력 DC 전압의 입력전력을 제어하는 구동전압 제어회로를 구비하는 압전 변압기용 구동회로에 있어서, 과전압 보호회로가 압전 변압기로부터 출력 AC 전압에서의 과전압을 검출한다. 출력 AC 전압에서의 과전압의 검출시, 과전압 보호 회로는 부가적인 리셋 신호 및 스위치 신호를 갖는 주파수 제어회로를 공급하여, 주파수 제어회로 스위치를 정규의 주파수 소인범위 내지 정규의 주파수 소인 범위에 포함되는 임시 주파수 소인범위로 만든다. 스위칭신호는 구동전압 제어회로에 공급되어 구동전압 제어회로가 입력 DC 전압의 입력전력을 감소시키도록 할 수 있다.

Description

인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로
본 발명은 압전 재료를 사용하여 AC 전압을 생성하는 압전 변압기를 구동하는 구동회로에 관한 것이며, 특히, 부하의 개방상태 또는 냉음극관이 높은 임피던스를 갖기 때문에 부하로서 작용하는 냉음극관이 발광하지 않는 상태에서의 구동방법에 관한 것이다.
일반적으로, 압전 변압기는 제 1 및 제 2 의 1 차 전극 및 2 차 전극을 갖는 압전 재료로 이루어지는 소자이다. 압전 변압기는 공진 주파수를 갖는다. 압전 변압기는 공진 주파수를 갖는 AC 전압을 제 1 및 제 2 의 1 차 전극에 인가시켜 공진되며, 압전 변압기는 2 차 전극으로부터의 기계적인 진동으로 인한 생성 전압을 발생시킨다. 압전 변압기가 전자기 변압기에 비해 소형되되며 박막화되기 때문에, 압전 변압기는 액정 디스플레이용 역광 전원에서 사용하는 주 변압기로서 사용된다.
종래 압전 변압기용 구동회로는 1996 년 8 월 1 일의 본 일본 특허출원 제 96-203,579 호에 대한 출원을 한 후에 1996 년 10 월 8 일의 일본 특허공개 제 96-275,553 호 또는 JP-A 8-275,553 으로서 간행된 일본 특허출원 제 95-69,207 호에서 제안된다.
JP-A 8-275,553 호에 따르면, 구동회로는 인버터회로 및 주파수 제어회로를 구비한다. 주파수 제어회로는 피드백 전류로서, 부하로부터 부하전류가 공급된다. 부하는 냉음극관일 수 있다. 피드백 전류에 반응하여, 주파수 제어회로는 인버터회로에 압전 변압기에 대한 구동 주파수를 나타내는 주파수 제어신호를 공급한다. 인버터회로는 입력 DC 전압으로서 직접적으로 DC 전원 전압이 공급된다. 주파수 제어신호에 반응하여, 인버터회로는 입력 DC 전압을 주 구동전압으로 변환한다. 주 구동전압은 입력 AC 전압으로서 압전 변압기의 제 1 및 제 2 의 1 차 전극으로 공급된다. 입력 AC 전압에 반응하여, 압전 변압기는 공진동작을 실행하여 2 차 전극으로부터 출력 AC 전압을 생성한다. 출력 AC 전압은 부하에 공급된다.
주파수 제어회로는 정규의 상한 주파수와 정규의 하한 주파수 사이에서 정의되는 정규의 주파수 소인범위를 갖는다. 정규의 주파수 소인범위는 압전 변압기의 공진 주파수를 포함한다. 주파수 제어회로는 정규의 주파수 소인 범위 내에서 구동 주파수를 소인한다. 리셋신호에 반응하여, 주파수 제어회로가 리셋되어 정규의 하한 주파수로부터 정규의 상한 주파수까지 구동 주파수를 변화시킨다.
압전 변압기용의 또다른 종래 구동회로가 1996년 8 월 1 일의 본 일본 특허출원 제 96-203,579 호에 대한 출원을 하기 전에 1996 년 4 월 23 일의 일본 특허공개 제 96-107,678 호 또는 JP-A 8-107,678 로서 간행된 일본 특허출원 제 94-241,049 호에서 제안된다.
JP-A 8-107,678 호에 따르면, 구동회로는 압전 변압기의 출력 AC 전압이 높을 경우 압전 변압기의 파괴를 방지한다. 구동회로는 드라이빙 회로, 부하 전류 비교회로, 출력 전압 비교회로, 및 주파수 소인 발진기를 구비한다. 부하 전류 비교회로는 부하전류를 DC 전압으로 변환하여 DC 전압을 소정의 부하 전류값에 해당하는 부하 전류 기준 전압과 비교한다. 부하 전류 비교회로는 주파수 소인 발진기로 공급되는 부하 전류 비교 결과 신호를 생성한다. 부하 전류 비교 결과를 기초로, 주파수 소인 발진기는 구동 주파수의 주파수 소인 방향을 결정한다. 주파수 소인 발진기는 주파수 소인을 위한 상한 및 하한 주파수를 갖는다. 출력 전압 비교회로는 압전 변압기로부터 출력 AC 전압을 분할하며 정류하여 분할 정류된 전압을 소정 출력 AC 전압에 해당하는 출력 전압 기준 전압과 비교한다. 출력 전압 비교회로는 주파수 소인 발진기에 공급되는 출력 전압 비교 결과 신호를 생성한다. 출력 전압 비교 결과 신호에 의하여, 주파수 소인 발진기는 구동 주파수의 주파수 소인 방향을 결정한다. 드라이빙 회로는 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속된다. 구동 주파수를 나타내는 주파수 제어신호에 반응하여, 드라이빙 회로는 압전 변압기를 구동한다.
압전 변압기의 또다른 종래 구동회로는 1996 년 8 월 1 일의 본 일본 특허 출원 제 96-203,579 호에 대한 출원을 한 후에 1997 년 4 월 22 일의 일본 특허공개 제 97-107,684 호 또는 JP-A 9-107,684 로서 간행된 일본 특허출원 제 95-264,081 호에서 제안된다.
JP-A 9-107,684 호에 따르면, 구동회로는 넓은 입력 DC 전압 범위에서 높은 효율로 동작가능하다. 구동회로는 인버터회로 및 주파수 제어회로 뿐만 아니라 구동전압 제어회로 및 조광회로를 구비한다. DC 전원 전압은 구동전압 제어회로를 지나 인버터회로에 공급된다. 다시 말하면, 구동전압 제어회로는 인버터회로에 제어가능한 입력전압을 갖는 입력 DC 전압을 공급한다. 인버터회로는 제 1 및 제 2 보조 구동전압을 각각 공급하는 제 1 및 제 2 보조 변압기를 포함한다. 제 1 보조 구동전압은 구동전압 제어회로에 공급된다. 주파수 제어회로는 주파수 제어신호 및 삼각파 신호를 발진시키는 전압 제어 발진기를 포함한다. 삼각파 신호는 구동전압 제어회로에 공급된다. 삼각파 신호 및 제 1 보조 구동전압에 반응하여, 구동전압 제어회로는 입력 DC 전압의 입력전력을 제어한다. 조광전압에 반응하여, 조광회로는 구동전압 제어회로에 공급되는 조광 제어신호를 생성한다.
하지만, 상기 종래 구동회로는 다음과 같은 두가지의 문제점이 있다. 첫 번째 문제점은 인버터회로를 구성하는 전자부품이 압전 변압기가 비정상 상태가 되거나 높은 임피던스를 갖는 경우에 열을 발생시킨다는 것이다. 두 번째 문제점은 전압 제어 발진기의 정규의 상한 주파수를 낮게 변화시키는 것이 곤란하다는 것이다. 이것은 구동 주파수가 모든 상태하에서 주파수 제어회로의 주파수 소인범위에 있어야 하기 때문이다. 첫 번째 문제점을 해결하기 위해 정규의 상한 주파수를 더 낮은 주파수로 변화시켜야 한다. 반면에, 두 번째 문제점을 해결하기 위해, 정규의 상한 주파수를 더 높은 주파수로 변화시켜야 한다. 따라서, 첫 번째 및 두 번째 문제점은 서로 충돌하게 되며, 결국 압전 변압기용 구동회로를 디자인하는 것이 곤란하게 된다. 즉, 상기 종래 구동회로는 압전 변압기가 비정상 상태에 있는 경우는 고려하지 않는다.
그러므로, 본 발명의 목적은 압전 변압기가 비정상 상태에 있더라도 인버터회로를 구비하는 전자부품으로부터 생기는 열을 감소시킬 수 있는 구동회로를 제공하는 것이다.
본 발명의 또다른 목적은 모든 상태에서 안정적으로 냉음극관을 발광시킬 수 있는 상술한 형태의 구동회로를 제공하는 것이다.
본 발명의 다른 목적은 기재를 진행함에 따라 더욱 명백해 질 것이다.
제1도는 종래 압전 변압기용 구동회로의 블록도.
제2a도 내지 제2d도는 제1도에 도시된 구동회로의 승압회로에서 사용되는 제 1 및 제 2 자동변압기의 동작을 기술하는데 사용되는 타이밍도.
제3도는 제1도에 도시된 구동회로에서 사용하는 주파수 제어회로의 블록도.
제4도는 제3도에서 도시된 주파수 제어회로의 동작을 도시하기 위해 사용되는 압전 변압기의 주파수 특성.
제5도는 또다른 종래 압전 변압기용 구동회로의 블록도.
제6도는 또다른 종래 압전 변압기용 구동회로의 블록도.
제7a도 내지 제7f도는 정류전압이 매우 낮은 경우에 제6도에 도시된 구동회로의 동작을 도시하는 타이밍도.
제8a도 내지 제8f도는 정류전압이 매우 높은 경우에 제6도에 도시된 구동회로의 동작을 도시하는 타이밍도.
제9a도 내지 제9c도는 구동 주파수가 규정 주파수, 정규의 상한 주파수, 및 임시 상한 주파수와 각각 동일한 경우에 제 1 클록신호를 갖는 제 1 드레인 전압의 파형.
제10도는 본 발명의 실시예 1 에 따른 압전 변압기용 구동회로의 블록도.
제11도는 제10도에 도시된 구동회로에서 사용하는 주파수 제어회로의 블록도.
제12도는 제11도에 도시된 주파수 제어회로에서 사용하는 전압 제어 발진기의 블록도.
제13a도 내지 제13d도는 제12도에 도시된 전압 제어 발진기의 동작을 도시하는 타이밍도.
제14도는 제11도에 도시된 주파수 제어회로의 동작을 도시하기 위해 사용하는 압전 변압기의 주파수 특성.
제15도는 제10도에서 도시된 구동 회로에서 사용하는 구동전압 제어회로의 블록도.
제16도는 제10도에 도시된 구동회로에서 사용하는 과전압 보호회로의 블록도.
제17도는 본 발명의 실시예 2 에 따른 압전 변압기용 구동회로의 블록도.
제18도는 제17도에 도시된 구동회로에서 사용하는 주파수 제어회로의 블록도.
제19도는 제18도에 도시된 주파수 제어회로에서 사용하는 전압 제어 발진기의 블록도.
제20도는 제17도에 도시된 구동회로에서 사용하는 구동전압 제어회로의 블록도.
제21도는 본 발명의 실시예 3 에 따른 압전 변압기용 구동회로의 블록도.
＜도면의 주요부분에 대한 부호의 설명＞
10 : 압전 변압기 20 : 부하
30 : 인버터회로 31, 32 : 단권 변압기
36, 37 : 스위칭 트랜지스터 38 : 2 위상 구동회로
40 : 주파수 제어회로 41 : 전류/전압 변환회로
42 : 정류회로 43 : 비교기
44 : 적분기 46 : 전압 제어 발진기
60 : 구동전압 제어회로 80 : 과전압 보호회로
본 발명의 취지를 기재할 때, 구동회로가 주 변압기로서 작용하는 압전 변압기를 구동시킨다는 것을 이해할 수 있다. 압전 변압기는 공진 주파수를 갖는다. 압전 변압기는 입력 AC 전압이 공급되는 제 1 및 제 2 의 1 차 전극을 갖는다. 압전 변압기는 압전효과를 사용하여 입력 AC 전압을 출력 AC 전압으로 변환한다. 압전 변압기는 부하에 출력 AC 전압을 공급하는 2 차 전극을 갖는다.
본 발명의 제 1 태양에 따르면, 상기 구동회로는 제어가능한 입력 전력을 갖는 입력 DC 전압과 주파수 제어신호가 공급되는 인버터회로를 구비한다. 인버터회로는 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속된다. 인버터회로는 주파수 제어신호에 따라 입력 DC 전압을 주 구동전압으로 변환한다. 인버터회로는 압전 변압기의 제 1 및 제 2 의 1 차 전극에 제 1 및 제 2의 입력 AC 전압으로서 주 구동전압을 공급한다. 인버터회로는 제 1 및 제 2 보조 구동전압이 각각 공급되는 제 1 및 제 2 보조 변압기를 포함한다. 피드백 전류로서 부하로 흐르는 부하전류를 공급하여, 주파수 제어회로가 피드백 전류에 반응하여 압전 변압기에 대한 구동 주파수를 제어한다. 주파수 제어회로는 정규의 상한 주파수와 정규의 하한 주파수 사이에서 정의되는 정규의 주파수 소인범위를 갖는다. 정규의 주파수 소인범위는 공진 주파수를 포함한다. 주파수 제어회로는 정규의 주파수 소인범위 내에서 구동 주파수를 소인시킨다. 리셋신호에 반응하여, 주파수 제어회로가 리셋되어 구동 주파수를 정규의 하한 주파수로부터 정규의 상한 주파수로 변화시킨다. 주파수 제어회로는 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성한다. 구동 전압 제어회로는 DC 전원 전압이 공급되며 인버터회로 및 주파수 제어회로에 접속된다. 삼각파 신호 및 제 1 보조 구동전압에 반응하여, 구동 전압 제어회로는 입력 DC 전압의 입력 전력을 제어하여 소정의 피크값에서 제 1 보조 구동전압을 유지시킨다. 과전압 보호회로는 압전 변압기의 2 차 전극 및 주파수 제어회로에 접속된다. 과전압 보호회로는 출력 AC 전압에서 과전압을 검출한다. 출력 AC 전압에서 과전압의 검출시, 과전압 보호회로는 주파수 제어회로에 부가적인 리셋 신호 및 스위칭 신호를 공급한다. 그에 의해 주파수 제어회로는 정규의 주파수 소인 범위를 공진 주파수 보다 높은 임시의 하한 주파수와 정규의 상한 주파수 보다 낮은 임시의 상한 주파수 사이에서 정의되는 임시의 주파수 소인범위로 바꾼다.
본 발명의 제 2 태양에 따르면, 상기 구동회로는 제어가능한 입력 전력을 갖는 입력 DC 전압 및 주파수 제어신호가 공급되는 인버터회로를 구비한다. 인버터회로는 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속된다. 주파수 제어신호에 반응하여, 인버터회로는 입력 DC 전압을 주 구동전압으로 변환한다. 인버터회로는 제 1 및 제 2 보조 구동전압이 각각 공급되는 제 1 및 제 2 보조 변압기를 포함한다. 주파수 제어회로는 피드백 전류로서 부하에서 순환하는 부하전류가 공급된다. 피드백 전류에 반응하여, 주파수 제어회로는 압전 변압기의 구동 주파수를 제어한다. 주파수 제어회로는 정규의 상한 주파수와 정규의 하한 주파수 사이에서 정의되는 정규의 주파수 소인범위를 갖는다. 정규의 주파수 소인범위는 공진 주파수를 포함한다. 주파수 제어회로는 정규의 주파수 소인 범위 내에서 구동 주파수를 소인한다. 리셋 신호에 반응하여, 주파수 제어회로가 리셋되어 구동 주파수를 정규의 하한 주파수로부터 정규의 상한 주파수로 변화시킨다. 주파수 제어회로는 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성한다. 구동 전압 제어회로는 DC 전원 전압이 공급되며 인버터회로 및 주파수 제어회로에 접속된다. 삼각파 신호 및 제 1 보조 구동전압에 반응하여, 구동 전압 제어회로는 입력 DC 전압의 입력 전력을 제어하여 소정의 피크값에서 제 1 보조 구동전압을 유지시킨다. 과전압 보호회로는 압전 변압기의 2 차 전극, 주파수 제어회로 및 구동 전압 제어회로에 접속된다. 과전압 보호회로는 출력 AC 전압에서 과전압을 검출한다. 출력 AC 전압에서 과전압의 검출시, 과전압 보호회로는 주파수 제어회로에 부가적인 리셋 신호 및 스위칭 신호를 공급한다. 그에 의해 주파수 제어회로는 정규의 주파수 소인 범위로부터 정규의 상한 주파수와 공진 주파수 보다 높은 임시의 하한 주파수 사이에서 정의되는 임시의 주파수 소인범위로 바꾸며, 구동전압 제어회로는 입력 DC 전압의 입력 전력을 감소시킨다.
본 발명의 제 3 태양에 따르면, 상기 구동회로는 제어가능한 입력 전력을 갖는 입력 DC 전압 및 주파수 제어신호가 공급되는 인버터회로를 구비한다. 인버터회로는 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속된다. 주파수 제어신호에 반응하여, 인번터회로는 입력 DC 전압을 주 구동전압으로 변환한다. 인버터회로는 제 1 및 제 2 보조 구동전압이 각각 공급되는 제 1 및 제 2 보조 변압기를 포함한다. 주파수 제어회로는 피드백 전류로서 부하에서 순환하는 부하전류가 공급된다. 피드백 전류에 반응하여, 주파수 제어회로는 압전 변압기의 구동 주파수를 제어한다. 주파수 제어회로는 정규의 상한 주파수와 정규의 하한 주파수 사이에서 정의되는 정규의 주파수 소인범위를 갖는다. 정규의 주파수 소인범위는 공진 주파수를 포함한다. 주파수 제어회로는 정규의 주파수 소인 범위 내에서 구동 주파수를 소인한다. 리셋 신호에 반응하여, 주파수 제어회로가 리셋되어 구동 주파수를 정규의 하한 주파수로부터 정규의 상한 주파수로 변화시킨다. 주파수 제어회로는 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성한다. 구동 전압 제어회로는 DC 전원 전압이 공급되며 인버터회로 및 주파수 제어회로에 접속된다. 삼각파 신호 및 제 1 보조 구동전압에 반응하여, 구동 전압 제어회로는 입력 DC 전압의 입력 전력을 제어하여 소정의 피크값에서 제 1 보조 구동전압을 유지시킨다. 과전압 보호회로는 압전 변압기의 2 차 전극, 주파수 제어회로 및 구동 전압 제어회로에 접속된다. 과전압 보호회로는 출력 AC 전압에서 과전압을 검출한다. 출력 AC 전압에서 과전압의 검출시, 과전압 보호회로는 주파수 제어회로에 부가적인 리셋 신호 및 스위칭 신호를 공급하며 구동 전압 제어회로에 스위칭 신호를 공급한다. 그에 의해 주파수 제어회로는 정규의 주파수 소인 범위로부터 정규의 상한 주파수 보다 낮은 임시 상한 주파수와 공진 주파수 보다 높은 임시 하한 주파수 사이에서 정의되는 임시의 주파수 소인범위로 바꾸며, 구동전압 제어회로는 입력 DC 전압의 입력 전력을 감소시킨다.
도 1 을 참조하면, 압전 변압기 (PT) 용의 제 1 종래 구동회로가 도시되어 본 발명을 더 잘 이해시킨다. 압전 변압기 (10) 는 제 1 및 제 2 의 1 차 전극 (11-2, 11-2), 및 제 2 의 2 차 전극 (12)을 갖는다. 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 은 이후에 더 명백하게 기술되는 방식으로 입력 AC 전압이 공급된다. 압전 변압기 (10) 는 압전 효과를 이용하여 입력 AC 전압을 출력 AC 전압으로 변환한다. 출력 AC 전압 (VO) 는 2 차 전극 (12) 에 의해 생성된다. 출력 AC 전압 (VO) 은 2 차 전극 (12) 으로부터 부하 (20) 로 공급된다. 출력 AC 전압 (VO) 에 반응하여, 출력 AC 전류 (IO) 가 부하 (20) 로 흐른다. 어쨌든, 압전 변압기 (10) 는 주 변압기로서 작용한다.
도시된 구동회로는 인버터회로 (30) 및 주파수 제어회로 (40) 를 구비한다.
인버터회로 (30) 는 DC 전원 (도시하지 않음) 으로부터 DC 전원 전압 (VDD) 가 공급된다. 인버터회로 (30) 는 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 접속된다. 인버터회로 (30) 는 이후에 더욱 명백하게 기술되는 방식으로 주파수 제어회로 (40) 로부터 주파수 제어신호 (VVCO) 가 공급된다. 주파수 제어신호 (VVCO) 에 반응하여, 인버터회로 (30) 는 DC 전원 전압 (VDD) 을 주 구동전압으로 변환한다. 주 구동전압은 입력 AC 전압으로서 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 공급된다.
인버터회로 (30) 는 제 1 및 제 2 단권 변압기 (31, 32), 제 1 및 제 2 스위칭 트랜지스터 (36, 37), 및 2 위상 구동회로 (38) 를 구비한다. 제 1 및 제 2 단권 변압기 (31, 32) 는 전자 변압기의 그룹에 속하는 제 1 및 제 2 의 보조 변압기로서 작용한다. 제 1 및 제 2 단권 변압기 (31, 32) 는 각각 턴수비가 N 인 제 1 및 제 2 의 1 차 권선 및 제 2 의 2 차 권선을 갖는다. 제 1 및 제 2 단권 변압기 (31, 32) 는 제 1 및 제 2 의 1 차 단자, 제 1 및 제 2 의 2 차 단자, 및 제 1 및 제 2 의 중간 단자를 각각 갖는다. 제 1 및 제 2 단권 변압기 (31, 32) 의 제 1 및 제 2 의 1 차 단자는 DC 전원에 공통으로 접속된다. 제 1 및 제 2 단권 변압기 (31, 32) 의 제 1 및 제 2 의 2 차 단자는 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1 또는 11-2) 에 각각 접속된다.
도시된 일예에 있어서, 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 각각은 드레인, 소오스 및 게이트 전극을 갖는 N 채널 전계 효과 트랜지스터 (FET) 로 이루어진다. 제 1 스위칭 트랜지스터 (36) 의 드레인전극은 제 1 단권 변압기 (31) 의 제 1 중간 단자에 접속되며, 제 2 스위칭 트랜지스터 (37) 의 드레인전극은 제 2 단권 변압기 (32) 의 제 2 중간 단자에 접속된다. 즉, 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 의 각 드레인전극은 출력 단자로서 작용한다. 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 의 소오스전극은 접지된다. 제 1 및 제 2 스위칭 트랜지스터의 게이트전극은 2 위상 구동회로 (38) 에 접속된다.
2 위상 구동회로 (38) 는 주파수 제어회로 (40) 로부터 주파수 제어신호 (VVCO) 가 공급된다. 주파수 제어신호 (VVCO) 에 반응하여, 2 위상 구동회로 (38) 는 이후에 기술되는 방식으로 제 1 및 제 2 클록신호 (Vg1, Vg2) 를 이용하는 제 1 및 제 2 스위칭 트랜지스터 (36) 를 교대로 구동한다.
주파수 제어회로 (40) 는 부하 (20) 에서 흐르는 출력 AC 전류를 검출한다. 부하 (20) 는 냉음극관일 수 있다. 이후에 기술되는 방식으로, 주파수 제어회로 (40) 는 출력 AC 전류 (IO) 에 반응하여 주파수 제어신호 (VVCO) 를 발생시킨다.
이러한 구조로, DC 전원 전압 (VDD) 이 변화되더라도 부하 (20) 에 출력 AC 전압을 안정적으로 공급하는 것이 가능하다.
도 1 에 도시된 구동회로의 동작에 대해 기재하기로 한다. 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 는 2 위상 구동회로 (38) 에 의해 생성된 제 1 및 제 2 클록신호 (Vg1, Vg2) 에 반응하여 교대로 온 (ON) 상태가 된다. 제 1 및 제 2 클록신호 (Vg1, Vg2) 는 서로 반전된 위상을 갖는다. 제 1 스위칭 트랜지스터 (36) 가 온 상태에 있을 경우, DC 전원은 전류가 제 1 단권 변압기 (31) 의 제 1 의 1 차 권선을 통해 흐르도록 하여 자계 에너지로서 전류를 충전시킨다. 제 1 스위칭 트랜지스터 (36) 가 오프 상태에 있을 경우, 제 1 스위칭 트랜지스터 (36) 는 자계 에너지를 방전시켜 DC 전원 전압 (VDD) 보다 높은 진폭을 갖는 높은 AC 전압을 발생시킨다. 유사하게, 제 2 스위칭 트랜지스터 (37) 가 온 상태에 있을 경우, DC 전원은 전류가 제 2 단권 변압기 (32) 의 제 2 의 1 차 권선을 통해 흐르도록 하여 자계 에너지로서 전류를 충전한다. 제 2 스위칭 트랜지스터 (37) 가 오프 상태에 있을 경우, 제 2 스위칭 트랜지스터 (37) 는 자계 에너지를 방전시켜 DC 전원 전압 (VDD) 보다 높은 진폭을 갖는 높은 AC 전압을 발생시킨다.
도 2a 는 제 1 스위칭 트랜지스터 (36) 의 드레인전극으로부터 제 1 단권 변압기 (31) 의 제 1 중간 단자에 공급되는 제 1 드레인 전압 (Vd1) 의 파형을 도시한다. 제 1 드레인 전압 (Vd1) 은 제 1 단권 변압기 (31) 가 제 1 보조 변압기로서 작용하기 때문에 제 1 보조 구동전압이라 칭한다. 도 2b 는 제 2 스위칭 트랜지스터 (37) 의 드레인전극으로부터 제 2 단권 변압기 (31) 의 제 2 중간 단자에 공급되는 제 2 드레인 전압 (Vd2) 의 파형을 도시한다. 유사하게, 제 2 드레인 전압 (Vd2) 은 제 2 단권 변압기 (32) 가 제 2 보조 변압기로서 작용하기 때문에 제 2 보조 구동전압이라 칭한다. 도 2c 는 제 1 단권 변압기 (31) 로부터 압전 변압기 (10) 의 제 1 의 1 차 전극 (11-1) 에 공급되는 제 1 입력전압 (Vs1) 의 파형을 도시한다. 도 2d 는 제 2 단권 변압기 (32) 로부터 압전 변압기 (10) 의 제 2 의 1 차 전극(11-2) 에 공급되는 제 2 입력전압 (Vs2) 의 파형을 도시한다.
도 2a 및 도 2b 에 도시된 바와 같이, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 DC 전원 전압 (VDD) 의 약 세 배와 같은 피크 전압의 반파 정류된 파형을 갖는다. 제 2 드레인 전압 (Vd2) 은 제 1 드레인 전압 (Vd1) 으로부터 180°만큼 변화된다. 또한, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 압전 변압기 (10) 의 공진주기의 반배인 시간 기간동안 0 볼트이다.
도 2c 및 도 2d 에 도시된 바와 같이, 제 1 및 제 2 입력전압 (Vs1, Vs2) 각각은 DC 전원 전압 (VDD) 의 약 3×(N+1) 과 동일한 피크 전압을 갖는다. 제 2 입력전압 (Vs2) 은 제 1 드레인 전압 (Vs1) 으로부터 180°만큼 변화된다. 다음과 같은 것을 가정할 수 있다. 압전 변압기 (10) 와 부하 (20) 의 조합은 동일한 입력 커패시턴스 (CL) 를 갖는다. 제 1 및 제 2 단권 변압기 (31) 의 제 1 및 제 2 의 1 차 권선 각각은 1 차 인덕턴스 (Lp) 를 가지며 제 1 및 제 2 단권 변압기 (32) 의 제 1 및 제 2 의 2 차 권선 각각은 2 차 인덕턴스 (Ls) 를 갖는다. 이 경우에, 제 1 및 제 2 입력전압 (Vs1, Vs2) 각각은 동일한 입력 커패시턴스 (CL) , 1 차 인덕턴스 (Lp) , 및 2 차 인덕턴스 (Ls) 에 의해 정의되는 전압 공진 파형을 갖는다.
상기한 바와 같이, 단권 변압기는 전자 변압기의 형태를 갖는다. 전자 변압기의 다른 형태는 일반적이거나 또는 정규의 전자 변압기로 칭해진다. 종래 기술에서 공지된 바와 같이, 단권 변압기는 동일한 권선비를 갖는 정규의 전자 변압기보다 높은 승압비를 갖는다. 다시 말하면, 동일한 승압비를 얻기 위해, 단권 변압기는 정규의 전자 변압기에 비해 더 작은 권선비를 가질 수 있다. 따라서, 단권 변압기는 2 차 변압기가 소형되되며 박막화된다는 점에서 바람직하다.
제 1 및 제 2 입력전압 (Vs1, Vs2) 가 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 교대로 공급되므로, 등가의 정현파형을 갖는 주 구동전압은 압전 변압기 (10) 를 발진시킨다. 따라서, 압전 변압기 (10) 의 제 2 의 2 차 전극 (12) 은 주 구동전압의 M 배인 출력 AC 전압 (VO) 을 발생시키며, M 은 압전 변압기 (10) 의 형상에 의해 정의되는 압전 변압기 (10) 의 승압비를 나타낸다. 출력 AC 전압 (VO) 는, 부하 (20) 에 인가되어 출력 AC 전류 또는 부하 전류 (IO) 는 피드백 전류로서 주파수 제어회로 (40) 에 공급되거나 역공급된다. 피드백 전류 (IO) 에 반응하여, 주파수 제어회로 (40) 는 2 위상 구동 회로 (38) 에 공급되는 구동 주파수를 나타내는 주파수 제어신호 (VVCO) 를 발생시킨다. 피드백 전류 (IO) 가 소정 평균값을 가질 때까지, 주파수 제어회로 (40) 는 구동 주파수를 소인한다. 피드백 전류 (IO) 가 소정 유효값을 가질 경우, 주파수 제어회로 (40) 는 구동 주파수의 주파수 소인을 정지시킨다.
도 3 을 참조하면, 주파수 제어회로 (40) 는 전류/전압 변환회로 (41), 정류회로 (42), 제 1 비교기 (43), 적분기 (44), 제 2 비교기 (45), 및 전압 제어 발진기 (VCO : 46) 를 구비한다.
전류/전압 변환회로 (41) 는 부하 (20) 로부터 피드백 전류 (IO) 가 공급된다. 전류/전압 변환회로 (41) 는 피드백 전류 (IO) 를 피드백 전압으로 변환한다. 피드백 전압은 정류회로 (42) 에 공급된다. 정류회로 (42) 는 피드백 전압을 정류하여 DC 전압을 생성한다. DC 전압은 제1 비교기 (43) 에 공급된다. 제 1 비교기 (43) 는 제 1 기준전압 (Vref1) 이 공급된다. 제 1 비교기 (43) 는 DC 전압을 제 1 기준전압 (Vref1) 과 비교하여 제 1 비교결과 신호를 생성한다. DC 전압이 제 1 기준전압 (Vref1) 보다 낮을 경우, 제 1 비교기는 제 1 비교결과 신호로서, 논리 고레벨 신호를 생성한다. 제 1 비교 결과 신호는 적분기 (44) 에 공급된다.
적분기 (44) 는 초기 전압으로서 마이너스 또는 최대 전압을 갖는다. 적분기 (44) 는 비교결과 신호에 반응하여 적분 동작을 실행하여 적분 전압을 생성한다. 더 상세하게, 적분기 (44) 는 논리 고레벨 신호가 적분기 (44) 에 공급되는 동안 일정한 속도로 적분 전압을 감소시키도록 이루어진다. 적분 전압은 제어전압으로서 전압 제어 발진기 (46) 에 공급된다. 제어전압에 반응하여, 전압 제어 발진기 (46) 는 적분 전압의 전압 레벨에 비례하는 구동 주파수를 나타내는 주파수 제어신호 (VVCO) 를 발진시킨다. 따라서, 구동 주파수는 제 1 비교기 (43) 가 제 1 기준전압 (Vref1) 보다 작은 DC 전압이 공급되는 경우에 감소한다.
도 4 는 압전 변압기 (10) 에 대한 구동 주파수와 압전 변압기 (10) 의 출력 AC 전압 (VO) 또는 부하 (20) 에서 흐르는 출력 AC 전류 (IO) 의 유효치 또는 전력 레벨의 관계를 도시한다. 가로 및 세로는 압전 변압기 (10) 의 구동 주파수 및 출력 AC 전압 (VO) 또는 출력 AC 전류 (IO) 의 전력 레벨을 나타낸다. 이것은 다음과 같이 가정할 수 있다. 압전 변압기 (10) 는 fr 에서 도시된 공진 주파수에서 최대 승압비를 가지며, 압전 변압기 (10) 는 도 4 에 도시된 바와 같이 공진 주파수 (fr) 에서 최대 전력 레벨을 갖는 출력 AC 전압 (VO) 을 생성한다. 출력 AC 전압 (VO) 의 최대 전력 레벨은 제 1 기준전압 (Vref1) 과 규정 주파수 (f0) 에 해당하는 규정 전력 레벨보다 더 높다. 규정 주파수 (f0) 는 도 4 에 도시된 바와 같이 공진 주파수 (fr) 보다 더 높다. 적분기 (44) 는 처음에는 적분 전압 또는 제어전압으로서, 최대 전압을 생성한다. 제어전압이 최대 전압과 동일할 경우, 제어 전압 발진기 (46) 는 구동 주파수로서, 규정 주파수 (f0) 보다 더 높은 상한 주파수 (f1) 를 나타내는 주파수 제어신호 (VVCO) 를 발진시킨다.
압전 변압기 (10) 는 상한 주파수 (f1) 를 갖는 주 구동전압에 의해 구동되며, 압전 변압기 (10) 는 도 4 에 도시된 바와 같은 규정 전력 레벨보다 낮은 전력 레벨을 갖는 출력 AC 전압 (VO) 을 생성한다. 이 경우에, 정류회로 (42) 는 제 1 기준 전압 (Vref1) 보다 낮은 DC 전압을 생성하며, 제 1 비교기 (43) 는 제 1 비교신호로서, 논리 고레벨을 갖는 신호를 생성한다. 따라서, 적분기 (44) 는 적분전압 또는 제어전압을 생성하여 점차적으로 감소시킨다. 결국, 구동 주파수는 상한 주파수 (f1) 으로부터 아래로 변화되어 규정 주파수 (f0) 에 접근한다.
구동 주파수가 낮게 되므로, 압전 변압기 (10) 의 승압비는 증가하여 출력 AC 전류 (IO) 의 전력 레벨이 시간의 흐름과 함께 증가한다. 구동 주파수가 규정 주파수 (f0) 로 될 경우, 정류회로 (42) 는 제 1 기준전압 (Vref1) 과 동일한 DC 전압을 생성한다. 따라서, 제 1 비교기 (43) 는 제 1 비교결과 신호로서, 논리 저레벨을 갖는 신호를 생성한다. 논리 저레벨을 갖는 신호에 반응하여, 적분기 (44) 는 적분전압을 제 1 비교결과가 논리 고레벨로부터 논리 저레벨로 이동하기 직전의 전압 레벨로 유지시킨다. 결국, 전압 제어 발진기 (46) 는 규정 주파수 (f0) 를 나타내는 주파수 제어신호 (VVCO) 를 발진시켜 압전 변압기 (10) 가 규정 주파수 (f0) 를 갖는 주 구동전압에 의해 구동된다.
이제 부하 (20) 가 냉음극관이라고 가정하기로 한다. 이 경우에, 제 1 비교기 (43) 에 공급된 DC 전압이 제 1 기준전압 (Vref1) 보다 크게 되는 피드백 전류 (IO) 가 DC 전원 전압 (VDD) 이 낮게 되는 또다른 경우에 DC 전원이 턴온되더라도 관 전류가 턴온을 허용하거나 냉음극으로 흐르지 않게되는 조건이 존재한다. 따라서, 구동 주파수는 계속해서 감소한다.
구동 주파수가 압전 변압기 (10) 의 공진 주파수 (fr) 보다 낮은 하한 주파수 (f2) 에 도달한다고 가정하기로 하자. 이 경우에, 적분 전압은 제 2 기준전압 (Vref2) 과 같아진다. 제 2 비교기 (45) 는 적분전압과 제 2 기준전압 (Vref2) 을 비교하여 제 2 비교결과 신호를 생성한다. 적분전압이 제 2 기준전압 (Vref2) 과 같아지므로, 제 2 비교기 (45) 는 제 2 비교신호로서 리셋신호라 불리는 논리 고레벨을 갖는 신호를 생성한다. 리셋신호는 적분기 (44) 에 공급된다. 리셋신호에 반응하여, 적분기 (44) 가 리셋되어 적분전압으로서 최대전압을 생성한다. 따라서, 전압 제어 발진기 (46) 는 구동 주파수로서 상한 주파수 (f1) 를 나타내는 주파수 제어신호 (VVCO) 를 발진시킨다. 구동 주파수는 상한 주파수 (f1) 로부터 낮게 변화된다. 그 후, 상기 동작이 반복된다.
압전 변압기 (10) 의 출력 AC 전압 (VO) 이 너무 높다면, 압전 변압기 (10) 는 파괴된다. 그러나 파괴를 피하기 위해, 또다른 구동회로가 상기 JP-A 96-107,678 호에 개시된다.
도 5 는 JP-A 96-107,678 호에 개시된 또다른 종래 구동회로를 도시한다. 도시된 구동회로는 드라이빙 회로 (50), 부하 전류 비교회로 (51), 출력 전압 비교회로 (52), 및 주파수 소인 발진기 (53) 를 구비한다. 드라이빙 회로 (50) 는 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 접속된다. 부하 (20) 는 부하 고전압 단자 (20-1) 및 부하 저전압 단자 (20-1) 를 갖는다. 압전 변압기 (10) 는 부하 (20) 의 부하 고전압 단자 (20-1) 에 접속된 2 차 전극 (12) 을 갖는다. 부하 전류 비교회로 (51) 는 부하 (20) 의 부하 저전압 단자 (20-2) 에 접속되며 부하 전규 비교전압 (VrefA) 이 공급된다. 출력 전압 비교 회로 (52) 는 압전 변압기 (10) 의 2 차 전극 (12) 에 접속되며 출력 전압 기준 전압 (VrefB) 이 공급된다. 주파수 소인 발진기 (53) 는 부하 전류 비교회로 (51), 출력 전압 비교회로 (52), 및 드라이빙 회로 (50) 에 접속된다.
부하 전류 비교회로 (51) 는 부하 (20) 로부터 부하전류를 공급한다. 부하 전류 비교회로 (51) 는 부하전류를 DC 전압으로 변환한다. 계속해서, 부하 전류 비교회로 (51) 는 DC 전압을 소정 부하전류 값에 해당하는 부하전류 기준전압 (VrefA) 과 비교한다. 부하 전류 비교회로 (51) 는 부하 전류 비교결과 신호를 생성한다. 부하 전류 비교결과 신호는 주파수 소인 발진기 (53) 에 공급된다. 부하 전류 비교결과 신호에 기초하여, 주파수 소인 발진기 (53) 는 구동 주파수의 주파수 소인 방향을 결정한다. 더 상세하게, 부하 전류 비교결과 신호는 DC 전압이 부하 전류 비교전압 (VrefA) 보다 높다는 것을 나타낼 경우, 주파수 소인 발진기 (53) 는 구동 주파수의 하향으로의 주파수 소인을 실행한다. 부하 전류 비교결과 신호는 DC 전압이 부하 전류 비교전압 (VrefA) 보다 낮다는 것을 나타낼 경우, 주파수 소인 발진기 (53) 는 구동 주파수의 상향으로의 주파수 소인을 실행한다.
이러한 구조로, 부하전류는 항상 소정의 부하 전류값에 근접하여 남아있으므로, 구동 주파수는 항상 소정 부하 전류값에 해당하는 주파수에 근접한다.
주파수 소인 발진기 (53) 는 주파수 소인을 위한 상한 및 하한 주파수를 갖는다. 부하전류가 소정 부하 전류값에 도달하지 않을 경우, 구동 주파수는 하한 주파수에 도달한다. 구동 주파수가 하한 주파수에 도달할 경우, 주파수 소인 발진기 (53) 는 고속 주파수 소인으로 구동 주파수를 소인하여 하한 주파수로부터 상한 주파수까지 변화시켜 하향 주파수 소인을 다시 개시한다.
출력 전압 비교회로 (52) 는 압전 변압기 (10) 로부터 출력 AC 전압이 공급된다. 출력 전압 비교회로 (52) 는 출력 AC 전압을 분리 및 정류하여 분리 정류 전압을 생성한다. 계속해서, 출력 전압 비교회로 (52) 는 분리 정류전압을 소정 출력 AC 전압에 해당하는 출력 전압 기준전압 (VrefB) 과 비교한다. 출력 전압 비교회로 (52) 는 출력 전압 비교결과 신호를 생성한다. 출력 전압 비교결과 신호는 주파수 소인 발진기 (53) 에 공급된다. 출력 전압 비교결과 신호를 기초로, 주파수 소인 발진기 (53) 는 구동 주파수의 주파수 소인 방향을 결정한다. 더 상세하게, 출력 전압 비교결과 신호는 분배 정류전압이 출력 전압 기준전압 (VrefB) 보다 높다는 것을 나타낼 경우, 주파수 소인 발진기 (53) 는 구동 주파수의 주파소 소인을 하향으로부터 상향으로 변화시킨다. 이러한 구조로, 압전 변압기 (10) 의 구동 주파수가 변화하여 부하 (20) 가 임의의 이유로 개방 상태에 놓일 경우 압전 변압기 (10) 의 승압비를 낮게 만들어, 출력 AC 전압을 감소시킨다. 결국, 압전 변압기 (10) 가 압전 변압기 (10) 의 출력 AC 전압의 빠른 증가로 인해 야기되는 압전 변압기 (10) 의 과진동으로 인한 파괴를 방지할 수 있다.
도 6 은 JP-A 97-107,684 호에 개시된 또다른 종래 구동회로를 도시한다. 도시된 구동회로는 넓은 입력 DC 전압 범위에서 높은 효율로 동작가능하다. 도시된 구동회로는 DC 전원 전압이 변화하더라도 일정한 전력 레벨에서 입력 AC 전압을 유지하도록 하는 기능을 갖는다. 구동 주파수는 DC 전원 전압이 변화하더라도 압전 변압기의 공진 주파수에 근접하여 사용된다.
도시된 구동회로는 인버터회로 (30A), 주파수 제어회로 (40A), 구동전압 제어회로 (60), 조광회로 (70) 를 구비한다. 인버터회로 (30A) 는 분압회로 (38A) 가 2 위상 구동회로 (38) 대신에 사용되는 것을 제외하고 도 1 에 도시된 인버터회로 (30) 와 구조적으로 유사하다. 또한, 주파수 제어회로 (40A) 는 적분기 및 전압 제어 발진기가 변경되어 이후에 더욱 명백하게 되는 바와 같이 도 3 과 결합하여 기술된 것과 상이하게 되는 것을 제외하고 도 3 에 도시된 주파수 제어회로 (40) 와 구조적으로 유사하다. 적분기 및 전압 제어 발진기는 그로므로, 각각 44A 및 46A 로 도시된다.
적분기 (44A) 는 조광회로 (70) 의 출력 신호에 반응하여 유지상태에 놓인다. 전압 제어 발진기 (46A) 는 주파수 제어신호로서 압전 변압기 (10) 의 구동 주파수의 2 배인 클록 주파수를 갖는 클록신호 (fCLK) 를 발진시킨다. 또한, 전압 제어 발진기 (46A) 는 압전 변압기 (10) 의 구동 주파수의 2 배인 기본 주파수를 갖는 삼각파 신호 (Vr) 를 발진시킨다. 분압회로 (38A) 주파수는 분압비 2 에 기초하여 클록신호 (fCLK) 를 분리하여 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 를 교대로 구동시키는 제 1 및 제 2 클록신호 (Vg1, Vg2) 를 생성한다.
구동전압 제어회로 (60) 는 비교기 (61), 정류회로 (62), 다이오드 (63) 및 전력 트랜지스터 (64) 를 구비한다. 전력 트랜지스터 (64) 는 게이트, 드레인 및 소오스전극을 갖는 P 채널 전력 MOSFET 이다. P 채널 전력 MOSFET (64) 의 소오스전극은 DC 전원 (도시하지 않음) 으로부터 DC 전원 전압 (VDD) 이 공급된다. P 채널 전력 MOSFET (64) 은 다이오드 (63) 의 캐소드에 접속된다. 다이오드 (63) 는 접지된 애노드를 갖는다.
구동전압 제어회로 (60) 는 보조 변압기 또는 제 1 및 제 2 단권 변압기 (31, 32) 에 공급되는 전류의 피크 전류값이 DC 전원 전압 (VDD) 에 의존하여 가변되지 않도록 제어함으로서 소정 값에서 압전 변압기 (10) 의 주 구동전압을 제어한다.
비교기 (61) 는 주파수 제어회로 (40A) 에서 전압 제어 발진기 (46A) 로부터 삼각파 신호 (Vr) 가 공급된다. 정류회로 (62) 는 제 1 드레인 전압 (Dd1) 이 공급된다. 정류회로 (62) 는 제 1 드레인 전압 (Vd1) 을 정류하여 정류된 전압 (Vc) 을 생성한다. 정류전압 (Vc) 은 비교기 (61) 에 공급된다. 비교기 (61) 는 삼각파 신호 (Vr) 를 정류전압 (Vc) 와 비교하여 비교결과 신호를 생성한다. 비교결과 신호는 게이트 전압 (Vg3) 으로서 OR 게이트 (65) 를 지나 트랜지스터 (64) 의 게이트 전극에 공급된다. DC 전원 전압 (VDD) 은 입력 DC 전압으로서 트랜지스터 (64) 및 다이오드 (63) 를 지나 인버터회로 (30A) 에 공급된다.
조광회로 (70) 는 삼각파 발진회로 (71) 및 비교기 (72) 를 구비한다. 삼각파 발진회로 (71) 는 210 Hz 의 기본 주파수를 갖는 삼각파를 발진시킨다. 삼각파 신호는 조광전압이 공급되는 비교기 (72) 에 공급된다. 비교기 (72) 는 조광전압을 갖는 삼각파 신호를 구비하여 조광 제어신호를 생성한다. 조광 제어신호는 게이트 전압 (Vg3) 으로서 OR 게이트 (65) 를 지나 전력 트랜지스터 (64) 의 게이트 전극에 공급된다. 조광 제어신호는 또한 적분기 (44A) 의 유지단자에 공급된다.
도 7a 내지 도 7f 및 도 8a 내지 도 8f 를 참조하여, 도 6 에 도시된 종래 구동회로의 동작에 대하여 기재한다. 도 7a 내지 도 7f 는 정류전압 (Vc) 이 매우 낮은 경우를 도시하는 타이밍도이며 도 8a 내지 도 8f 는 정류전압 (Vc) 이 매우 높은 경우를 도시하는 타이밍도이다.
도 7a 및 도 8a 각각은 정류회로 (62) 및 전압 제어 발진기 (46A) 에 의해 생성되는 정류전압 (Vc) 및 삼각파 신호 (Vr) 의 파형을 도시한다. 도 7b 및 도 8b 각각은 전력 트랜지스터 (64) 의 게이트 전극에 공급된 게이트 전압 (Vg3) 의 파형을 도시한다. 도 7c 및 도 8c 각각은 제 1 스위칭 트랜지스터 (36) 의 게이트 전극에 공급된 제 1 클록신호 (Vg1) 의 파형을 도시하며 도 7d 및 도 8d 각각은 제 1 스위칭 트랜지스터 (37) 의 게이트 전극에 공급된 제 2 클록신호 (Vg2) 의 파형을 도시한다. 도 7d 및 도 8d 각각은 제 1 스위칭 트랜지스터 (36) 에서의 제 1 드레인 전압 (Vd1) 의 파형을 도시하며, 도 7f 및 도 8f 각각은 제 1 스위칭 트랜지스터 (37) 에서의 제 2 드레인 전압 (Vd2) 의 파형을 도시한다.
제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 진폭이 매우 작다고 가정하기로 한다. 이 경우에, 정류전압 (Vc) 은 도 7a 에 도시된 바와 같이 작은 레벨을 갖는다. 정류전압 (Vc) 이 작은 레벨을 가지므로, 게이트 전압 (Vg3) 은 도 7b 에 도시된 바와 같이 작은 충격 계수를 갖는다. 결국, 전력 트랜지스터 (64) 는 매우 짧은 시간 간격동안 오프 상태에 놓여서, 매우 큰 입력 전력이 인버터회로 (30A) 에 공급된다. 따라서, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 도 7e 및 도 7f 에 도시된 바와 같이 진폭이 커지게 된다.
제 1 및 제 2 드레인 전압 (Vd1, Vd2) 은 진폭이 매우 커지게 된다고 추정할 수 있다. 이 경우에, 정류전압 (Vc)은 도 8a 에 도시된 바와 같이 큰 레벨을 갖는다. 정류전압 (Vc) 이 커짐으로서, 게이트 전압 (Vg3) 은 도 8b 에 도시된 바와 같이 큰 충격계수를 갖는다. 결국, 전력 트랜지스터 (64) 는 매우 긴 시간 간격동안 오프 상태에 놓여서, 매우 작은 입력 전력이 인버퍼회로 (30A) 에 공급된다. 따라서, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 도 8e 및 도 8f 에 도시된 바와 같이 진폭이 작아지게 된다.
상기 제어로, 제 1 및 제 2 드레인 드레인 전압 (Vd1, Vd2) 각각이 제어되어 일정한 진폭을 갖는다.
하지만, 상기 종래 구동회로는 다음과 같은 문제점이 있다. 우선 첫번째 문제점에 대해 기술하기로 한다. 구동 주파수가 더 높아질 수록, 제 1 및 제 2 보조 변압기 (31) 를 통해 흐르는 전류의 피크값이 제 1 및 제 2 클록신호 (Vg1, Vg2) 의 반전시에 더 커지게 된다. 주파수 제어회로는 부하 (20) 로서 작용하는 냉음극관이 낮은 주위온도로 인한 냉음극관의 높은 임피던스로 인해 발광하지 않는 경우 또는 컷오프 등에 의해 부하가 개방상태에 놓이는 경우에 영원히 또는 긴 시간 간격동안 구동 주파수의 주파수 소인을 계속한다. 그러나 상황하에서, 보조 변압기를 흐르는 전류의 피크값은 제 1 및 제 2 클록신호 (Vg1, Vg2) 의 반전에 따라 증가한다. 결국, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 가 열을 발생시킨다.
더욱 상세하게, 상기한 경우, 제 1 비교기 (43) 에 공급된 DC 전압이 제 1 기준전압 (Vref) 보다 더 크게 되는 피드백 전류 (IO) 가 부하 (20) 를 통해 흐르지 않게 된다. 이 경우에, 제 1 비교기 (43) 는 논리 고레벨을 제 1 비교결과 결과 신호를 생성한다. 결국, 구동 주파수가 감소한다. 부하 (20) 의 임피던스가 높아짐으로서, 압전 변압기 (10) 는 진폭이 큰 출력 AC 전압 (VO) 를 발생시킨다. 구동 주파수가 하한 주파수에 도달할 경우, 제 2 비교기 (45) 는 제 2 비교결과 신호로서 최대 전압을 생성한다. 구동 주파수는 상한 주파수 (f1) 로 부터 아래로 변화된다. 그 후, 상기 동작이 영원히 또한 긴 시간 간격동안 반복된다.
도 9a 는 구동 주파수가 압전 변압기 (10) 의 공진 주파수 (fr) 와 거의 동일한 규정 주파수 (fo) 와 같아지는 경우에 제 1 클록신호 (Vg1) 과 함께 제 1 드레인 전압 (Vd1) 의 파형을 도시한다. 도 9b 는 구동 주파수가 상한 주파수 (f1) 가 같아지는 또다른 경우의 제 1 클록신호 (Vg1) 과 함께 제 1 드레인 전압 (Vd1) 의 파형을 도시한다.
도 9a 에 도시된 바와 같이, 구동 주파수가 수신 주파수 (f0) 과 동일하거나 공진 주파수 (fr) 과 거의 같아질 경우, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 압전 변압기 (10) 와 부하 (20) 의 등가의 입력 커패시턴수 및 보조 변압기 (31, 32) 의 1 차 및 2 차 인턱턴스의 총 인턱턴스에 의해 정의되는 공진 전압으로 인해 압전 변압기 (10) 의 공진 주기의 절반 동안 0 볼트의 반파 정류 파형을 갖는다.
구동 주파수가 상한 주파수 (f1) 와 같다고 가정하기로 한다. 이 경우에, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 도 9b 에 도시된 바와 같이 0 으로 스위치 되기 직전에 높은 레벨을 갖는다. 일반적으로, 구동 주파수가 규정 주파수 (fO) 보다 더 높아질수록, 0 으로 스위칭 되기 직전에 전압이 더 높아진다. 결국, 구동 주파수가 높아질수록, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 에서 흐르는 전류의 피크값이 제 1 및 제 2 클록신호 (Vg1, Vg2) 의 반전시에 더 커지게 된다. 구동 주파수의 주파수 소인이 영원히 또는 긴 시간 간격동안 반복되므로, 구동 주파수는 규정 주파수 (fO) 보다 아주 높은 상한 주파수 (f1) 를 빠르게 통과한다. 결국, 인버터 회로를 이루는 전자부품은 열을 발생시킨다.
두 번째 문제점에 대해 기술하기로 한다. 피드백 전류 (IO) 가 동일한 값으로 설정되더라도, 구동 주파수는 피드백 전류 (IO) 를 안정적으로 흐르게 하여 부하의 형태, 사용된 환경 및 시간으로 인한 임피던스에 의존하여 가변시킬 수 있다. 또한, 피드백 전류 (IO) 의 설정값이 부하 (20) 로서 작용하는 냉음극관의 위도의 설정에 대해 가변하므로서, 구동 주파수는 또한 부하 (20) 의 임피던스가 고정되더라도 가변한다. 따라서, 구동 주파수는 모든 상황하에서 전압 제어 발진기에 의해 발진되는 구동 주파수의 주파수 소인 범위에 존재하여야 한다. 결국, 적분기가 적분 전압으로서 최대 전압을 생성하도록 리셋될 경우 전압 제어 발진기의 상한 주파수 (f1) 를 하향으로 변경시키는 것이 곤란하다.
더욱 상세하게, 주파수 제어회로는 적분기가 적분 전압으로서 최대 전압을 생성하도록 리셋될 경우 구동전압을 전압 제어 발진기의 상한 주파수 (f1) 로 부터 하향으로 변경시킨다. 전압 제어 발진기의 출력 주파수는 제 1 비교기 (43) 에 공급된 DC 전압이 제 1 기준전압 (Vref1) 보다 클 경우 일정하게 되어 압전 변압기 (10) 가 일정한 주파수에 의해 구동된다. 따라서, 상한 주파수 (f1) 는 부하의 임피던스 또는 휘도의 설정에 의존하여 가변하는 임의의 구동 주파수보다 더 높은 주파수로 설정되어야 한다. 그러지 않으면, 냉음극관은 안정적으로 발광할 수 없다.
첫 번째 문제점을 해결하기 위해 상한 주파수 (f1) 를 더 낮은 주파수로 변화시켜야 한다. 반면에, 두 번째 문제점을 해결하기 위해, 정규의 상한 주파수를 더 높은 주파수로 변화시켜야 한다. 따라서, 첫 번째 및 두 번째 문제점은 서로 충돌하게 되며, 본 명세서의 서문에서 언급된 바와 같이, 결국 압전 변압기용 구동회로를 디자인하는 것이 곤란하게 된다.
도 10 을 참조하여, 본 발명의 실시예 1 에 따른 압전 변압기 (PT : 10) 용 구동회로를 기술하기로 한다. 도시된 구동회로는 주파수 제어회로 변경되어 이후에 명백하게 되는 바와 같이 도 1 과 결합되어 기술되는 것과 상이하게 되는 것을 제외하고 도 1 에 도시된 것과 구조적으로 유사하며, 구동회로는 또한 구동 전압 제어회로 및 과전압 보호회로 (80) 를 구비한다. 주파수 제어회로는 40B 로 도시된다.
압전 변압기 (10) 는 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 및 2 차 전극 (12) 이 형성되는 평판형 압전 세라믹으로 이루어진다. 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 은 두께방향으로 편광되며 2 차 전극 (12) 은 길이방향으로 편광된다. 그러한 압전 변압기는 3 급 Rozen 형 압전 변압기라 부른다.
제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 은 상기한 바와 동일한 방식으로 공진 주파수를 갖는 입력 AC 전압이 공급된다. 압전 변압기 (10) 는 압전 효과를 이용하는 역학적인 진동에 의해 입력 AC 전압을 출력 AC 전압으로 변환한다. 출력 AC 전압 (VO) 은 2 차 전극 (12) 에 의해 생성된다. 압전 변압기 (10) 는 높은 출력 임피던스를 가지며 그의 동작은 부하 (20) 의 임피던스에 의존한다. 따라서, 압전 변압기 (10) 는 부하 (20) 가 높은 임피던스를 갖는다면 높은 진폭을 갖는 출력 AC 전압을 생성한다. 출력 AC 전압 (VO) 에 반응하여, 출력 AC 전류 (I0) 는 부하 (20) 에서 흐른다. 아뭏튼, 압전 변압기 (10) 는 주 변압기로서 작용한다.
인버터회로 (30) 는 입력 DC 전압으로서 구동 전압 제어회로 (60A) 를 지나 DC 전원 (도시하지 않음) 으로부터 DC 전원 전압 (VDD) 이 공급된다. DC 전원은 배터리팩일 수 있다. 배터리팩이 DC 전원으로서 사용될 경우, DC 전원 전압 (VDD) 은 시간에 따라 가변한다. 인버터회로 (30) 는 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 접속된다. 인버터회로 (30) 는 이하에 명백하게 될 방식으로 주파수 제어회로 (40B) 로부터 주파수 제어신호 (VVCO) 가 공급된다. 주파수 제어신호 (VVCO) 에 반응하여, 인버터회로 (30) 는 입력 DC 전압을 주 구동전압으로 변환한다. 주 구동전압은 입력 AC 전압으로서 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 공급된다.
인버터회로 (30) 는 제 1 및 제 2 단권 변압기 (31, 32), 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 및 2 위상 구동회로 (38) 를 구비한다. 제 1 및 제 2 단권 변압기 (31, 32) 는 전압 변압기의 그룹에 속하는 제 1 및 제 2 보조 변압기로서 작용한다. 제 1 및 제 2 단권 변압기 (31, 32) 는 턴수비가 N 인 제 1 및 제 2 의 1 차 권선 및 제 1 및 제 2 의 2 차 권선을 각각 갖는다. 단권 변압기에서, 1 차 권선은 2 차 권선에 접속된다. 반면에, 1 차 권선은 일반적이거나 정규의 전자 변압기에서 2 차 권선과 분리된다.
제 1 및 제 2 단권 변압기 (31, 32) 는 제 1 및 제 2 의 1 차 단자, 제 1 및 제 2 의 2 차 단자 및 제 1 및 제 2 의 중간단자를 각각 갖는다. 제 1 및 제 2의 단권 변압기 (31, 32) 의 제 1 및 제 2 의 1 차 단자는 구동 전압 제어회로 (60A) 를 지나 DC 전원에 공통 접속된다. 제 1 및 제 2의 단권 변압기 (31, 32) 의 제 1 및 제 2 의 2 차 단자는 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 각각 접속된다.
도시된 일예에서, 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 각각은 드레인, 소오스 및 게이트전극을 갖는 N 채널 전계 효과 트랜지스터 (FET) 로 이루어진다. 제 1 스위칭 트랜지스터 (36) 의 드레인전극은 제 1 단권 변압기 (31) 의 제 1 중간 단자에 접속되며 제 2 스위칭 트랜지스터 (37) 의 드레인전극은 제 2 단권 변압기 (32) 의 제 2 중간 단자에 접속된다. 즉, 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 각각의 드레인전극은 출력 단자로서 작용한다. 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 의 소오스전극은 접지된다. 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 의 게이트전극은 2 위상 구동회로 (38) 에 접속된다.
2 위상 구동회로 (38) 는 주파수 제어회로 (40B) 로부터 주파수 제어신호 (VVCO) 가 공급된다. 주파수 제어신호 (VVCO) 에 반응하여, 2 위상 구동회로 (38) 는 상기한 방식으로 제 1 및 제 2 클록신호 (Vg1) 를 사용하여 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 를 구동한다.
주파수 제어회로 (40B) 는 부하 (20) 에서 순환하는 출력 AC 전류 (IO) 를 검출한다. 출력 AC 전류 (IO) 에 반응하여, 주파수 제어회로 (40B) 는 도 6 에 도시된 주파수 제어회로 (40A) 와 결합하여 기술되는 유사한 방식으로 주파수 제어신호 (VVCO) 및 삼각파 신호 (Vr) 를 발생시킨다.
구동전압 제어회로 (60A) 는 주파수 제어회로 (40A) 로부터 삼각파 신호 (Vr) 가 공급된다. 또한, 구동전압 제어회로 (60A) 는 DC 전원으로부터 DC 전원 전압 (VDD) 이 공급된다. 또한, 구동전압 제어회로 (60A) 는 제 1 스위칭 트랜지스터 (36) 에서 제 1 드레인 전압 (Vg1) 이 공급된다. 삼각파 신호 (Vr) 및 제 1 드레인 전압 (Vg1) 을 기초로하여, 구동전압 제어회로 (60A) 는 인버터회로 (30) 에의 DC 전원 전압 (VDD) 의 공급을 제어하여 일정한 레벨에서 제 1 드레인 전압 (Vg1) 의 피크값을 유지한다.
부하 (20) 가 냉음극관이라고 가정하기로 한다. 냉음극관은 일반적으로 100 kΩ 의 임피던스를 갖는다. 그러나 냉음극관은 정상상태 냉음극관이라 칭하기로 한다. 하지만, 냉음극관은 냉음극관이 낮은 주변온도로 인해 발광하지 않는 경우 또는 냉음극관이 컷오프 등으로 인해 개방상태에 놓이는 또다른 경우에 정상상태 냉음극관보다 더 높은 임피던스를 갖는다. 그러한 냉음극관은 비정상 냉음극관이라 칭하기로 한다. 비정상 냉음극관이 압전 변압기 (10) 의 2 차 전극 (12) 에 접속되는 경우, 압전 변압기 (10) 는 정상상태 냉음극관에 접속된 압전 변압기 (10) 에 비해 높은 진폭을 갖는 출력 AC 전압을 생성한다.
출력 AC 전압 (VO) 이 과전압 보호회로 (80) 에 공급된다. 압전 변압기 (10) 가 파괴되는 것을 보호하기 위해, 출력 AC 전압 (VO) 의 과전압 검출시에, 과전압 보호회로 (80) 는 이후에 명백해질 방식으로 주파수 제어회로 (40B) 에 부가적인 리셋신호 (VP1) 및 스위칭 신호 (VP2) 를 공급한다.
도 10 에 도시된 구동회로의 동작에 대해 기술하기로 한다. 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 는 분압회로 (38A) 에 의해 생성된 제 1 및 제 2 클록신호 (Vg1, Vg2) 에 반응하여 교대로 온상태가 된다. 제 1 스위칭 트랜지스터 (36) 가 온상태일 경우, DC 전원은 전류를 구동전압 제어회로 (60A) 를 지나 제 1 단권 변압기 (31) 의 제 1 의 1 차 권선을 통해 흐르도록 하여 자계의 에너지로서 전류를 충전한다. 제 1 스위칭 트랜지스터 (36) 가 오프상태일 경우, 제 1 스위칭 트랜지스터 (36) 는 자계의 에너지를 방전시켜 DC 전원 전압 (VDD) 보다 높은 진폭을 갖는 높은 AC 전압을 발생시킨다. 유사하게, 제 2 스위칭 변압기 (37) 가 온상태에 있을 경우, DC 전원은 전류를 구동전압 제어회로 (60A) 를 지나 제 1 단권 변압기 (32) 의 1 차 권선을 통해 흐르도록 하여 자계의 에너지로서 전류를 충전시킨다. 제 2 스위칭 트랜지스터 (37) 가 오프상태일 경우, 제 2 스위칭 트랜지스터 (37) 는 자계의 에너지를 방전시켜 DC 전원 전압 (VDD) 보다 높은 진폭을 갖는 높은 AC 전압을 발생시킨다.
도 2a 및 도 2b 에 도시된 바와 같이, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 DC 전원 전압 (VDD) 의 진폭의 약 세배와 같은 피크 전압의 반파 정류된 파형을 갖는다. 제 2 드레인 전압 (Vd2) 은 제 1 드레인 전압 (Vd1) 으로부터 180°만큼 변경된다. 또한, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 압전 변압기 (10) 의 공진 주기의 반배인 시간 기간동안 0 볼트이다.
도 2a 및 도 2b 에 도시된 바와 같이, 제 1 및 제 2 입력전압 (Vs1, Vs2) 각각은 DC 전원 전압 (VDD) 의 진폭의 약 3×(N+1) 배와 같은 피크 전압을 갖는다. 제 2 입력전압 (Vs2) 은 제 1 입력전압 (Vs1) 으로부터 180°만큼 변경된다. 제 1 및 제 2 입력전압 (Vs1, Vs2) 각각은 압전 변압기 (10) 및 부하 (20) 의 조합의 등가 입력 커패시턴스 (CL), 제 1 및 제 2 단권 변압기 (31, 32) 의 제 1 및 제 2 의 1차 권선의 1 차 인덕턴스 (Lp), 및 제 1 및 제 2 단권 전압기 (31, 32) 의 제 1 및 제 2 의 2차 권선의 2 차 인덕턴스 (Ls) 에 의해 정의되는 전압 공진 파형을 갖는다. 제 1 및 제 2 입력 전압 (Vs1, Vs2) 각각이 DC 전원 전압 (VDD) 보다 높은 전압 피크를 가지므로, 인버터회로 (30A) 는 승압회로라 부를수 있다.
제 1 및 제 2 입력전압 (Vs1, Vs2) 이 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-2, 11-2) 에 교대로 공급되므로서, 등가의 정현파를 갖는 주 구동전압은 압전 변압기 (10) 를 발진시킨다. 따라서, 압전 변압기 (10) 의 제 2 의 2 차 전극 (12) 은 주 구동전압의 M 배인 출력 AC 전압 (VO) 를 발생시키며, M 은 압전 변압기 (10) 의 형상에 의해 정의되는 압전 변압기 (10) 의 승압비를 나타낸다. 출력 AC 전압 (VO) 은 부하 (20) 에 인가되어 출력 AC 전류 또는 부하전류 (IO) 가 부하 (20) 에서 순환한다. 부하전류 (IO) 는 피드백 전류로서 주파수 제어회로 (40B) 에 공급 또는 역공급된다.
도 11 을 참조하면, 주파수 제어회로 (40B) 는 적분기 및 전압 제어 발진기가 변경되어 이후에 명백하게 될 도 3 과 결합하여 기술되는 것과 상이하게 되는 것을 제외하고 도 3 에 도시된 주파수 제어회로 (40) 와 구조적으로 유사하다. 그러므로, 적분기 및 전압 제어 발진기는 44B 및 46B 로 각각 표시된다.
전류/전압 변환회로 (41) 는 피드백 신호 (IO) 를 저항값의 비에 의해 분리되는 피드백 전압으로 변환한다. 정류회로 (42) 는 피드백 전압을 DC 전압으로 변환한다. 제 1 비교기 (43) 는 DC 전압을 제 1 기준전압 (Vref1) 과 비교하여 제 1 비교결과 신호를 생성한다. 적분기 (44B) 는 방전경로 (도시하지 않음) 를 포함한다. DC 전압이 제 1 기준전압 (Vref1) 보다 낮을 경우, 제 1 비교기 (43) 는 제 1 비교결과 신호로서 방전경로 컷오프 신호를 생성한다. 방전경로 컷오프 신호는 적분기 (44B) 에 공급되며, 적분기 (44B) 는 방전경로를 컷오프하여 일정한 속도로 적분전압을 증가시킨다. 적분전압은 제어전압으로서 전압 제어 발진기 (46B) 에 공급된다. 제어전압에 반응하여, 전압 제어 발진기 (46B) 는 제어전압의 전압 레벨에 반비례하는 구동 주파수를 나타내는 주파수에서 발진한다. 압전 변압기 (10) 는 구동 주파수에서 구동된다. 상기 기재한 것으로부터 명백한 바와 같이, 제 1 비교기 (43) 는 제 1 기준전압 (Vref1) 보다 낮은 DC 전압이 공급되는 동안 구동 주파수는 낮게 변경된다.
적분기 (44B) 는 이후에 명백하게 되는 방식으로 과전압 보호회로 (80) 로 부터 부가적인 리셋신호 (VP1) 가 공급된다. 부가적인 리셋신호 (VP1) 에 반응하여, 적분기 (44B) 가 리셋되어 적분 전압으로서 가장 낮은 전압을 생성한다.
도 12 를 참조하면, 전압 제어 발진기 (46B) 는 제 1 내지 제 5 정전류원 (91, 92, 93, 94, 95), 제 1 내지 제 4 스위치 (96, 97, 98, 99), 비교기 (100), 제 1 내지 제 4 저항 (101, 102, 103, 104), 커패시터 (105), 및 전지 (106) 를 구비한다. 비교기 (100) 는 제 1 및 제 2 정전류원 (91, 92) 의 유출단자 및 제 3 및 제 4 정전류원 (93, 94) 의 유입단자에 접속되는 반전입력단자를 갖는다. 또한, 비교기 (100) 는 제 3 저항을 지나 전지 (106) 에 접속되며 제 4 저항 (104) 및 제 3 스위치 (98) 로 이루어진 직렬회로를 지나 접지되는 비반전 단자를 갖는다. 또한, 비교기 (100) 는 제 1 내지 제 3 스위치 (96 내지 98) 의 제어단자에 접속된 출력단자를 갖는다.
제 1 및 제 3 정전류원 (91, 93) 은 적분기 (44B : 도 11) 로부터 제어전압이 공급되는 제어단자를 갖는다. 제 2 및 제 4 정전류원 (92, 94) 은 제 1 및 제 2 저항 (101, 102) 과 제 4 스위치 (99) 로 이루어진 가변 저항 (108) 에 접속된 제어단자를 갖는다. 더욱 상세하게, 가변저항 (108) 에서, 제 1 저항(101) 은 제 2 및 제 4 정전류원 (92, 94) 에 접속된 일단 및 접지된 타단을 갖는다. 제 2 저항 (102) 은 제 2 및 제 4 정전류원 (92, 94) 에 접속된 일단 및 제 4 스위치 (99) 를 지나 접지되는 타단을 갖는다. 제 4 스위치 (99) 는 과전압 보호회로 (80 : 도 10) 로부터 스위칭 신호 (VP2) 가 공급되는 제어단자를 갖는다. 커패시터 (105) 는 비교기 (100) 의 반전단자 및 구동전압 제어회로 (60A : 도 10) 에 접속되는 일단을 갖는다. 커패시터 (105) 는 접지된 타단을 갖는다. 제 3 및 제 4 정전류원 (93, 94) 은 제 1 스위치 (96) 를 지나 접지되는 유출단자를 갖는다. 제 5 정전류원 (95) 은 2 위상 구동회로 (38 : 도 10) 에 접속되며 제 2 스위치 (97) 를 지나 접지되는 유출단자를 갖는다.
이러한 구조로, 전압 제어 발진기 (46B) 는 커패시터 (105) 에 대한 충전/방전 주파수에 의해 결정되는 출력 주파수를 갖는다. 커패시터 (105) 에 대한 충전/방전 주파수는 커패시터 (105) 내 및 외부에서 순환하는 전류의 충전/방전 전류값에 의해 결정된다. 충전/방전 전류값은 제 1 내지 제 4 정전류원 (91 내지 94) 로부터 각각 얻어지는 제 1 내지 제 4 정전류의 총 전류값과 같다. 제 1 정전류원 (91) 으로부터 얻어지는 제 1 정전류는 적분기 (44B : 도 11) 에 의해 생성되는 적분전압에 의해 결정된다. 적분전압이 더 높아질수록, 제 1 정전류는 더 작아진다. 제 3 정전류원 (93) 으로부터 얻어지는 제 3 정전류는 제 1 정전류원 (91) 으로부터 얻어지는 제 1 정전류의 2 배가 되도록 설정된다. 제 2 정전류원 (92) 으로부터 얻어지는 제 2 정전류는 가변저항 (108) 의 저항값에 의해 결정된다. 가변저항 (108) 의 저항값이 커질수록, 제 2 정전류는 작아진다. 제 4 정전류원 (94) 으로부터 얻어지는 제 4 정전류는 제 2 정전류원 (92) 으로부터 얻어지는 제 2 정전류의 2 배가 되도록 설정된다.
도 13a 내지 도 13d 를 참조하여 도 12 에 도시된 전압 제어 발진기 (46B) 의 동작에 대해 기재하기로 한다. 도 13a 는 비교기 (100) 의 비반전 입력단자에 공급되는 비반전 입력단자 전압 (Vn) 의 파형을 도시한다. 도 13b 는 비교기 (100) 의 반전 입력단자에 공급되는 반전 입력단자 전압 (Vr) 의 파형을 도시한다. 반전 입력단자 전압 (Vr) 은 삼각파신호로서 구동전압 제어회로 (60A : 도 10) 에 공급된다. 도 13c 는 비교기 (100) 에 의해 생성되는 비교출력 신호 (Vc) 의 파형을 도시한다. 도 13d 는 제 1 정전류원 (95) 와 제 2 스위치 (97) 사이의 접속 노드에서 생성되는 주파수 제어신호 (VVCO) 의 파형을 도시한다.
커패시터 (105) 는 전하를 충전하지 않는다고 가정한다. 이 경우에, 반전 입력단자 전압 (Vr) 은 0 볼트이다. 따라서, 반전 입력단자 전압 (Vr) 은 비반전 입력단자 전압 (Vn) 보다 매우 낮으며 비교기 (100) 는 논리 "H" 레벨을 갖는 비교출력 신호 (Vc) 를 생성한다. 비교출력 신호 (Vc) 는 논리 "H" 레벨을 가지며, 제 1 내지 제 3 스위치 (96 내지 98) 는 오프 상태가 된다. 결국, 반전 입력단자 전압 (Vr) 및 주파수 제어신호 (VVCO) 는 일정한 속도로 높아진다.
반전 입력단자 전압 (Vr) 이 비반전 입력단자 전압 (Vn) 에 도달한다고 가정한다. 이 경우에, 비교기 (100) 는 논리 "L" 레벨을 갖는 비교출력신호 (Vc) 를 생성한다. 따라서, 제 1 내지 제 3 스위치 (96 내지 98) 는 온 상태가 된다. 결국, 비반전 입력단자 전압 (Vn) 은 전지 (106) 의 전압이 제 3 및 제 4 저항 (103, 104) 에 의해 분리되므로 레벨이 더 낮아진다. 제 1 및 제 2 정전류의 합이 제 1 및 제 2 정전류원(91, 92) 으로부터 캐패시터 (105) 로 유입하며 제 3 및 제 4 정전류의 합이 제 3 및 제 4 정전류원 (93, 94) 으로부터 커패시터 (105) 까지 유출한다. 제 3 및 제 4 정전류의 합이 제 1 및 제 2 정전류의 합 보다 크기 때문에 반전 입력단자 전압 (Vr) 은 일정한 속도로 낮아진다. 제 4 정전류원 (95) 으로부터 얻어진 제 4 정전류가 제 2 스위치 (97) 를 지나 접지로 유입되므로, 주파수 제어신호 (VVCO) 는 0 볼트가 된다.
반전 입력단자 전압 (Vr) 이 비반전 입력단자 전압 (Vn) 보다 낮다고 가정한다. 이 경우에, 비교기 (105) 는 논리 "H" 레벨을 갖는 비교출력신호 (Vc) 를 생성하여 제 1 내지 제 3 스위치 (96 내지 98) 가 다시 오프상태가 된다. 결국, 반전 입력단자 전압 (Vr) 및 주파수 제어신호 (VVCO) 는 다시 일정한 속도로 높아진다.
상기 동작을 반복하여, 전압 제어 발진기 (46B) 는 삼각파신호 (Vr) 및 주파수 제어신호 (VVCO) 를 발생시킨다. 또한, 전압 제어 발진기 (46B) 는 적분기 (33B) 에 의해 생성되는 적분전압에 의존하여 가변하는 발진 주파수를 갖는다.
도 14 는 압전 변압기 (10) 에 대한 구동 주파수와 압전 변압기 (10) 의 출력 AC 전압 (VO) 또는 부하 (20) 를 순환하는 출력 AC 전류 (IO) 의 유효값 또는 전력레벨 사이의 관계를 도시한다. 가로 및 세로는 압전 변압기 (10) 의 구동 주파수 및 출력 AC 전압 (VO) 또는 출력 AC 전류 (IO) 의 전력 레벨을 나타낸다. 전압 제어 발진기 (46B) 는 상한 주파수 (f1) 와 하한 주파수 (f2) 에 의해 정의되는 발진 주파수에 대한 주파수 소인 범위를 갖는다. 전압 제어 발진기 (46B) 의 상한 주파수 (f1) 는 가변저항 (108) 의 저항값 및 커패시터 (105) 의 캐패시턴스값으로 결정된다. 상기한 바와 같이, 가변저항 (108) 은 서로 병렬 접속된 제 1 및 제 2 저항 (101, 102) 을 포함하며, 제 1 저항 (101) 은 직접적으로 접지되며 제 2 저항 (102) 은 제 4 스위치 (99) 를 지나 접지된다. 제 4 스위치 (99) 는 과전압 보호회로 (80 : 도 10) 로부터 스위칭 신호 (VP2) 가 공급되는 제어단자를 갖는다. 스위칭 신호 (VP2) 가 논리 "H" 레벨을 가질 경우, 제 4 스위치 (99) 는 턴오프된다. 제 4 스위치 (99) 는 스위칭 신호 (VP2) 가 논리 "L" 레벨일 경우, 또는 제 4 스위치 (99) 의 제어단자에 신호가 공급되지 않을 경우 턴온된다. 제 4 스위치 (99) 의 제어단자가 가 논리 "H" 레벨을 갖는 스위칭 신호 (VP2) 가 공급될 경우, 가변저항 (108) 은 제 4 스위치 (99) 의 제어단자가 논리 "L" 레벨을 갖는 스위칭 신호 (VP2) 가 공급되거나 신호가 공급되지 않는 경우보다 더 높은 저항값을 갖는다.
도 15 를 참조하면, 구동전압 제어회로 (60A) 는 비교기 (61), 정류회로 (62), 다이오드 (63), 전력 트랜지스터 (64) 및 적분회로 (66) 를 구비한다. 전력 트랜지스터 (64) 는 게이트, 드레인 및 소오스전극을 갖는 P 채널 전력 MOSFET 이다. P 채널 전력 MOSFET (64) 의 소오스전극은 DC 전원 (도시하지 않음) 으로부터 DC 전원 전압 (VDD) 이 공급된다. P 채널 전력 MOSFET(64)의 드레인전극은 다이오드 (63) 의 캐소드에 접속된다. 다이오드 (63) 의 애노드는 접지된다.
구동전압 제어회로 (60A) 는 보조 변압기 또는 제 1 및 제 2 단권 변압기 (31, 32) 에서 순환하는 전류의 피크 전류값이 DC 전원 전압 (VDD) 에 의존하여 가변되지 않도록 제어하여 소정 값에서 압전 변압기 (10) 의 주 구동전압을 제어한다.
비교기 (61) 는 주파수 제어회로 (40B) 내의 전압 제어 발진기 (46B) 로부터 삼각파 신호 (Vr) 가 공급된다. 정류회로 (62) 는 제 1 드레인 전압 (Vd1) 이 공급된다. 정류회로 (62) 는 제 1 드레인 전압 (Vd1) 을 정류하여 정류전압 (Vi) 을 생성한다.
특별히, 정류회로 (62) 는 제 1 내지 제 3 저항 ( 62-1, 62-2, 62-3), 다이오드 (62-4), 및 커패시터 (62-5) 를 구비한다. 제 1 및 제 2 저항 (62-1, 62-2) 의 조합은 저항 전위 분압부로서 작용한다. 제 3 저항 (62-3), 다이오드 (62-4) 및 커패시터 (62-5) 의 조합은 정류부로서 작용한다. 저항 전위 분압부는 제 1 드레인 전압 (Vd1) 을 분리하여 분압을 생성한다. 정류부는 분압을 정류전압 (Vi) 으로 정류한다. 정류전압 (Vi) 은 적분회로 (66) 에 공급된다.
적분회로 (66) 는 정류전압 (Vi) 을 적분전압 (Vc) 으로 적분한다. 특히, 적분회로 (66) 는 연산 증폭기 (66-1), 커패시터 (66-2), 및 전지 (66-3) 를 구비한다. 연산증폭기 (66-1) 는 정류전압 (Vi) 이 공급되는 반전 입력단자, 전지 (66-3) 로부터 전지전압 (VS) 가 공급되는 비반전 입력단자 및 커패시터 (66-2) 를 지나 반전 입력단자에 접속된 출력단자를 갖는다. 적분회로 (66) 는 정류전압 (Vi) 과 전지전압 (Vs) 사이의 전압차를 적분하여 적분전압 (Vc) 을 생성한다. 적분전압 (Vc) 은 비교기 (61) 에 공급된다.
비교기 (61) 는 삼각파 신호 (Vr) 를 적분전압 (Vc) 과 비교하여 비교결과 신호를 생성한다. 특히, 비교기 (61) 는 연산 증폭기 (61-1) 로 이루어진다. 연산 증폭기 (61-1) 는 삼각파 신호 (Vr) 가 공급되는 반전 입력단자, 적분전압 (Vc) 이 공급되는 비반전 입력단자 및 비교결과 신호를 생성하는 출력단자를 갖는다. 적분전압 (Vc) 이 삼각파 신호 (Vr) 보다 높을 경우, 비교기 (61) 는 논리 "H" 레벨을 갖는 비교결과 신호를 생성한다. 그러지 않으면, 비교기 (61) 는 논리 "L" 레벨을 갖는 비교결과 신호를 생성한다. 비교결과 신호는 게이트 전압 (Vg3) 으로서 트랜지스터 (64) 의 게이트전극에 공급된다.
게이트 전압 (Vg3) 이 논리 "H" 레벨을 가질 경우, 전력 트랜지스터 (64) 는 턴오프되어 소오스와 드레인전극 사이에서 오프상태가 되어 인버터회로 (30) 에 전력이 공급되지 않는다.
제 1 드레인 전압 (Vd1) 이 낮다고 가정한다. 이 경우에, 적분전압 (Vc) 은 낮아진다. 따라서, 전력 트랜지스터 (64) 는 장시간동안 온상태가 되어 큰 입력 전력이 인버터회로 (30) 에 공급된다. 결국, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 이 높아지며 그러므로 제 1 및 제 2 입력전압 (Vs1, Vs2) 이 높게 된다.
도 16 을 참조하면, 과전압 보호회로 (80) 는 분압회로 (81), 정류회로 (82) 및 비교기 (83) 를 구비한다. 분압회로 (81) 는 압전 변압기 (10) 의 2차 전극 (12) 에 의해 생성되는 출력 AC 전압 (VO) 이 공급된다. 분압회로 (81) 는 저항비를 갖는다. 분압회로 (81) 는 저항비에 따라 출력 AC 전압 (VO) 을 분리하여 분리된 AC 전압을 생성한다. 분리된 AC 전압은 정류회로 (82) 에 공급된다. 정류회로 (82) 는 분리된 AC 전압을 DC 전압으로 정류한다. DC 전압은 비교기 (83) 에 공급된다. 비교기 (83) 는 기준전압 (Vmax) 에 공급된다. 비교기 (83) 는 DC 전압을 기준전압 (Vmax) 과 비교한다. DC 전압이 기준전압 (Vmax) 보다 높은 경우, 비교기 (83) 는 부가적인 리셋신호 (VP1) 및 스위칭 신호 (VP2) 를 생성한다.
부가적인 리셋신호 (VP1) 는 적분기 (44B : 도 11) 에 공급되며 스위칭 신호 (VP2) 는 전압 제어 발진기 (46B : 도 11) 의 제 4 스위치 (99) 에 공급된다. 부가적인 리셋신호 (VP1) 에 반응하여, 적분기 (44B) 가 리셋되어 적분전압으로서 가장 낮은 전압을 생성한다. 스위칭 신호 (VP2) 에 반응하여, 제 4 스위치 (99) 가 오프상태가 된다. 비교기 (83) 는 적분기 (44B) 를 최저 전압으로부터 최대 전압까지 적분전압을 변경시키는 시간 간격과 동일한 시간 기간동안 스위칭 신호 (VP2) 를 생성한다. 또한, 분압회로 (81) 의 저항비는 기준전압 (Vmax) 가 입력 AC 전압 (VO) 이 특정 진폭 레벨을 초과한다면 특성저하가 압전 변압기 (10) 에서 발생되기 직전에 특정 진폭 레벨을 갖는 입력 AC 전압 (VO) 를 정류하여 얻어지는 DC 전압과 동일하도록 설정된다.
도 10 내지 도 16 을 참조하여, 도 10 에 도시된 구동회로의 동작에 관하여 기재한다. 부하 (20) 는 냉음극관이라고 가정한다. 제 1 및 제 2 입력 전압 (Vs1, Vs2) 가 압전 변압기 (10) 의 제 1 및 제 2 의 1 차 전극 (11-1, 11-2) 에 각각 교대로 공급되므로, 등가의 정현파를 갖는 주 구동전압은 압전 변압기 (10) 를 진동시킨다. 따라서, 압전 변압기 (10) 의 2 차 전극 (12) 은 주 구동전압의 M 배인 출력 AC 전압 (VO) 를 생성하며, M 은 압전 변압기 (10) 의 형상에 의해 정의되는 승압비를 나타낸다. 출력 AC 전압 (VO) 은 부하 (20) 에 공급되어 부하전류 또는 출력 AC 전류 (IO) 가 부하 (20) 에서 순환한다. 부하전류 (IO) 는 피드백 전류로서 주파수 제어회로 (40B) 에 공급된다.
피드백 전류 (IO) 에 반응하여, 주파수 제어회로 (40) 는 2 위상 구동회로에 압전 변압기 (10) 를 구동하는 주파수 구동신호 (VVCO) 를 공급한다. 주파수 구동신호 (VVCO) 는 도 14 에 도시된 상한 주파수 (f1) 로부터 일정한 속도로 하향시키는 구동 주파수를 나타낸다. 구동 주파수가 규정 주파수 (f0) 에 도달할 경우, 제 1 비교기 (43) 에 공급된 DC 전압은 제 1 기준전압 (Vref1) 보다 높으며, 제 1 비교기 (43) 는 제 1 비교결과 신호로서, 적분기 (44B) 를 방전경로로 복귀시키는 것을 나타내는 방전경로 복귀신호를 생성한다. 방전경로 복귀신호는 적분기 (44B) 에 공급된다. 방전경로 복귀신호에 반응하여, 적분기 (44B) 는 방전경로 복귀 직전의 전압에서 유지되는 적분전압을 생성하며, 그러므로 전압 제어 발진기 (46B) 는 주파수 제어신호 (VVCO) 및 비가변적인 구동 주파수를 나타내는 삼각파 신호 (Vr) 를 발진시킨다. 결국, 압전 변압기 (10) 는 일정한 주파수를 갖는 주 구동전압에 의해 구동된다.
제 1 비교기 (43) 에 공급된 DC 전압이 압전 변압기 (10) 가 일정한 주파수를 갖는 주 구동전압에 의해 구동된 후에 냉음극관의 임피던스의 진동과 같은 이유에 대한 피드백 전류 (IO) 의 진동으로 인해 제 1 기준전압 (Vref1) 보다 낮게된다고 가정한다. 이 경우에, 제 1 비교기 (43) 는 제 1 비교결과 신호로서, 방전경로 컷오프 신호를 생성한다. 적분기 (44B) 가 방전경로 컷오프 신호에 반응하여, 점차적으로 높아지는 적분전압을 생성하므로서, 전압 제어 발진기 (46B) 는 주파수 제어신호 (VVCO) 및 점차적으로 낮아지는 구동 주파수를 나타내는 삼각파 신호 (Vr) 를 발진시킨다. 구동 주파수가 도 14 에 도시된 하한 주파수 (f2) 에 도달할 경우, 적분기 (44B) 는 제 2 기준전압 (Vref2) 보다 높은 전분전압을 생성하며, 그러므로 비교기 (45) 는 적분기 (44B) 에 리셋신호를 공급한다. 리셋 신호에 반응하여, 적분기 (44B) 가 리셋되어 적분전압으로서 최소 전압을 생성한다. 최소 전압에 반응하여, 전압 제어 발진기 (46B) 는 주파수 제어신호 (VVCO) 및 도 14 에 도시된 상한 주파수 (f1) 과 동일한 구동 주파수를 나타내는 삼각파 신호 (Vr) 를 발진시킨다. 상기 동작은 반복적으로 실행된다.
제 1 비교기 (43) 가 상기 반복동작에서 제 1 기준전압 (Vref1) 과 같은 정류회로 (42) 에 의해 생성되는 DC 전압을 검출한다고 가정하기로 한다. 이 경우에, 적분기 (44B) 는 적분전압을 유지하며, 그러므로 전압 제어 발진기 (46B) 의 발진 주파수는 일정하다.
냉음극관 (20) 이 높은 임피던스를 갖는 비정상 상태라고 가정한다. 다시 말하면, 냉음극관 (20) 이 상기 비정상 상태 냉음극관으로서 작용한다. 그러한 비정상 상태는 냉음극관 (20) 이 낮은 주변온도로 인해 발광하지 않을 경우 또는 냉음극관 (20) 이 컷오프 등으로 인해 개방상태에 놓이는 경우에 발생한다. 그러한 상황하에서, 구동 주파수는 상기한 유사한 방식으로 계속해서 낮아진다. 구동 주파수가 도 14 에 도시된 하한 주파수 (f2) 에 도달할 경우, 구동 주파수는 상기한 방식으로 하한 주파수 (f1) 로부터 상한 주파수 (f2) 로 변경된다.
반면에, 압전 변압기 (10) 의 출력 AC 전압의 진폭은 냉음극관 (20) 이 높은 임피던스를 갖기 때문에 커지게 된다. 구동 주파수가 규정 주파수 (f0) 와 상한 주파수 (f1) 사이의 주파수 범위에 놓이는 도 14 에 도시된 주파수 (f3) 에 도달할 경우, 과전압 보호회로 (80) 의 비교기 (83) 는 정류회로 (82) 로부터 기준전압 (Vmax) 보다 높은 정류 전압이 공급된다. 따라서, 비교기 (83) 는 부가적인 리셋신호 (VP1) 및 스위칭 신호 (VP2) 를 생성한다.
스위칭 신호 (VP2) 에 반응하여, 전압 제어 발진기 (46B) 의 제 4 스위치 (99) 가 턴오프되며, 가변저항 (108) 의 저항값이 증가한다. 반면에, 부가적인 리셋신호 (VP1) 에 반응하여 적분기 (44B) 가 리셋되어, 적분전압으로서 최소 전압을 생성한다. 최소 전압에 반응하여, 전압 제어 발진기 (46B) 는 주파수 제어신호 (VVCO) 및 상한 주파수 (f1) 대신에 주파수 (f4) 와 동일한 구동 주파수를 나타내는 삼각파 신호 (Vr) 를 발진시킨다. 이것은 가변저항 (108) 이 큰 저항값을 갖기 때문이다. 주파수 (f4) 는 상한 주파수 (f1) 보다 낮다. 따라서, 구동 주파수는 주파수 (f4) 로부터 아래로 변경되어 상기 동작이 반복적으로 실행된다.
여기에서, 주파수 (f3) 는 임시의 또는 절전 하한 주파수라 불리며 하한 주파수 (f2) 는 정상 하한 주파수일 수 있으므로 임시의 하한 주파수 (f3) 와 구별한다. 유사하게, 주파수 (f4) 는 임시의 또는 절전 상한 주파수라 불리며 상한 주파수 (f1) 는 정상 하한 주파수일 수 있으므로 임시의 상한 주파수 (f4) 와 구별한다.
상기한 바와 같이, 전압 제어 발진기 (46B) 는 냉음극관 (20) 이 정상상태 냉음극관으로서 작용할 경우 정상 상한 주파수 (f1) 와 정상 하한 주파수 (f2) 사이에서 정의되는 정상 주파수 소인범위를 갖는다. 반면에, 전압 제어 발진기 (46B) 는 냉음극관 (20) 이 비정상 상태 냉음극관으로서 작용할 경우 임시 상한 주파수 (f4) 와 임시 하한 주파수 (f3) 사이에서 정의되는 임시 또는 절전 주파수 소인범위를 갖는다. 임시 또는 절전 주파수 소인범위는 정상 주파수 소인범위에 포함된다. 따라서, 주파수 소인시 상한 주파수는 정상 상한 주파수 (f1) 로부터 전압 제어 발진기 (46B) 가 냉음극관 (20) 이 비정상 상태 냉음극관으로서 작용 가능한 경우에 영원히 또는 긴 시간간격동안 주파수 소인의 동작을 실행할 경우 정상 상한 주파수 (f1) 보다 낮은 임시 상한 주파수 (f4) 로 변경된다.
도 9c 는 구동 주파수가 임시 상한 주파수 (f4) 와 같은 경우의 제 1 드레인 전압 (Vd1) 과 제 1 클록신호 (Vg1) 의 파형을 도시한다. 도 9c 에 도시된 바와 같이, 구동 주파수는 임시 상한 주파수 (f4) 와 동일하며, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 구동 주파수가 도 9b 에 도시된 정상 상한 주파수 (f1) 과 같아지는 경우에 비해 제로 스위칭 직전에 매우 낮은 레벨을 갖는다. 따라서, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 에서 순환하는 전류의 피크값이 냉음극관 (20) 이 종래 압전 변압기 (10) 용 구동 회로에 비해 비정상 상태 냉음극관으로서 작용할 경우 제 1 및 제 2 클록신호 (Vg1, Vg2) 의 반전시 낮게 된다. 결국, 제 1 및 제 2 단권 변압기 (31, 32) 와 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 로부터 생기는 열을 감소시키는 것이 가능하다.
도 17 을 참조하여, 본 발명의 실시예 2 에 따른 압전 변압기 (PT) 용 구동 회로에 대해 기술하기로 한다. 도시된 구동회로는 주파수 제어회로 및 구동 전압 제어회로가 변경되어 이후에 명백하게 될 도 10 과 결합하여 기술된 것과 달라진다는 것을 제외하고 도 10 에 도시된 구조와 유사하다. 그러므로, 주파수 제어회로 및 구동전압 제어회로는 각각 도 40C 및 60B 로 표시된다.
도 17 에 도시된 구동회로에서, 부가적인 리셋신호 (VP1) 만이 과전압 보호회로 (80) 로부터 주파수 제어회로 (40C) 로 공급된다. 또한, 스위칭 신호 (VP2) 는 주파수 제어회로 (40C) 대신에 구동전압 제어회로 (60B) 에 공급된다.
도 18 을 참조하면, 주파수 제어회로 (40C) 는 전압 제어 발진기가 변경되어 이후에 명백하게 될 도 11 과 결합한 기재와 상이하다는 것을 제외하고 도 11 에 도시된 주파수 제어회로 (40B) 와 구조적으로 유사하다. 그러므로, 전압 제어 발진기는 46C 로 표시한다. 도 18 에 도시된 바와 같이, 도 11 에 도시된 전압 제어 발진기 (46B) 는 스위칭 신호 (VP2) 가 공급되지만, 전압 제어 발진기 (46C) 는 스위칭 신호 (VP2) 가 공급되지 않는다.
도 19 를 참조하면, 전압 제어 발진기 (46C) 는 전압 제어 발진기 (46C) 가 도 12 에 도시된 전압 제어 발진기 (46B) 에서 사용되는 가변저항 (108) 대신에 고정저항 (108A) 을 구비한다는 것을 제외하고 도 12 에 도시된 전압 제어 발진기 (46B) 와 구조적으로 유사하다.
도 20 을 참조하면, 구동전압 제어회로 (60B) 는 정류회로가 변경되어 이후에 명백하게되는 도 15 와 결합하여 기재되는 것과 상이하게 되는 것을 제외하고 도 15 에 도시된 구동전압 제어회로 (60A) 와 구조적으로 유사하다. 그러므로, 정류회로는 62A 로 표시된다.
정류회로 (62A) 는 정류회로 (62A) 가 도 15 에 도시된 정류회로 (62) 에서 사용되는 고정저항 (62-2) 대신에 가변저항 (62A-2) 을 구비한다는 것을 제외하고 도 15 에 도시된 정류회로 (62) 와 구조적으로 유사하다. 가변저항 (62A-2) 은 두 개의 저항 (62-2, 62-7) 및 스위치 (62-8) 로 이루어진다. 저항 (62-6, 62-7) 은 서로 병렬로 접속된다. 저항 (62-6) 은 직접적으로 접지되지만 저항 (62-7) 은 스위치 (62-8) 를 지나 접지된다. 스위치 (62-8) 는 과전압 보호 회로 (80 : 도 17) 로부터 스위칭 신호 (VP2) 가 공급되는 제어단자를 갖는다. 스위칭 신호 (Vg2) 가 존재하거나 논리 "H" 레벨을 가질 경우, 스위치 (62-8) 는 턴오프된다. 스위칭 신호 (VP2) 가 존재하지 않거나 논리 "L" 레벨을 가질 경우, 스위치 (62-8) 는 턴온된다.
이러한 구조로, 정류회로 (63A) 는 가변저항비를 가지며, 도 15 에 도시된 정류회로 (63) 는 고정저항비를 갖는다. 제 1 드레인 전압 (Vd1) 이 비가변적일 경우에도, 정류전압 (Vi) 은 가변저항비의 변화에 의해 가변하며, 적분전압 (Vc) 도 또한 가변하여 게이트 전압 (Vg3) 의 충격계수가 변화된다. 결국, 입력전력을 인버터회로 (30) 로 가변시키는 것이 가능하다.
도 14 및 도 17 내지 도 20 을 참조하여, 도 17 에 도시된 구동회로의 동작에 관해 기술한다. 부하 (20) 는 냉음극관이라고 가정한다. 냉음극관 (20) 이 정상상태 냉음극관으로서 동작가능할 경우, 전압 제어 발진기 (46C) 는 도 10 내지 도 16 에 유사하게 기술된 방식으로 정상 상한 주파수 (f1) 과 정상 하한 주파수 (f2) 사이에서 정의되는 정상 주파수 소인범위를 갖는다.
냉음극관이 임의의 이유로 비정상상태가 된다고 가정한다. 이 경우에, 제 1 비교기 (43) 에 공급된 DC 전압은 피드백 전류 (IO) 가 감소하기 때문에 제 1 기준전압 (Vref1) 보다 낮아진다. 따라서, 제 1 비교기 (43) 는 제 1 비교결과 신호로서 방전경로 컷오프 신호를 생성한다. 방전경로 컷오프 신호에 반응하여, 적분기 (44B) 는 점차적으로 높아지는 적분전압을 생성한다. 결국, 구동 주파수는 점차적으로 낮아진다. 구동 주파수가 도 14 에 도시된 정상 상한 주파수 (f2) 에 도달할 경우, 적분기 (44B) 는 제 2 기준전압 (Vref2) 보다 높은 적분 전압을 생성하여, 비교기 (45) 는 적분기 (44B) 로 리셋신호를 공급한다. 리셋신호에 반응하여, 적분기 (44B) 가 리셋되어 적분전압으로서 최소전압을 생성한다. 따라서, 구동 주파수는 정상 하한 주파수 (f2) 로부터 정상 상한 주파수 (f1) 으로 변경되어 구동 주파수는 정상 상한 주파수 (f1) 로부터 아래로 변경된다. 반면에, 압전 변압기 (10) 에서 출력전압 (VO) 의 진폭은 비정상 상태 냉음극관 (20) 이 높은 임피던스를 갖기 때문에 커지게 된다. 구동 주파수가 구정 주파수 (f0) 보다 높은 임시 하한 주파수 (f3) 에 도달할 경우, 과전압 보호회로 (80) 는 출력 AC 전압 (VO) 에서 과전압을 검출하여 부가적인 리셋신호 (VP1) 및 스위칭 신호 (VP2) 를 생성한다.
부가적인 리셋신호 (VP1) 에 반응하여, 적분기 (44B) 가 리셋되어 적분전압으로서 최소 전압을 생성한다. 따라서, 구동 주파수는 임시 하한 주파수 (f3) 로부터 정상 상한 주파수 (f1) 으로 변경된다. 그 후, 구동 주파수가 정상 상한 주파수 (f1) 로부터 변경되어 상기 동작이 반복된다. 반면에, 정류회로 (62A) 에서의 스위치 (62-8) 가 스위칭 신호 (VP2) 에 반응하여 턴오프되며 가변저항 (62A-2) 의 저항값이 증가한다. 따라서, 정류회로 (62A) 에 의해 생성된 정류전압 (Vi) 이 높아져서 적분회로 (66) 에 의해 생성된 적분전압 (Vc) 이 또한 높아진다. 결국, 게이트 전압 (Vg3) 의 충격계수가 증가하며, 트랜지스터 (64) 는 더 긴 시간동안 오프상태가 되며, 더 작은 입력전력이 인버터회로 (30) 에 공급된다. 그러므로, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 의 피크 전압값이 감소한다.
결국, 제 1 및 제 2 드레인 전압 (Vd1, Vd2) 각각은 대략 정상 상한 주파수 (f1) 에서 제 1 및 제 2 클록신호의 반전시 제로 스위칭 직전에 매우 낮은 레벨을 갖는다. 따라서, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 에서 순환하는 전류의 피크값은 냉음극관 (20) 이 압전 변압기 (10) 용의 종래 구동회로에 비해 비정상 냉음극관으로서 작용할 경우 제 1 및 제 2 클록신호 (Vg1, Vg2) 의 반전시 낮아진다. 결국, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36, 37) 로부터 생기는 열을 감소시킬 수 있다.
도 21 을 참조하여, 본 발명의 실시예 3 에 따른 압전 변압기 (PT : 10) 용 구동회로에 대해 기재한다. 도시된 구동회로는 도 10 에 도시된 구동회로를 도 17 에 도시된 구동회로와 결합하는 구조를 갖는다. 즉, 도시된 구동회로는 도 10 에 도시된 구동회로에서 사용되는 인버터회로 (30), 과전압 보호회로 (80), 주파수 제어회로 (40B) 및 도 17 에 도시된 구동회로에서 사용되는 구동전압 제어회로 (60B) 를 구비한다. 스위칭 신호 (VP2) 는 주파수 제어회로 (40B) 및 구동전압 제어회로 (60B) 에 공급된다. 다시 말하면, 스위칭 신호 (VP2) 는 주파수 제어회로 (40B) 의 전압 제어 발진기 (46B) 에서의 제 4 스위치 (99) 및 구동 전압 제어회로 (60B) 의 정류회로 (62A) 에서의 스위치 (62-8) 의 온 오프를 제어한다.
이러한 구조로 , 과전압 보호회로 (80) 가 출력 AC 전압 (VO) 을 검출할 경우, 전압 제어 발진기 (46B) 에서의 제 4 스위치 (99) 가 턴오프되어 정상 상한 주파수 (f1) 로부터 정상 상한 주파수 (f1) 보다 낮은 임시 상한 주파수 (f4) 로 주파수 소인범위내의 상한 주파수를 변경시키며, 또한 정류회로 (62A) 에서의 스위치 (62-8) 이 턴오프되어 인버터회로 (30) 에 공급된 입력전력을 감소시킨다.
본 발명이 바람직한 실시예와 결합하여 기재되었지만, 당업자는 본 발명을 다양한 다른 방식으로 쉽게 변경시킬 수 있다. 예를 들면, 보조 변압기는 단권 변압기 대신에 일반적인 전자 변압기일 수 있다.
결국, 본 발명에 따라, 제 1 및 제 2 단권 변압기 (31, 32) 및 제 1 및 제 2 스위칭 트랜지스터 (36,37) 로부터 생기는 열을 감소시킬 수 있다.

Claims (21)

  1. 주 변압기로서 작용하며, 공진 주파수를 가지며, 입력 AC 전압이 공급되는 제 1 및 제 2 의 1 차 전극을 가지며, 압전 효과를 이용하여 입력 AC 전압을 출력 AC 전압으로 변환시키며, 출력 AC 전압을 부하에 공급하는 2 차 전극을 갖는 압전 변압기를 구동하는 구동회로에 있어서, 제어가능한 입력전력을 갖는 입력 DC 전압 및 주파수 제어신호가 공급되어, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속되며, 주파수 제어신호에 반응하여 입력 DC 전압을 주 구동전압으로 변환하며, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 입력 AC 전압으로서 주 구동전압을 공급하며, 제 1 및 제 2 보조 구동전압이 각각 제공되는 제 1 및 제 2 의 보조 변압기를 포함하는 인버터회로, 피드백 전류로서 부하에서 순환하는 부하전류가 공급되어 피드백 전류에 반응하여 상기 압전 변압기에 대한 구동 주파수를 제어하며, 정상 상한 주파수와 정상 하한 주파수 사이에서 정의되며, 공진 주파수를 포함하는 정상 주파수 소인 범위를 가지며, 정상 주파수 소인 범위 내에서 구동 주파수를 소인하며, 리셋신호에 따라 리셋되어 정상 하한 주파수로부터 정상 상한 주파수까지 구동 주파수를 변경시키며, 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성하는 주파수 제어회로,
    DC 전원 전압이 공급되며 상기 인버터 회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호 및 제 1 보조 구동전압에 반응하여 입력 DC 전압의 입력 전력을 제어하여 소정 피크값에서 제 1 보조 구동전압을 유지시키는 구동전압 제어회로, 및 상기 압전 변압기의 2 차 전극 및 상기 주파수 제어회로에 접속되어 출력 AC 전압에서 과전압을 검출하며, 입력 AC 전압에서 과전압의 검출시에 상기 주파수 제어회로에 부가적인 리셋신호 및 스위칭 신호를 공급하여 상기 주파수 제어회로가 정상 주파수 소인 범위를 공진 주파수보다 높은 임시 하한 주파수와 정상 상한 주파수보다 낮은 임시 하한 주파수 사이에서 정의되는 임시 주파수 소인 범위로 변경시키는 과전압 보호회로를 구비하는 것을 특징으로 하는 구동회로.
  2. 제1항에 있어서, 상기 인버터회로는 제 1 보조 변압기로서 작용하며, 제 1 보조 구동전압이 공급되는 제 1 중간 단자에서 서로 접속되는 제 1 의 1 차 권선 및 제 1 의 2 차 권선을 가지며, 제 1 의 1 차 권선은 입력 DC 전압이 공급되는 제 1 의 1 차 단자를 가지며, 제 1 의 2 차 권선은 상기 압전 변압기의 제 1 의 1 차 전극에 접속되는 제 1 의 2 차 단자를 갖는 제 1 단권 변압기, 상기 보조 구동전압을 상기 제 1 단권 변압기의 제 1 중간 단자에 공급하는 제 1 제어단자 및 제 1 출력단자를 갖는 제 1 스위칭 트랜지스터, 제 2 보조 변압기로서 작용하며, 제 2 보조 구동전압이 공급되는 제 2 중간 단자에서 서로 접속되는 제 2 의 1 차 권선 및 제 2 의 2 차 권선을 가지며, 제 2 의 1 차 권선은 입력 DC 전압이 공급되는 제 2 의 1 차 단자를 가지며, 제 2 의 2 차 권선은 상기 압전 변압기의 제 2 의 1 차 전극에 접속되는 제 2 의 2 차 단자를 갖는 데 2 단권 변압기, 상기 보조 구동전압을 상기 제 1 단권 변압기의 제 2 중간 단자에 공급하는 제 2 제어단자 및 제 2 출력단자를 갖는 제 2 스위칭 트랜지스터, 및 상기 주파수 제어회로 및 상기 제 1 및 제 2 스위칭 트랜지스터에 접속되어, 주파수 제어신호에 반응하여, 상기 제 1 및 상기 제 2 스위칭 트랜지스터의 제 1 및 제 2 제어단자에 위상이 서로 반대인 제 1 및 제 2 클록신호를 공급하여 상기 제 1 및 상기 제 2 스위칭 트랜지스터를 교대로 구동하는 2 위상 구동회로를 구비하는 것을 특징으로 하는 구동회로.
  3. 제2항에 있어서, 상기 제 1 스위칭 트랜지스터는 제 1 제어단자로서 작용하는 제 1 게이트전극, 제 1 출력단자로서 작용하며, 제 1 보조 구동전압으로서 제 1 드레인전압을 생성하는 제 1 드레인전극, 및 접지되는 제 1 소오스전극을 갖는 제 1 N 채널 전계효과 트랜지스터이며, 상기 제 2 스위칭 트랜지스터는 제 2 제어단자로서 작용하는 제 2 게이트전극, 제 2 출력단자로서 작용하며, 제 2 보조 구동전압으로서 제 2 드레인전압을 생성하는 제 2 드레인전극, 및 접지되는 제 2 소오스전극을 갖는 제 2 N 채널 전계효과 트랜지스터인 것을 특징으로 하는 구동회로.
  4. 제1항에 있어서, 상기 주파수 제어회로는 부하에 접속되어 피드백 전류를 피드백 전압으로 변환하는 전류/전압 변환회로, 상기 전류/전압 변환회로에 접속되어 피드백 전압을 정류하여 DC 전압을 생성하는 정류회로, 상기 정류회로에 접속되며 제 1 기준전압이 공급되어 DC 전압을 제 1 기준전압과 비교하여 제 1 비교결과 신호를 생성하는 제 1 비교기, 초기 전압으로서 최저 전압을 가지며 상기 제 1 비교기 및 상기 과전압 보호회로에 접속되어 제 1 비교결과 신호에 반응하여 적분동작을 실행하여 제 1 비교결과 신호가 DC 전압이 제 1 기준전압 보다 더 낮아지는 것을 표시하는 동안 점차적으로 높아지며, 리셋신호 및 부가적인 리셋신호에 반응하여 리셋되어 적분전압으로서 최저 전압을 생성하는 적분기, 상기 적분기에 접속되며 최저 전압보다 높은 제 2 기준전압을 공급하여, 적분전압을 제 2 기준전압과 비교하여 적분전압이 제 2 기준전압에 도달할 때 리셋 신호를 생성하는 제 2 비교기, 및 상기 적분기, 상기 인버터회로, 및 상기 구동전압 제어회로에 접속되어, 주파수 제어신호 및 적분전압의 전압 레벨에 반비례하는 구동전압을 나타내는 삼각파 신호를 발진시키며, 적분전압이 제 2 기준전압과 같을 경우 구동 주파수는 정상 하한 주파수와 같아지며, 스위칭 신호가 존재하지 않는 경우에 적분전압이 최소 전압과 같을 경우 구동 주파수는 정상 상한 주파수와 같아지며, 스위칭 신호가 존재하는 경우에 적분 전압이 최소 전압과 같을 경우 구동 주파수는 보조 상한 주파수와 같아지는 전압 제어 발진기를 구비하는 것을 특징으로 하는 구동회로.
  5. 제1항에 있어서, 상기 구동전압 제어회로는 상기 인버터회로에 접속되며 고정 저항비를 가지며, 고정 저항비를 기초로 제 1 보조 구동전압을 정류하여 정류전압을 생성하는 정류회로, 상기 정류회로에 접속되며, 셀 전압을 가지며, 정류전압과 셀 전압 사이에서 전압차를 적분하여 적분전압을 생성하는 적분회로, 상기 적분회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호를 적분전압과 비교하여 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 높을 경우 논리 "H" 레벨을 갖는 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 낮을 경우 논리 "L" 레벨을 갖는 비교결과 신호를 생성하는 비교기, 비교결과 신호를 공급하는 제어전극, DC 전원 전압이 공급되는 입력전극 및 입력 DC 전압을 생성하는 출력전극을 가지며, 비교결과 신호가 논리 "H" 레벨일 경우 턴오프되며, 비교결과 신호가 논리 "L" 레벨일 경우 턴온되는 전력 트랜지스터, 및 출력 전극에 접속된 캐소드 및 접지되는 애노드를 갖는 다이오드를 구비하는 것을 특징으로 하는 구동회로.
  6. 제5항에 있어서, 상기 전력 트랜지스터는 제어, 입력 및 출력 전극으로서 동작가능한 게이트, 소오스 및 드레인전극을 갖는 P 채널 전력 MOSFET 인 것을 특징으로 하는 구동회로.
  7. 제1항에 있어서, 상기 과전압 보호회로는 저항비를 가지며 상기 압전 변압기의 2 차 전극에 접속되어 전압비에 따라 출력 AC 전압을 분리하여 분리된 AC 전압을 생성하는 분압회로, 상기 분압회로에 접속되어 분리된 AC 전압을 DC 전압으로 정류하는 정류회로, 및 기준전압을 제공하며 상기 정류회로 및 상기 주파수 제어회로에 접속되어 DC 전압을 기준전압과 비교하며, DC 전압이 기준전압보다 높을 경우 상기 주파수 제어회로에 부가적인 리셋신호 및 스위칭 신호를 공급하는 비교기를 구비하는 것을 특징으로 하는 구동회로.
  8. 주 변압기로서 작용하며, 공진 주파수를 가지며, 입력 AC 전압이 공급되는 제 1 및 제 2 의 1 차 전극을 가지며, 압전 효과를 이용하여 입력 AC 전압을 출력 AC 전압으로 변환시키며, 출력 AC 전압을 부하에 공급하는 2 차 전극을 갖는 압전 변압기를 구동하는 구동회로에 있어서, 제어가능한 입력전력을 갖는 입력 DC 전압 및 주파수 제어신호가 공급되며, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속되어, 주파수 제어신호에 반응하여 입력 DC 전압을 주 구동전압으로 변환하며, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 입력 AC 전압으로서 주 구동전압을 공급하며, 제 1 및 제 2 보조 구동전압이 각각 제공되는 제 1 및 제 2 의 보조 변압기를 포함하는 인버터회로, 피드백 전류로서 부하에서 순환하는 부하전류가 공급되어 피드백 전류에 반응하여 상기 압전 변압기에 대한 구동 주파수를 제어하며, 정상 상한 주파수와 정상 하한 주파수 사이에서 정의되며, 공진 주파수를 포함하는 정상 주파수 소인 범위를 가지며, 정상 주파수 소인 범위 내에서 구동 주파수를 소인하며, 리셋신호에 따라 리셋되어 정상 하한 주파수로부터 정상 상한 주파수까지 구동 주파수를 변경시키며, 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성하는 주파수 제어회로, DC 전원 전압이 공급되며 상기 인버터 회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호 및 제 1 보조 구동전압에 반응하여 입력 DC 전압의 입력 전력을 제어하여 소정 피크값에서 제 1 보조 구동전압을 유지시키는 구동전압 제어회로, 및 상기 압전 변압기의 2 차 전극, 상기 주파수 제어회로 및 상기 구동전압 제어회로에 접속되어 출력 AC 전압에서 과전압을 검출하며, 입력 AC 전압에서 과전압의 검출시에 상기 주파수 제어회로 및 상기 구동전압 제어회로에 부가적인 리셋신호 및 스위칭 신호를 각각 공급하여 상기 주파수 제어회로를 정상 주파수 소인 범위로부터 정상 상한 주파수와 임시 하한 주파수 사이에서 정의되는 임시 주파수 소인 범위로 만들며, 상기 구동전압 제어회로는 입력 DC 전압의 입력 전력을 감소시키는 과전압 보호회로를 구비하는 것을 특징으로 하는 구동회로.
  9. 제8항에 있어서, 상기 인버터회로는 제 1 보조 변압기로서 작용하며, 제 1 보조 구동전압이 공급되는 제 1 중간 단자에서 서로 접속되는 제 1 의 1 차 권선 및 제 1 의 2 차 권선을 가지며, 제 1 의 1 차 권선은 입력 DC 전압이 공급되는 제 1 의 1 차 단자를 가지며, 제 1 의 2 차 권선은 상기 압전 변압기의 제 1 의 1 차 전극에 접속되는 제 1 의 2 차 단자를 갖는 제 1 단권 변압기, 상기 보조 구동전압을 상기 제 1 단권 변압기의 제 1 중간 단자에 공급하는 제 1 제어단자 및 제 1 출력단자를 갖는 제 1 스위칭 트랜지스터, 제 2 보조 변압기로서 작용하며, 제 2 보조 구동전압이 공급되는 제 2 중간 단자에서 서로 접속되는 제 2 의 1 차 권선 및 제 2 의 2 차 권선을 가지며, 제 2 의 1 차 권선은 입력 DC 전압이 공급되는 제 2 의 1 차 단자를 가지며, 제 2 의 2 차 권선은 상기 압전 변압기의 제 2 의 1 차 전극에 접속되는 제 2 의 2 차 단자를 갖는 제 2 단권 변압기, 상기 보조 구동전압을 상기 제 1 단권 변압기의 제 2 중간 단자에 공급하는 제 2 제어단자 및 제 2 출력단자를 갖는 제 2 스위칭 트랜지스터, 및 상기 주파수 제어회로 및 상기 제 1 및 제 2 스위칭 트랜지스터에 접속되어, 주파수 제어신호에 반응하여, 상기 제 1 및 상기 제 2 스위칭 트랜지스터의 제 1 및 제 2 제어단자에 위상이 서로 반대인 제 1 및 제 2 클록신호를 공급하여 상기 제 1 및 상기 제 2 스위칭 트랜지스터를 교대로 구동하는 2 위상 구동회로를 구비하는 것을 특징으로 하는 구동회로.
  10. 제9항에 있어서, 상기 제 1 스위칭 트랜지스터는 제 1 제어단자로서 작용하는 제 1 게이트전극, 제 1 출력단자로서 작용하며, 제 1 보조 구동전압으로서 제 1 드레인전압을 생성하는 제 1 드레인전극, 및 접지되는 제 1 소오스전극을 갖는 제 1 N 채널 전계효과 트랜지스터이며, 상기 제 2 스위칭 트랜지스터는 제 2 제어단자로서 작용하는 제 2 게이트전극, 제 2 출력단자로서 작용하며, 제 2 보조 구동전압으로서 제 2 드레인전압을 생성하는 제 2 드레인전극, 및 접지되는 제 2 소오스전극을 갖는 제 2 N 채널 전계효과 트랜지스터인 것을 특징으로 하는 구동회로.
  11. 제8항에 있어서, 상기 주파수 제어회로는 부하에 접속되어 피드백 전류를 피드백 전압으로 변환하는 전류/전압 변환회로, 상기 전류/전압 변환회로에 접속되어 피드백 전압을 정류하여 DC 전압을 생성하는 정류회로, 상기 정류회로에 접속되며 제 1 기준전압이 공급되어 DC 전압을 제 1 기준전압과 비교하여 제 1 비교결과 신호를 생성하는 제 1 비교기, 초기 전압으로서 최저 전압을 가지며 상기 제 1 비교기 및 상기 과전압 보호회로에 접속되어 제 1 비교결과 신호에 반응하여 적분동작을 실행하여 제 1 비교결과 신호가 DC 전압이 제 1 기준전압 보다 더 낮아지는 것을 표시하는 동안 점차적으로 높아지며, 리셋신호 및 부가적인 리셋신호에 반응하여 리셋되어 적분전압으로서 최저 전압을 생성하는 적분기, 상기 적분기에 접속되며 최저 전압보다 높은 제 2 기준전압을 공급하여, 적분전압을 제 2 기준전압과 비교하여 적분전압이 제 2 기준전압에 도달할 때 리셋 신호를 생성하는 제 2 비교기, 및
    상기 적분기, 상기 인버터회로, 및 상기 구동전압 제어회로에 접속되어, 주파수 제어신호 및 적분전압의 전압 레벨에 반비례하는 구동전압을 나타내는 삼각파 신호를 발진시키며, 적분전압이 제 2 기준전압과 같을 경우 구동 주파수는 정상 하한 주파수와 같아지며, 적분 전압이 최소 전압과 같을 경우 구동 주파수는 보조 상한 주파수와 같아지는 전압 제어 발진기를 구비하는 것을 특징으로 하는 구동회로.
  12. 제8항에 있어서, 상기 구동전압 제어회로는 상기 인버터회로에 접속되며 고정 저항비를 가지며, 고정 저항비를 기초로 제 1 보조 구동전압을 정류하여 정류전압을 생성하는 정류회로, 상기 정류회로에 접속되며, 셀 전압을 가지며, 정류전압과 셀 전압 사이에서 전압차를 적분하여 적분전압을 생성하는 적분회로, 상기 적분회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호를 적분전압과 비교하여 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 높을 경우 논리 "H" 레벨을 갖는 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 낮을 경우 논리 "L" 레벨을 갖는 비교결과 신호를 생성하는 비교기, 비교결과 신호를 공급하는 제어전극, DC 전원 전압이 공급되는 입력전극 및 입력 DC 전압을 생성하는 출력전극을 가지며, 비교결과 신호가 논리 "H" 레벨일 경우 턴오프되며, 비교결과 신호가 논리 "L" 레벨일 경우 턴온되는 전력 트랜지스터, 및 출력 전극에 접속된 캐소드 및 접지되는 애노드를 갖는 다이오드를 구비하는 것을 특징으로 하는 구동회로.
  13. 제12항에 있어서, 상기 전력 트랜지스터는 제어, 입력 및 출력 전극으로서 동작가능한 게이트, 소오스 및 드레인전극을 갖는 P 채널 전력 MOSFET 인 것을 특징으로 하는 구동회로.
  14. 제8항에 있어서, 상기 과전압 보호회로는 저항비를 가지며 상기 압전 변압기의 2 차 전극에 접속되어 전압비에 따라 출력 AC 전압을 분리하여 분리된 AC 전압을 생성하는 분압회로, 상기 분압회로에 접속되어 분리된 AC 전압을 DC 전압으로 정류하는 정류회로, 및 기준전압을 제공하며 상기 정류회로 및 상기 주파수 제어회로에 접속되어 DC 전압을 기준전압과 비교하며, DC 전압이 기준전압보다 높을 경우 상기 주파수 제어회로 및 상기 구동전압 제어회로에 부가적인 리셋신호 및 스위칭 신호를 공급하는 비교기를 구비하는 것을 특징으로 하는 구동회로.
  15. 주 변압기로서 작용하며, 공진 주파수를 가지며, 입력 AC 전압이 공급되는 제 1 및 제 2 의 1 차 전극을 가지며, 압전 효과를 이용하여 입력 AC 전압을 출력 AC 전압으로 변환시키며, 출력 AC 전압을 부하에 공급하는 2 차 전극을 갖는 압전 변압기를 구동하는 구동회로에 있어서, 제어가능한 입력전력을 갖는 입력 DC 전압 및 주파수 제어신호가 공급되며, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 접속되어, 주파수 제어신호에 반응하여 입력 DC 전압을 주 구동전압으로 변환하며, 상기 압전 변압기의 제 1 및 제 2 의 1 차 전극에 입력 AC 전압으로서 주 구동전압을 공급하며, 제 1 및 제 2 보조 구동전압이 각각 제공되는 제 1 및 제 2 의 보조 변압기를 포함하는 인버터회로, 피드백 전류로서 부하에서 순환하는 부하전류가 공급되어 피드백 전류에 반응하여 상기 압전 변압기에 대한 구동 주파수를 제어하며, 정상 상한 주파수와 정상 하한 주파수 사이에서 정의되며, 공진 주파수를 포함하는 정상 주파수 소인 범위를 가지며, 정상 주파수 소인 범위 내에서 구동 주파수를 소인하며, 리셋신호에 따라 리셋되어 정상 하한 주파수로부터 정상 상한 주파수까지 구동 주파수를 변경시키며, 주파수 제어신호 및 구동 주파수를 나타내는 삼각파 신호를 생성하는 주파수 제어회로, DC 전원 전압이 공급되며 상기 인버터 회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호 및 제 1 보조 구동전압에 반응하여 입력 DC 전압의 입력 전력을 제어하여 소정 피크값에서 제 1 보조 구동전압을 유지시키는 구동전압 제어회로, 및
    상기 압전 변압기의 2 차 전극, 상기 주파수 제어회로 및 상기 구동전압 제어회로에 접속되어 출력 AC 전압에서 과전압을 검출하며, 입력 AC 전압에서 과전압의 검출시에 상기 주파수 제어회로에 부가적인 리셋신호 및 스위칭 신호를 각각 공급하며 상기 구동전압 제어회로에 스위칭신호를 공급하며, 상기 주파수 제어회로를 정상 주파수 소인 범위로부터 정상 상한 주파수보다 낮은 보조 상한 주파수와 공진 주파수보다 높은 임시 하한 주파수 사이에서 정의되는 임시 주파수 소인 범위로 만들며, 상기 구동전압 제어회로는 입력 DC 전압의 입력 전력을 감소시키는 과전압 보호회로를 구비하는 것을 특징으로 하는 구동회로.
  16. 제15항에 있어서, 상기 인버터회로는 제 1 보조 변압기로서 작용하며, 제 1 보조 구동전압이 공급되는 제 1 중간 단자에서 서로 접속되는 제 1 의 1 차 권선 및 제 1 의 2 차 권선을 가지며, 제 1 의 1 차 권선은 입력 DC 전압이 공급되는 제 1 의 1 차 단자를 가지며, 제 1 의 2 차 권선은 상기 압전 변압기의 제 1 의 1 차 전극에 접속되는 제 1 의 2 차 단자를 갖는 제 1 단권 변압기, 상기 보조 구동전압을 상기 제 1 단권 변압기의 제 1 중간 단자에 공급하는 제 1 제어단자 및 제 1 출력단자를 갖는 제 1 스위칭 트랜지스터, 제 2 보조 변압기로서 작용하며, 제 2 보조 구동전압이 공급되는 제 2 중간 단자에서 서로 접속되는 제 2 의 1 차 권선 및 제 2 의 2 차 권선을 가지며, 제 2 의 1 차 권선은 입력 DC 전압이 공급되는 제 2 의 1 차 단자를 가지며, 제 2 의 2 차 권선은 상기 압전 변압기의 제 2 의 1 차 전극에 접속되는 제 2 의 2 차 단자를 갖는 제 2 단권 변압기, 상기 보조 구동전압을 상기 제 2 단권 변압기의 제 2 중간 단자에 공급하는 제 2 제어단자 및 제 2 출력단자를 갖는 제 2 스위칭 트랜지스터, 및 상기 주파수 제어회로 및 상기 제 1 및 제 2 스위칭 트랜지스터에 접속되어, 주파수 제어신호에 반응하여, 상기 제 1 및 상기 제 2 스위칭 트랜지스터의 제 1 및 제 2 제어단자에 위상이 서로 반대인 제 1 및 제 2 클록신호를 공급하여 상기 제 1 및 상기 제 2 스위칭 트랜지스터를 교대로 구동하는 2 위상 구동회로를 구비하는 것을 특징으로 하는 구동회로.
  17. 제16항에 있어서, 상기 제 1 스위칭 트랜지스터는 제 1 제어단자로서 작용하는 제 1 게이트전극, 제 1 출력단자로서 작용하며, 제 1 보조 구동전압으로서 제 1 드레인전압을 생성하는 제 1 드레인전극, 및 접지되는 제 1 소오스전극을 갖는 제 1 N 채널 전계효과 트랜지스터이며, 상기 제 2 스위칭 트랜지스터는 제 2 제어단자로서 작용하는 제 2 게이트전극, 제 2 출력단자로서 작용하며, 제 2 보조 구동전압으로서 제 2 드레인전압을 생성하는 제 2 드레인전극, 및 접지되는 제 2 소오스전극을 갖는 제 2 N 채널 전계효과 트랜지스터인 것을 특징으로 하는 구동회로.
  18. 제15항에 있어서, 상기 주파수 제어회로는 부하에 접속되어 피드백 전류를 피드백 전압으로 변환하는 전류/전압 변환회로, 상기 전류/전압 변환회로에 접속되어 피드백 전압을 정류하여 DC 전압을 생성하는 정류회로, 상기 정류회로에 접속되며 제 1 기준전압이 공급되어 DC 전압을 제 1 기준전압과 비교하여 제 1 비교결과 신호를 생성하는 제 1 비교기, 초기 전압으로서 최저 전압을 가지며 상기 제 1 비교기 및 상기 과전압 보호회로에 접속되어 제 1 비교결과 신호에 반응하여 적분동작을 실행하여 제 1 비교결과 신호가 DC 전압이 제 1 기준전압 보다 더 낮아지는 것을 표시하는 동안 점차적으로 높아지며, 리셋신호 및 부가적인 리셋신호에 반응하여 리셋되어 적분전압으로서 최저 전압을 생성하는 적분기, 상기 적분기에 접속되며 최저 전압보다 높은 제 2 기준전압을 공급하여, 적분전압을 제 2 기준전압과 비교하여 적분전압이 제 2 기준전압에 도달할 때 리셋 신호를 생성하는 제 2 비교기, 및 상기 적분기, 상기 인버터회로, 및 상기 구동전압 제어회로에 접속되어, 주파수 제어신호 및 적분전압의 전압 레벨에 반비례하는 구동전압을 나타내는 삼각파 신호를 발진시키며, 적분전압이 제 2 기준전압과 같을 경우 구동 주파수는 정상 하한 주파수와 같아지며, 스위칭 신호가 존재하지 않는 경우에 적분전압이 최소 전압과 같을 경우 구동 주파수는 정상 상한 주파수와 같아지며, 스위칭 신호가 존재하는 경우에 적분 전압이 최소 전압과 같을 경우 구동 주파수는 임시 상한 주파수와 같아지는 전압 제어 발진기를 구비하는 것을 특징으로 하는 구동회로.
  19. 제15항에 있어서, 상기 구동전압 제어회로는 상기 인버터회로에 접속되며 고정 저항비를 가지며, 고정 저항비를 기초로 제 1 보조 구동전압을 정류하여 정류전압을 생성하는 정류회로, 상기 정류회로에 접속되며, 셀 전압을 가지며, 정류전압과 셀 전압 사이에서 전압차를 적분하여 적분전압을 생성하는 적분회로, 상기 적분회로 및 상기 주파수 제어회로에 접속되어 삼각파 신호를 적분전압과 비교하여 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 높을 경우 논리 "H" 레벨을 갖는 비교결과 신호를 생성하며, 적분전압이 삼각파 신호보다 낮을 경우 논리 "L" 레벨을 갖는 비교결과 신호를 생성하는 비교기, 비교결과 신호를 공급하는 제어전극, DC 전원 전압이 공급되는 입력전극 및 입력 DC 전압을 생성하는 출력전극을 가지며, 비교결과 신호가 논리 "H" 레벨일 경우 턴오프되며, 비교결과 신호가 논리 "L" 레벨일 경우 턴온되는 전력 트랜지스터, 및 출력 전극에 접속된 캐소드 및 접지되는 애노드를 갖는 다이오드를 구비하는 것을 특징으로 하는 구동회로.
  20. 제19항에 있어서, 상기 전력 트랜지스터는 제어, 입력 및 출력 전극으로서 동작가능한 게이트, 소오스 및 드레인전극을 갖는 P 채널 전력 MOSFET 인 것을 특징으로 하는 구동회로.
  21. 제15항에 있어서, 상기 과전압 보호회로는 저항비를 가지며 상기 압전 변압기의 2 차 전극에 접속되어 전압비에 따라 출력 AC 전압을 분리하여 분리된 AC 전압을 생성하는 분압회로, 상기 분압회로에 접속되어 분리된 AC 전압을 DC 전압으로 정류하는 정류회로, 및
    기준전압을 제공하며 상기 정류회로, 상기 주파수 제어회로 및 상기 구동전압 제어회로에 접속되어 DC 전압을 기준전압과 비교하며, DC 전압이 기준전압보다 높을 경우 상기 주파수 제어회로에 부가적인 리셋신호 및 스위칭 신호를 공급하며 상기 구동전압 제어회로에 스위칭 신호를 공급하는 비교기를 구비하는 것을 특징으로 하는 구동회로.
KR1019970036489A 1996-08-01 1997-07-31 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 KR100261613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-203579 1996-08-01
JP8203579A JP2842526B2 (ja) 1996-08-01 1996-08-01 圧電トランスの駆動回路

Publications (2)

Publication Number Publication Date
KR19980018272A KR19980018272A (ko) 1998-06-05
KR100261613B1 true KR100261613B1 (ko) 2000-07-15

Family

ID=16476448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036489A KR100261613B1 (ko) 1996-08-01 1997-07-31 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로

Country Status (3)

Country Link
US (1) US5894184A (ko)
JP (1) JP2842526B2 (ko)
KR (1) KR100261613B1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943910B2 (ja) * 1996-09-30 1999-08-30 日本電気株式会社 圧電トランスの駆動装置
US6198198B1 (en) * 1997-02-06 2001-03-06 Taiheiyo Cement Corporation Control circuit and method for piezoelectric transformer
JP3246397B2 (ja) * 1997-06-19 2002-01-15 日本電気株式会社 圧電トランスの駆動回路
WO1999012390A2 (en) * 1997-09-01 1999-03-11 Koninklijke Philips Electronics N.V. Circuit arrangement
EP1209955B1 (en) * 1997-10-16 2004-12-22 NEC TOKIN Corporation Liquid crystal display back-lighting circuit
JP3289663B2 (ja) * 1998-01-13 2002-06-10 日本電気株式会社 圧電トランスインバータ
JP2907204B1 (ja) * 1998-02-26 1999-06-21 日本電気株式会社 圧電トランス駆動回路及び駆動方法
JP3257505B2 (ja) * 1998-03-31 2002-02-18 株式会社村田製作所 圧電トランスインバータ
JPH11299249A (ja) * 1998-04-16 1999-10-29 Murata Mfg Co Ltd 圧電トランスインバータ
JP3237614B2 (ja) * 1998-06-19 2001-12-10 日本電気株式会社 圧電トランスの駆動方法及び駆動回路
US6153962A (en) * 1998-09-21 2000-11-28 Murata Manufacturing Co., Ltd. Piezoelectric transformer inverter
JP3282594B2 (ja) * 1998-10-05 2002-05-13 株式会社村田製作所 圧電トランスインバータ
KR100382951B1 (ko) * 1998-10-21 2003-05-09 마쯔시다덴기산교 가부시키가이샤 압전트랜스의 구동회로
JP3061043B2 (ja) * 1998-12-11 2000-07-10 日本電気株式会社 電源回路
JP3063755B1 (ja) * 1999-04-08 2000-07-12 株式会社村田製作所 圧電トランスインバ―タ
US6583534B1 (en) * 1999-06-07 2003-06-24 Matsushita Electric Industrial Co., Ltd. Piezoelectric transformer, piezoelectric transformer drive circuit, piezoelectric transformer drive method and cold cathode tube drive apparatus using piezoelectric transformer
AU6792900A (en) 1999-08-20 2001-03-19 Texas Instruments Incorporated Control circuit for piezo transformer based fluorescent lamp power supplies
TW569481B (en) * 2000-06-05 2004-01-01 Matsushita Electric Ind Co Ltd Driving method and driving circuit for piezoelectric transformer, cold cathode tube emission device, liquid crystal panel and liquid crystal panel built-in apparatus
JP2002063993A (ja) * 2000-06-08 2002-02-28 Denso Corp 放電灯駆動装置
JP2002064977A (ja) * 2000-08-21 2002-02-28 Matsushita Electric Ind Co Ltd 圧電トランスの駆動方法及び電源装置
JP2002164190A (ja) * 2000-11-22 2002-06-07 Matsushita Electric Ind Co Ltd 陰極放電管の駆動装置及び方法
US6639367B2 (en) 2002-02-27 2003-10-28 Texas Instruments Incorporated Control circuit employing preconditioned feedback amplifier for initializing VCO operating frequency
US7275292B2 (en) 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
JP4371765B2 (ja) 2003-10-17 2009-11-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
US7388454B2 (en) * 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
US20060087199A1 (en) * 2004-10-22 2006-04-27 Larson John D Iii Piezoelectric isolating transformer
US8981876B2 (en) * 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
US7436269B2 (en) * 2005-04-18 2008-10-14 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators and method of making the same
US7868522B2 (en) * 2005-09-09 2011-01-11 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Adjusted frequency temperature coefficient resonator
US7525398B2 (en) * 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7737807B2 (en) * 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7425787B2 (en) 2005-10-18 2008-09-16 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator
US7675390B2 (en) * 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US7463499B2 (en) * 2005-10-31 2008-12-09 Avago Technologies General Ip (Singapore) Pte Ltd. AC-DC power converter
US7612636B2 (en) * 2006-01-30 2009-11-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Impedance transforming bulk acoustic wave baluns
US7746677B2 (en) * 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US20070210724A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power adapter and DC-DC converter having acoustic transformer
US20070210748A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power supply and electronic device having integrated power supply
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US7629865B2 (en) * 2006-05-31 2009-12-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters
US8040018B2 (en) * 2007-08-01 2011-10-18 Samsung Electronics Co., Ltd. Piezoelectric transformer type high-voltage power apparatus and image forming apparatus
US7973520B2 (en) * 2007-08-01 2011-07-05 Samsung Electronics Co., Ltd. Piezoelectric transformer type high-voltage power apparatus and image forming apparatus
US7791435B2 (en) * 2007-09-28 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single stack coupled resonators having differential output
JP5123652B2 (ja) * 2007-12-04 2013-01-23 キヤノン株式会社 画像形成装置
US7732977B2 (en) * 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US7855618B2 (en) * 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) * 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8193877B2 (en) * 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP5799596B2 (ja) * 2011-06-10 2015-10-28 セイコーエプソン株式会社 圧電アクチュエーター、ロボットハンド、及びロボット
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
DE102013103159A1 (de) * 2013-03-27 2014-10-02 Epcos Ag Schaltungsanordnung und Verfahren zur Ansteuerung eines Piezotransformators
CN108720081A (zh) * 2017-04-13 2018-11-02 湖南中烟工业有限责任公司 一种超声波电子烟电路及实现方法
CN115296259B (zh) * 2022-09-27 2022-12-20 深圳利普芯微电子有限公司 一种过压保护电路和led驱动电源
CN117294150A (zh) * 2023-11-27 2023-12-26 深圳麦格米特电气股份有限公司 一种开关电源以及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751842B2 (ja) * 1994-10-05 1998-05-18 日本電気株式会社 圧電トランスの駆動回路および駆動方法
JP2718392B2 (ja) * 1995-03-28 1998-02-25 日本電気株式会社 圧電トランスの駆動回路
DE69626455T2 (de) * 1995-08-31 2004-01-08 Matsushita Electric Industrial Co., Ltd., Kadoma Umrichter mit einem piezoelektrischen Wandler
JP2778554B2 (ja) * 1995-10-12 1998-07-23 日本電気株式会社 圧電トランス駆動回路

Also Published As

Publication number Publication date
JP2842526B2 (ja) 1999-01-06
JPH1052068A (ja) 1998-02-20
US5894184A (en) 1999-04-13
KR19980018272A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
KR100261613B1 (ko) 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로
KR100233192B1 (ko) 압전 트랜스 구동 회로
US7272018B2 (en) Switching power supply device and method for controlling switching power supply device
US5436550A (en) AC-DC converter having saw-tooth wave generating circuit in active filter
KR0147285B1 (ko) 텔레비젼 장치의 스위치 모드 전원 공급장치
KR100323369B1 (ko) 인버터의구동방법,압전트랜스의구동방법및구동회로
US7729137B2 (en) Switching power supply and regulation circuit
US6294903B1 (en) Switching power supply
US5144203A (en) Circuit for driving an electric field luminous lamp
US5942835A (en) Piezoelectric transformer drive circuit
US6690143B2 (en) Power factor correction circuit with resonant snubber
US5055993A (en) Invertor apparatus
JP2005210759A (ja) 共振型スイッチング電源装置
US5140513A (en) Switching regulated DC-DC converter using variable capacity diodes in the feedback circuit
US5757632A (en) Switched capacitance voltage multiplier
JP2943910B2 (ja) 圧電トランスの駆動装置
US6016259A (en) Power supply circuit
JP3173585B2 (ja) 圧電トランスの駆動方法及び駆動回路
US7535206B2 (en) Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same
KR100325191B1 (ko) 압전변환인버터
JP3269460B2 (ja) 圧電トランス駆動回路及び駆動方法
JPH08251926A (ja) インバータ回路
JP3236506B2 (ja) スイッチング電源装置
JP2001314091A (ja) 電源装置
JP2002027753A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee