JP3289663B2 - 圧電トランスインバータ - Google Patents
圧電トランスインバータInfo
- Publication number
- JP3289663B2 JP3289663B2 JP00497798A JP497798A JP3289663B2 JP 3289663 B2 JP3289663 B2 JP 3289663B2 JP 00497798 A JP00497798 A JP 00497798A JP 497798 A JP497798 A JP 497798A JP 3289663 B2 JP3289663 B2 JP 3289663B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- voltage
- effect transistor
- field effect
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は圧電トランスインバ
ータに関し、特にスイッチングトランジスタのゲートが
電気的に切断状態になった場合に、スイッチングトラン
ジスタからの発煙等を防止することが可能な圧電トラン
スインバータに関する。
ータに関し、特にスイッチングトランジスタのゲートが
電気的に切断状態になった場合に、スイッチングトラン
ジスタからの発煙等を防止することが可能な圧電トラン
スインバータに関する。
【０００２】
【従来の技術】従来、直流電圧を所望の交流電圧に変換
するために、圧電トランスを用いた圧電トランスインバ
ータが提案されている。
するために、圧電トランスを用いた圧電トランスインバ
ータが提案されている。
【０００３】一般に圧電トランスは、圧電材料に１次側
及び２次側の電極を付け、１次側でトランスの共振周波
数の電圧を印加してトランスを共振させ、この機械的振
動によって２次側に変換した電圧を取り出す素子であ
る。電磁トランスと比較して小型化や薄型化が図れる特
徴があり、液晶による表示装置のバックライト電源など
に注目されている素子である。
及び２次側の電極を付け、１次側でトランスの共振周波
数の電圧を印加してトランスを共振させ、この機械的振
動によって２次側に変換した電圧を取り出す素子であ
る。電磁トランスと比較して小型化や薄型化が図れる特
徴があり、液晶による表示装置のバックライト電源など
に注目されている素子である。
【０００４】また、圧電トランスは狭い共振周波数の範
囲において動作する素子である為、共振周波数以外の成
分で駆動した場合、圧電トランスの二次側では共振周波
数成分しか取り出すことができず、エネルギの損失とな
って圧電トランスの効率を低下させることになる。従っ
て、共振周波数以外の成分を含まない正弦波で圧電トラ
ンスを駆動することが重要である。そのため、従来で
は、圧電トランスを位相の異なる二つの半波正弦波で駆
動し、圧電トランスを等価的に共振周波数の正弦波で駆
動する方法が知られている。
囲において動作する素子である為、共振周波数以外の成
分で駆動した場合、圧電トランスの二次側では共振周波
数成分しか取り出すことができず、エネルギの損失とな
って圧電トランスの効率を低下させることになる。従っ
て、共振周波数以外の成分を含まない正弦波で圧電トラ
ンスを駆動することが重要である。そのため、従来で
は、圧電トランスを位相の異なる二つの半波正弦波で駆
動し、圧電トランスを等価的に共振周波数の正弦波で駆
動する方法が知られている。
【０００５】この種の圧電素子としての圧電トランスの
駆動回路の従来例としては、例えば特開平９−１０７６
８４号公報に開示された「圧電トランス駆動回路」があ
る。この発明を圧電トランスインバータに適用した場合
について、図１０を参照して説明する。
駆動回路の従来例としては、例えば特開平９−１０７６
８４号公報に開示された「圧電トランス駆動回路」があ
る。この発明を圧電トランスインバータに適用した場合
について、図１０を参照して説明する。
【０００６】この圧電トランスインバータ２９は、図１
０に示すように、圧電トランス１と、昇圧回路４と、周
波数制御回路３と、駆動電圧制御回路１０と、調光回路
１１と、ヒューズ１２とを主要部材として構成され、圧
電トランス１から出力された電圧Ｖ0 は、負荷２に入力
されている。以下に、図１０に示される各部材について
説明する。
０に示すように、圧電トランス１と、昇圧回路４と、周
波数制御回路３と、駆動電圧制御回路１０と、調光回路
１１と、ヒューズ１２とを主要部材として構成され、圧
電トランス１から出力された電圧Ｖ0 は、負荷２に入力
されている。以下に、図１０に示される各部材について
説明する。
【０００７】圧電トランス１は、一次側電極から交流電
圧を入力し圧電効果を利用して二次側電極からＶ0 を出
力する。
圧を入力し圧電効果を利用して二次側電極からＶ0 を出
力する。
【０００８】分周回路９は、スイッチングトランジスタ
７とスイッチングトランジスタ８とを、それぞれのゲー
トに交互にパルスを出力することにより、交互に駆動す
る。つまり、分周回路９は、スイッチングトランジスタ
７、及びスイッチングトランジスタ８のそれぞれのゲー
トに、それぞれゲート信号Ｖg1、及びＶg2を出力し、ス
イッチングトランジスタ７及びスイッチングトランジス
タ８を交互に駆動する。
７とスイッチングトランジスタ８とを、それぞれのゲー
トに交互にパルスを出力することにより、交互に駆動す
る。つまり、分周回路９は、スイッチングトランジスタ
７、及びスイッチングトランジスタ８のそれぞれのゲー
トに、それぞれゲート信号Ｖg1、及びＶg2を出力し、ス
イッチングトランジスタ７及びスイッチングトランジス
タ８を交互に駆動する。
【０００９】周波数制御回路３は、負荷２からの電流Ｉ
0 が入力し、分周回路９及び駆動電圧制御回路１０に対
し駆動信号Ｖr を出力する。駆動電圧制御回路１０は、
圧電トランス１を駆動するＶd1、Ｖd2のピーク電圧を一
定に制御する。
0 が入力し、分周回路９及び駆動電圧制御回路１０に対
し駆動信号Ｖr を出力する。駆動電圧制御回路１０は、
圧電トランス１を駆動するＶd1、Ｖd2のピーク電圧を一
定に制御する。
【００１０】調光回路１１は、駆動電圧制御回路１０に
対し駆動停止信号を発生し、駆動オン、オフのデューテ
ィ制御を行うと共に、駆動停止の間ＶＣＯ（電圧制御発
振器）の周波数が変化しないよう周波数制御回路３に制
御信号を出力する。
対し駆動停止信号を発生し、駆動オン、オフのデューテ
ィ制御を行うと共に、駆動停止の間ＶＣＯ（電圧制御発
振器）の周波数が変化しないよう周波数制御回路３に制
御信号を出力する。
【００１１】ヒューズ１２は、直流電圧ＶDDに接続され
る。コイル５は、一端が圧電トランス１の一次側電極の
一方と接続し、他端が駆動電圧制御回路１０に接続して
いる。
る。コイル５は、一端が圧電トランス１の一次側電極の
一方と接続し、他端が駆動電圧制御回路１０に接続して
いる。
【００１２】スイッチングトランジスタ７は、コイル５
及び圧電トランス１の１次側電極の一方に接続してい
る。
及び圧電トランス１の１次側電極の一方に接続してい
る。
【００１３】コイル６は、一端が圧電トランス１の他方
の一次側電極と接続し、他端が駆動電圧制御回路１０に
接続している。
の一次側電極と接続し、他端が駆動電圧制御回路１０に
接続している。
【００１４】スイッチングトランジスタ８は、コイル６
及び圧電トランス１の他方の一次側電極に接続してい
る。
及び圧電トランス１の他方の一次側電極に接続してい
る。
【００１５】上記構成により、図１０に示される圧電ト
ランスインバータ２９は、直流電圧ＶDDを高圧の交流電
圧ＶO に変換して負荷２に供給する。
ランスインバータ２９は、直流電圧ＶDDを高圧の交流電
圧ＶO に変換して負荷２に供給する。
【００１６】この構成により、直流電圧ＶDDが変動して
も負荷２に一定の電圧、電流を出力できるので入力電圧
範囲が広くても安定した動作ができ、また圧電トランス
１を正弦波あるいはこれに近似する信号で駆動し、この
駆動周波数が変化しないので変換効率の低下を防止する
ことができる。さらに圧電トランス１は電磁トランスに
比べて１０００［Ｖ］以上の高圧を発生させても薄型
化、細型化を行うことが可能である。
も負荷２に一定の電圧、電流を出力できるので入力電圧
範囲が広くても安定した動作ができ、また圧電トランス
１を正弦波あるいはこれに近似する信号で駆動し、この
駆動周波数が変化しないので変換効率の低下を防止する
ことができる。さらに圧電トランス１は電磁トランスに
比べて１０００［Ｖ］以上の高圧を発生させても薄型
化、細型化を行うことが可能である。
【００１７】次に、図１０に示される従来の圧電トラン
スインバータ２９の動作についてさらに詳細に説明す
る。分周回路９から出力された位相が互いに逆相のクロ
ックＶg1およびＶg2によりスイッチングトランジスタ７
および８が交互にオン状態になり、コイル５とコイル６
に直流電源ＶDDから電流を流し、電流エネルギーとして
チャージする。スイッチングトランジスタ７、スイッチ
ングトランジスタ８がオフになるとチャージしていたエ
ネルギーを放出し、電圧エネルギーとしてＶDDより高い
電圧を発生する。
スインバータ２９の動作についてさらに詳細に説明す
る。分周回路９から出力された位相が互いに逆相のクロ
ックＶg1およびＶg2によりスイッチングトランジスタ７
および８が交互にオン状態になり、コイル５とコイル６
に直流電源ＶDDから電流を流し、電流エネルギーとして
チャージする。スイッチングトランジスタ７、スイッチ
ングトランジスタ８がオフになるとチャージしていたエ
ネルギーを放出し、電圧エネルギーとしてＶDDより高い
電圧を発生する。
【００１８】この電圧は、圧電トランス１と負荷２の等
価入力容量と、コイルのインダクタンスによって電圧共
振波形にして、圧電トランス１の共振周期の半分の時間
でゼロ電圧になる正弦波、あるいはこれに近似する信号
の半波に設定する。
価入力容量と、コイルのインダクタンスによって電圧共
振波形にして、圧電トランス１の共振周期の半分の時間
でゼロ電圧になる正弦波、あるいはこれに近似する信号
の半波に設定する。
【００１９】発生した電圧は圧電トランス１の一次側の
電極に交互に入力されるので、等価的に正弦波あるいは
これに近似する信号の波形が駆動電圧として圧電トラン
ス１を振動させ、圧電トランス１の形状によって決定さ
れる昇圧比Ｎ倍の出力電圧ＶO が二次側電極から出力さ
れる。この電圧ＶO が負荷２に印加され、負荷を流れて
帰還するＩO が周波数制御回路３に入力される。周波数
制御回路３は、分周回路９に対して圧電トランス１を駆
動する周波数を発生し、負荷２からの帰還電流ＩO が所
定の値になるまで駆動周波数の掃引を続け、所定の値が
得られた周波数で停止する。
電極に交互に入力されるので、等価的に正弦波あるいは
これに近似する信号の波形が駆動電圧として圧電トラン
ス１を振動させ、圧電トランス１の形状によって決定さ
れる昇圧比Ｎ倍の出力電圧ＶO が二次側電極から出力さ
れる。この電圧ＶO が負荷２に印加され、負荷を流れて
帰還するＩO が周波数制御回路３に入力される。周波数
制御回路３は、分周回路９に対して圧電トランス１を駆
動する周波数を発生し、負荷２からの帰還電流ＩO が所
定の値になるまで駆動周波数の掃引を続け、所定の値が
得られた周波数で停止する。
【００２０】ここで、図１０に示される周波数制御回路
３の構成について、図４を参照して説明する。ただし、
図４に示される周波数制御回路の構成は、この従来の圧
電トランスインバータに適用されるのみではなく、後述
するように、本発明に係る圧電トランスインバータにも
適用されるものである。従って、図４に、本発明及び従
来の圧電トランスインバータに用いられる周波数制御回
路の構成のブロック図を示す。
３の構成について、図４を参照して説明する。ただし、
図４に示される周波数制御回路の構成は、この従来の圧
電トランスインバータに適用されるのみではなく、後述
するように、本発明に係る圧電トランスインバータにも
適用されるものである。従って、図４に、本発明及び従
来の圧電トランスインバータに用いられる周波数制御回
路の構成のブロック図を示す。
【００２１】周波数制御回路３は図４に示すように、電
流電圧変換回路１３、整流回路１４、比較器１５、積分
回路１６、比較器１７、ＶＣＯ１８から構成されてい
る。
流電圧変換回路１３、整流回路１４、比較器１５、積分
回路１６、比較器１７、ＶＣＯ１８から構成されてい
る。
【００２２】負荷２から帰還される電流ＩO が電流電圧
変換回路１３で交流電圧に変換され、整流回路１４で直
流電圧に変換され、比較器１５に入力される。比較器１
５では基準電圧Ｖref と比較され、入力電圧が小さい場
合、積分回路１６に高レベルの信号を出力する。
変換回路１３で交流電圧に変換され、整流回路１４で直
流電圧に変換され、比較器１５に入力される。比較器１
５では基準電圧Ｖref と比較され、入力電圧が小さい場
合、積分回路１６に高レベルの信号を出力する。
【００２３】積分回路１６は高レベルの電圧が入力され
た期間、出力電圧が一定の割合で上昇するように構成さ
れていて、この出力電圧はＶＣＯ１８に入力される。Ｖ
ＣＯ１８は入力された電圧に反比例した周波数を出力す
る電圧制御発振器で、ＶＣＯ１８の発振周波数を分周回
路９で分周し、この周波数で圧電トランス１を駆動す
る。よって比較器１５に基準電圧Ｖref より小さい電圧
が入力された場合、駆動周波数は下がり続ける。
た期間、出力電圧が一定の割合で上昇するように構成さ
れていて、この出力電圧はＶＣＯ１８に入力される。Ｖ
ＣＯ１８は入力された電圧に反比例した周波数を出力す
る電圧制御発振器で、ＶＣＯ１８の発振周波数を分周回
路９で分周し、この周波数で圧電トランス１を駆動す
る。よって比較器１５に基準電圧Ｖref より小さい電圧
が入力された場合、駆動周波数は下がり続ける。
【００２４】ここで、図１０に示される圧電トランス１
の周波数−昇圧比特性について、図８を参照して説明す
る。ただし、図８に示される圧電トランス１の周波数−
昇圧比特性は、この従来の圧電トランスインバータに適
用されるのみではなく、後述するように、本発明に係る
圧電トランスインバータにも適用されるものである。従
って、図８に、本発明及び従来の圧電トランスインバー
タに用いられる圧電トランスの周波数−昇圧比特性を示
す。
の周波数−昇圧比特性について、図８を参照して説明す
る。ただし、図８に示される圧電トランス１の周波数−
昇圧比特性は、この従来の圧電トランスインバータに適
用されるのみではなく、後述するように、本発明に係る
圧電トランスインバータにも適用されるものである。従
って、図８に、本発明及び従来の圧電トランスインバー
タに用いられる圧電トランスの周波数−昇圧比特性を示
す。
【００２５】図８は圧電トランス１の周波数−昇圧比特
性を示したグラフであるが、これに示すように圧電トラ
ンス１の駆動周波数がｆ１から下がるように設定されて
いる。
性を示したグラフであるが、これに示すように圧電トラ
ンス１の駆動周波数がｆ１から下がるように設定されて
いる。
【００２６】従って、圧電トランス１の最も昇圧比の高
い共振周波数ｆｒに近づくことになり、圧電トランス１
の昇圧比が増加し、圧電トランス１の出力電流が時間的
に増加する。駆動周波数ｆ0 において比較器１５に入力
される電圧が基準電圧Ｖrefより大きくなるとき、比較
器１５の出力電圧が低レベルになる。
い共振周波数ｆｒに近づくことになり、圧電トランス１
の昇圧比が増加し、圧電トランス１の出力電流が時間的
に増加する。駆動周波数ｆ0 において比較器１５に入力
される電圧が基準電圧Ｖrefより大きくなるとき、比較
器１５の出力電圧が低レベルになる。
【００２７】この信号により積分回路１６の出力信号
は、低レベルになる直前の電圧を保ったままになり、Ｖ
ＣＯ１８の出力周波数が一定になり、圧電トランス１が
一定の周波数で駆動される。
は、低レベルになる直前の電圧を保ったままになり、Ｖ
ＣＯ１８の出力周波数が一定になり、圧電トランス１が
一定の周波数で駆動される。
【００２８】ここで、図１０に示される負荷２が、例え
ば冷陰極管のとき、直流電圧ＶDDが低い場合などに出力
電圧ＶO が放電開始電圧に達しないと、比較器１５に入
力電圧が基準電圧Ｖref より大きくなる帰還電流Ｉo が
発生しない状況がある。
ば冷陰極管のとき、直流電圧ＶDDが低い場合などに出力
電圧ＶO が放電開始電圧に達しないと、比較器１５に入
力電圧が基準電圧Ｖref より大きくなる帰還電流Ｉo が
発生しない状況がある。
【００２９】この状況下では図４に示される比較器１５
の出力は高レベルのままとなり駆動周波数は低下を続け
る。図８に示す周波数ｆ２になると、積分回路１６の出
力を入力する比較器１７は、基準電圧Ｖmin より大きく
なって高レベルの信号を積分回路１６に対して出力す
る。この高レベルの信号により積分回路１６はリセット
され出力電圧は最低電圧となり、ＶＣＯ１８の出力は分
周回路９が周波数ｆ１を出力する状態になる。駆動周波
数はｆ１から低下し、上記の動作を繰り返すことで、直
流電圧ＶDDが所定の電圧に回復した場合に冷陰極管を正
常に点灯させることが出来る。
の出力は高レベルのままとなり駆動周波数は低下を続け
る。図８に示す周波数ｆ２になると、積分回路１６の出
力を入力する比較器１７は、基準電圧Ｖmin より大きく
なって高レベルの信号を積分回路１６に対して出力す
る。この高レベルの信号により積分回路１６はリセット
され出力電圧は最低電圧となり、ＶＣＯ１８の出力は分
周回路９が周波数ｆ１を出力する状態になる。駆動周波
数はｆ１から低下し、上記の動作を繰り返すことで、直
流電圧ＶDDが所定の電圧に回復した場合に冷陰極管を正
常に点灯させることが出来る。
【００３０】次に、図１０に示される駆動電圧制御回路
１０の構成について、図５を参照して説明する。ただ
し、図５に示される駆動電圧制御回路の構成は、この従
来の圧電トランスインバータに適用されるのみではな
く、後述するように、本発明に係る圧電トランスインバ
ータにも適用されるものである。従って、図５に、本発
明及び従来の圧電トランスインバータに用いられる駆動
電圧制御回路の構成のブロック図を示す。図５におい
て、駆動電圧制御回路１０は、直流電源Ｖ DD と昇圧回路
４との間に接続されたスイッチングトランジスタ２１
と、スイッチングトランジスタ２１のドレイン端子とグ
ランド間に接続されたダイオード３０と、分圧・整流回
路２０と、比較器１９と、により構成される。
１０の構成について、図５を参照して説明する。ただ
し、図５に示される駆動電圧制御回路の構成は、この従
来の圧電トランスインバータに適用されるのみではな
く、後述するように、本発明に係る圧電トランスインバ
ータにも適用されるものである。従って、図５に、本発
明及び従来の圧電トランスインバータに用いられる駆動
電圧制御回路の構成のブロック図を示す。図５におい
て、駆動電圧制御回路１０は、直流電源Ｖ DD と昇圧回路
４との間に接続されたスイッチングトランジスタ２１
と、スイッチングトランジスタ２１のドレイン端子とグ
ランド間に接続されたダイオード３０と、分圧・整流回
路２０と、比較器１９と、により構成される。
【００３１】駆動電圧制御回路１０は、図５に示すよう
に、スイッチングトランジスタ７のドレイン電圧波形Ｖ
d1を分圧・整流回路２０で分圧、整流してＶc として出
力し、比較器１９の非反転入力端子に入力し、反転入力
端子にＶＣＯ１８で発生した周波数の三角波Ｖr を入力
し、その比較結果をスイッチングトランジスタ２１のゲ
ートに入力する回路である。
に、スイッチングトランジスタ７のドレイン電圧波形Ｖ
d1を分圧・整流回路２０で分圧、整流してＶc として出
力し、比較器１９の非反転入力端子に入力し、反転入力
端子にＶＣＯ１８で発生した周波数の三角波Ｖr を入力
し、その比較結果をスイッチングトランジスタ２１のゲ
ートに入力する回路である。
【００３２】ここで、図７にドレイン電圧波形Ｖd1を分
圧、整流した電圧Ｖc 、周波数制御回路３で発生した周
波数の三角波Ｖr 、スイッチングトランジスタ２１のゲ
ート電圧Ｖg3、分周回路９の出力電圧Ｖg1、Ｖg2、スイ
ッチングトランジスタ７のドレイン電圧波形Ｖd1、スイ
ッチングトランジスタ８のドレイン電圧波形Ｖd2の動作
のタイミングチャートを示す。
圧、整流した電圧Ｖc 、周波数制御回路３で発生した周
波数の三角波Ｖr 、スイッチングトランジスタ２１のゲ
ート電圧Ｖg3、分周回路９の出力電圧Ｖg1、Ｖg2、スイ
ッチングトランジスタ７のドレイン電圧波形Ｖd1、スイ
ッチングトランジスタ８のドレイン電圧波形Ｖd2の動作
のタイミングチャートを示す。
【００３３】ただし、この図７に示されるタイミングチ
ャートは、この従来の圧電トランスインバータに適用さ
れるのみではなく、後述するように、本発明に係る圧電
トランスインバータにも適用されるものである。従っ
て、図７に、本発明及び従来の圧電トランスインバータ
に用いられるタイムチャートを示す。
ャートは、この従来の圧電トランスインバータに適用さ
れるのみではなく、後述するように、本発明に係る圧電
トランスインバータにも適用されるものである。従っ
て、図７に、本発明及び従来の圧電トランスインバータ
に用いられるタイムチャートを示す。
【００３４】図７に示されるように、ドレイン電圧が高
いと非反転入力端子電圧Ｖc が大きくなり、比較器１９
に入力されるＶc が大きいほどスイッチングトランジス
タ２１のゲート電圧Ｖg3が出力される時間の比が大き
い。
いと非反転入力端子電圧Ｖc が大きくなり、比較器１９
に入力されるＶc が大きいほどスイッチングトランジス
タ２１のゲート電圧Ｖg3が出力される時間の比が大き
い。
【００３５】これにより、図５に示される駆動電圧制御
回路１０のスイッチングトランジスタ２１のソース・ド
レイン間オープンの時間が長く、昇圧回路４への入力電
力が小さいため、スイッチングトランジスタドレイン電
圧Ｖd1、Ｖd2が低くなる制御が行われる。ドレイン電圧
が低いと、非反転入力端子電圧Ｖc が小さくなり、比較
器１９に入力されるＶc が小さいほどスイッチングトラ
ンジスタ２１のゲート電圧Ｖg3が出力される時間の比が
小さい。これにより、スイッチングトランジスタ２１の
ソース・ドレイン間オープンの時間が短く昇圧回路４へ
の入力電力が大きいため、スイッチングトランジスタド
レイン電圧Ｖd1、Ｖd2が高くなる制御が行われる。
回路１０のスイッチングトランジスタ２１のソース・ド
レイン間オープンの時間が長く、昇圧回路４への入力電
力が小さいため、スイッチングトランジスタドレイン電
圧Ｖd1、Ｖd2が低くなる制御が行われる。ドレイン電圧
が低いと、非反転入力端子電圧Ｖc が小さくなり、比較
器１９に入力されるＶc が小さいほどスイッチングトラ
ンジスタ２１のゲート電圧Ｖg3が出力される時間の比が
小さい。これにより、スイッチングトランジスタ２１の
ソース・ドレイン間オープンの時間が短く昇圧回路４へ
の入力電力が大きいため、スイッチングトランジスタド
レイン電圧Ｖd1、Ｖd2が高くなる制御が行われる。
【００３６】この連続制御によりスイッチングトランジ
スタドレイン電圧Ｖd1、Ｖd2が一定の電圧値に制御さ
れ、圧電トランスを駆動する電圧を一定に保つ動作を行
うことができ、直流電圧ＶDDが広い範囲で変動しても圧
電トランス１を安定に動作させることが出来る。
スタドレイン電圧Ｖd1、Ｖd2が一定の電圧値に制御さ
れ、圧電トランスを駆動する電圧を一定に保つ動作を行
うことができ、直流電圧ＶDDが広い範囲で変動しても圧
電トランス１を安定に動作させることが出来る。
【００３７】次に、図１０に示される調光回路１１の構
成について、図６を参照して説明する。ただし、図６に
示される調光回路の構成は、この従来の圧電トランスイ
ンバータに適用されるのみではなく、後述するように、
本発明に係る圧電トランスインバータにも適用されるも
のである。従って、図６に、本発明及び従来の圧電トラ
ンスインバータに用いられる調光回路の構成のブロック
図を示す。
成について、図６を参照して説明する。ただし、図６に
示される調光回路の構成は、この従来の圧電トランスイ
ンバータに適用されるのみではなく、後述するように、
本発明に係る圧電トランスインバータにも適用されるも
のである。従って、図６に、本発明及び従来の圧電トラ
ンスインバータに用いられる調光回路の構成のブロック
図を示す。
【００３８】調光回路１１は、図６に示すように、駆動
周波数より十分に低い調光周波数を発振する三角波発振
回路２２と比較器２３から構成されており、比較器２３
で調光電圧と三角波発振回路２２の出力波形を比較し
て、デューティが可変されたパルス信号を出力する。
周波数より十分に低い調光周波数を発振する三角波発振
回路２２と比較器２３から構成されており、比較器２３
で調光電圧と三角波発振回路２２の出力波形を比較し
て、デューティが可変されたパルス信号を出力する。
【００３９】この信号は、周波数制御回路３と駆動電圧
制御回路１０に出力されており、この信号が高レベルの
期間はスイッチングトランジスタ２１をオフさせて圧電
トランス１の駆動を停止させるとともに、ＶＣＯ１８の
周波数が変化しないように積分回路１６の出力電圧をホ
ールドさせる働きをする。
制御回路１０に出力されており、この信号が高レベルの
期間はスイッチングトランジスタ２１をオフさせて圧電
トランス１の駆動を停止させるとともに、ＶＣＯ１８の
周波数が変化しないように積分回路１６の出力電圧をホ
ールドさせる働きをする。
【００４０】このような構成により、従来の圧電トラン
スインバータは、小型、薄型で、広い入力電圧範囲で高
い効率で動作可能であるとしている。
スインバータは、小型、薄型で、広い入力電圧範囲で高
い効率で動作可能であるとしている。
【００４１】一方、以上の各部材により構成された、図
１０に示される圧電トランスインバータ２９は、さらな
る小型化、低コスト化が要求されている。
１０に示される圧電トランスインバータ２９は、さらな
る小型化、低コスト化が要求されている。
【００４２】小型化等を実行する為には電気回路部全て
を一つにＩＣ化するのが理想的だが、周波数制御回路
３、分周回路９、トランジスタ２１及びダイオード３０
を除く駆動電圧制御回路１０、調光回路１１の小信号の
回路と、スイッチングトランジスタ７、スイッチングト
ランジスタ８、トランジスタ２１及びダイオード３０の
大電力部分をワンチップ化するよりも、この駆動回路に
おいて大電力を出力する場合や、小電力を出力する場合
に、スイッチングトランジスタ及びダイオードをＩＣに
外付けしてそれぞれの用途に適応するように構成した方
が汎用性が高くなる。
を一つにＩＣ化するのが理想的だが、周波数制御回路
３、分周回路９、トランジスタ２１及びダイオード３０
を除く駆動電圧制御回路１０、調光回路１１の小信号の
回路と、スイッチングトランジスタ７、スイッチングト
ランジスタ８、トランジスタ２１及びダイオード３０の
大電力部分をワンチップ化するよりも、この駆動回路に
おいて大電力を出力する場合や、小電力を出力する場合
に、スイッチングトランジスタ及びダイオードをＩＣに
外付けしてそれぞれの用途に適応するように構成した方
が汎用性が高くなる。
【００４３】従って、図１０に示される周波数制御回路
３、分周回路９、駆動電圧制御回路１０、調光回路１１
の小信号部分をＩＣ化し、スイッチングトランジスタ
７、スイッチングトランジスタ８の大電力部分は安価な
モールド樹脂でパッケージされた小型なものを使用する
ことで、圧電トランス１を効率よく駆動し、かつ、汎用
性が高く、小型化、低コスト化を図ることができるとし
ている。
３、分周回路９、駆動電圧制御回路１０、調光回路１１
の小信号部分をＩＣ化し、スイッチングトランジスタ
７、スイッチングトランジスタ８の大電力部分は安価な
モールド樹脂でパッケージされた小型なものを使用する
ことで、圧電トランス１を効率よく駆動し、かつ、汎用
性が高く、小型化、低コスト化を図ることができるとし
ている。
【００４４】
【発明が解決しようとする課題】しかしながら、例えば
図１０に示されるような従来の圧電トランスインバータ
には、次のような問題点があった。この問題点につい
て、以下図面を参照して説明する。
図１０に示されるような従来の圧電トランスインバータ
には、次のような問題点があった。この問題点につい
て、以下図面を参照して説明する。
【００４５】図１０に示されるように、従来の圧電トラ
ンスインバータは、分周回路９とスイッチングトランジ
スタ７およびスイッチングトランジスタ８が、上記理由
の通り基板実装上において両者の間には電気的な接続が
必要であるため、分周回路９のＱ出力、Ｑ反転（以下、
Ｑバーと記す。）出力端子のハンダ不良やパターン配線
の断線等の不具合が発生した状態で通電すると異常状態
が発生することがある。
ンスインバータは、分周回路９とスイッチングトランジ
スタ７およびスイッチングトランジスタ８が、上記理由
の通り基板実装上において両者の間には電気的な接続が
必要であるため、分周回路９のＱ出力、Ｑ反転（以下、
Ｑバーと記す。）出力端子のハンダ不良やパターン配線
の断線等の不具合が発生した状態で通電すると異常状態
が発生することがある。
【００４６】例えば、分周回路９のＱバー出力端子から
スイッチングトランジスタ８のゲート端子へのパターン
配線が図１０のａ点で断線し、スイッチングトランジス
タ８のゲートがオープンになり、スイッチングトランジ
スタ７が分周回路９のＱ出力にて駆動されている様な、
片側のみの駆動状態となった場合について説明する。
スイッチングトランジスタ８のゲート端子へのパターン
配線が図１０のａ点で断線し、スイッチングトランジス
タ８のゲートがオープンになり、スイッチングトランジ
スタ７が分周回路９のＱ出力にて駆動されている様な、
片側のみの駆動状態となった場合について説明する。
【００４７】この場合の図１０に示される圧電トランス
インバータの動作波形を図１１に示す。この場合、それ
ぞれのスイッチングトランジスタにはＮチャネルＭＯＳ
ＦＥＴを使用している。図１１において、ｔ１〜ｔ２の
期間はスイッチングトランジスタ７、及びスイッチング
トランジスタ８が分周回路９によって逆位相のクロック
で交互に駆動されている正常動作時であり、ｔ３以降は
ａ点が断線しスイッチングトランジスタ７のみが分周回
路９にて駆動されている異常動作時である。
インバータの動作波形を図１１に示す。この場合、それ
ぞれのスイッチングトランジスタにはＮチャネルＭＯＳ
ＦＥＴを使用している。図１１において、ｔ１〜ｔ２の
期間はスイッチングトランジスタ７、及びスイッチング
トランジスタ８が分周回路９によって逆位相のクロック
で交互に駆動されている正常動作時であり、ｔ３以降は
ａ点が断線しスイッチングトランジスタ７のみが分周回
路９にて駆動されている異常動作時である。
【００４８】ｔ２〜ｔ３の期間でコイル５に蓄えたエネ
ルギはｔ３〜ｔ４の期間で放出されるが共振条件が崩れ
ているため、スイッチングトランジスタ７のドレイン電
圧Ｖｄ１は（ｄ）の波形となる。
ルギはｔ３〜ｔ４の期間で放出されるが共振条件が崩れ
ているため、スイッチングトランジスタ７のドレイン電
圧Ｖｄ１は（ｄ）の波形となる。
【００４９】このＶｄ１が圧電トランス１の入力容量に
よりスイッチングトランジスタ８のドレインへ容量結合
されているため、スイッチングトランジスタ８のドレイ
ン電圧Ｖｄ２は（ｅ）の波形となる。
よりスイッチングトランジスタ８のドレインへ容量結合
されているため、スイッチングトランジスタ８のドレイ
ン電圧Ｖｄ２は（ｅ）の波形となる。
【００５０】ｔ３〜ｔ４の期間のＶd2の波形はＶd1の波
形の直流成分がカットされているため、圧電トランス１
はＶｄ１側の一次電極の電位が高くなっている。
形の直流成分がカットされているため、圧電トランス１
はＶｄ１側の一次電極の電位が高くなっている。
【００５１】ｔ４でスイッチングトランジスタ７がオン
状態になるとＶｄ１は０〔Ｖ〕になるが、圧電トランス
１の入力容量に蓄えられた電荷の量はｔ４前後の瞬間の
値では不変なため、Ｖｄ２は負電圧になる。
状態になるとＶｄ１は０〔Ｖ〕になるが、圧電トランス
１の入力容量に蓄えられた電荷の量はｔ４前後の瞬間の
値では不変なため、Ｖｄ２は負電圧になる。
【００５２】だが、ＮチャネルＭＯＳＦＥＴはその構造
上、図９に示すようにドレイン・ソース間にダイオード
Ｄが、ゲート・ドレイン間に容量Ｃがある為、ゲートが
オープンになっているスイッチングトランジスタ８に
も、寄生する容量ＣによってＶd2が容量結合され（ｇ）
に示すＶg2のゲート波形が発生しこの電圧でバイアスさ
れスイッチングトランジスタ８がオンしたり、Ｖd2が負
電圧になると寄生するダイオードＤが導通状態になるこ
とでドレイン電流Ｉd2として（ｉ）に示される様な大電
流が流れる。
上、図９に示すようにドレイン・ソース間にダイオード
Ｄが、ゲート・ドレイン間に容量Ｃがある為、ゲートが
オープンになっているスイッチングトランジスタ８に
も、寄生する容量ＣによってＶd2が容量結合され（ｇ）
に示すＶg2のゲート波形が発生しこの電圧でバイアスさ
れスイッチングトランジスタ８がオンしたり、Ｖd2が負
電圧になると寄生するダイオードＤが導通状態になるこ
とでドレイン電流Ｉd2として（ｉ）に示される様な大電
流が流れる。
【００５３】ドレイン電流Ｉd2は図１０においてコイル
５、コイル６、スイッチングトランジスタ７、スイッチ
ングトランジスタ８で構成される閉回路を流れている
為、ヒューズ１２にはＩd2の大電流が流れない。従っ
て、回路動作は停止することなくスイッチングトランジ
スタ７のみを駆動し続けることで、スイッチングトラン
ジスタ８には（ｉ）の様なＩd2が流れ、徐々に発熱して
いき、許容発熱量を超えた時点で発煙、発火、破裂等
（以下、これらをまとめて発煙等と記す。）することに
なる。
５、コイル６、スイッチングトランジスタ７、スイッチ
ングトランジスタ８で構成される閉回路を流れている
為、ヒューズ１２にはＩd2の大電流が流れない。従っ
て、回路動作は停止することなくスイッチングトランジ
スタ７のみを駆動し続けることで、スイッチングトラン
ジスタ８には（ｉ）の様なＩd2が流れ、徐々に発熱して
いき、許容発熱量を超えた時点で発煙、発火、破裂等
（以下、これらをまとめて発煙等と記す。）することに
なる。
【００５４】以上の発煙等は、圧電トランス１を高効率
で駆動させる為にコイル５とスイッチングトランジスタ
７、コイル６とスイッチングトランジスタ８によって等
価的に正弦波あるいはこれに近似する信号を作り出し、
この信号で圧電トランスを駆動する回路構成において固
有の問題である。
で駆動させる為にコイル５とスイッチングトランジスタ
７、コイル６とスイッチングトランジスタ８によって等
価的に正弦波あるいはこれに近似する信号を作り出し、
この信号で圧電トランスを駆動する回路構成において固
有の問題である。
【００５５】なお、コイルを電磁トランスに置き換えて
使用した場合も同様に発煙することになる。実際に直流
電圧ＶDDに１２［Ｖ］を、定格１．２５［Ａ］のヒュー
ズ１２を、一次側と二次側の巻線比が１：２でオートト
ランス接続された電磁トランスを、スイッチングトラン
ジスタに２ＳＫ２１１１を使用し、正常状態のとき負荷
２に４［Ｗ］程度出力している圧電トランス駆動回路に
おいて、分周回路９とスイッチングトランジスタ７およ
び８のゲート間のどちらか一方の電気的接続が失われる
異常状態の場合、異常状態になって数１０［ｓ］後、ス
イッチングトランジスタからの発煙が見られる。
使用した場合も同様に発煙することになる。実際に直流
電圧ＶDDに１２［Ｖ］を、定格１．２５［Ａ］のヒュー
ズ１２を、一次側と二次側の巻線比が１：２でオートト
ランス接続された電磁トランスを、スイッチングトラン
ジスタに２ＳＫ２１１１を使用し、正常状態のとき負荷
２に４［Ｗ］程度出力している圧電トランス駆動回路に
おいて、分周回路９とスイッチングトランジスタ７およ
び８のゲート間のどちらか一方の電気的接続が失われる
異常状態の場合、異常状態になって数１０［ｓ］後、ス
イッチングトランジスタからの発煙が見られる。
【００５６】現在、製品の安全性が厳しく要求される状
況であり、異常時における発火、発煙等の発生は安全性
から見て問題であり、これを防止し安全性の向上を図ら
なければならない。
況であり、異常時における発火、発煙等の発生は安全性
から見て問題であり、これを防止し安全性の向上を図ら
なければならない。
【００５７】本発明は、上記事情に鑑みなされたもの
で、圧電トランスを効率よく駆動し、かつ汎用性が高
く、小型化、低コスト化を図ると共に、スイッチングト
ランジスタからの発煙等を防止することが可能な圧電ト
ランスインバータを提供することを目的とする。
で、圧電トランスを効率よく駆動し、かつ汎用性が高
く、小型化、低コスト化を図ると共に、スイッチングト
ランジスタからの発煙等を防止することが可能な圧電ト
ランスインバータを提供することを目的とする。
【００５８】
【課題を解決するための手段】請求項１記載の発明は、
圧電効果を利用して、一次側電極から入力した電圧を
交流電圧として二次側電極に出力する圧電トランスと、
一端が前記圧電トランスの一次側電極の一方に接続され
た第１のコイル及び一端が前記圧電トランスの一次側電
極の一方に接続された第１の電界効果トランジスタと、
一端が前記圧電トランスの一次側電極の他方に接続され
た第２のコイル及び一端が前記圧電トランスの一次側電
極の他方に接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタ、及び第２の電界効果
トランジスタのそれぞれを交互に駆動させるためのゲー
ト信号を出力する分周回路とを備えた昇圧手段とを有す
る圧電トランスインバータにおいて、一端が前記第１の
電界効果トランジスタのゲートに接続され、他端がヒュ
ーズ、または直流電源に接続された第１の抵抗と、一端
が前記第２の電界効果トランジスタのゲートに接続さ
れ、他端が前記ヒューズ、または直流電源に接続された
第２の抵抗とを有することを特徴とする。
圧電効果を利用して、一次側電極から入力した電圧を
交流電圧として二次側電極に出力する圧電トランスと、
一端が前記圧電トランスの一次側電極の一方に接続され
た第１のコイル及び一端が前記圧電トランスの一次側電
極の一方に接続された第１の電界効果トランジスタと、
一端が前記圧電トランスの一次側電極の他方に接続され
た第２のコイル及び一端が前記圧電トランスの一次側電
極の他方に接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタ、及び第２の電界効果
トランジスタのそれぞれを交互に駆動させるためのゲー
ト信号を出力する分周回路とを備えた昇圧手段とを有す
る圧電トランスインバータにおいて、一端が前記第１の
電界効果トランジスタのゲートに接続され、他端がヒュ
ーズ、または直流電源に接続された第１の抵抗と、一端
が前記第２の電界効果トランジスタのゲートに接続さ
れ、他端が前記ヒューズ、または直流電源に接続された
第２の抵抗とを有することを特徴とする。
【００５９】請求項２記載の発明は、請求項１記載の発
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
【００６０】請求項３記載の発明は、請求項１又は２に
記載の発明において、前記第１の抵抗、及び第２の抵抗
が、前記分周回路による前記第１の電界効果トランジス
タ及び第２の電界効果トランジスタのドライブ能力を阻
害しないような十分に高い抵抗であることを特徴とする
請求項１又は２に記載の圧電トランスインバータ。
記載の発明において、前記第１の抵抗、及び第２の抵抗
が、前記分周回路による前記第１の電界効果トランジス
タ及び第２の電界効果トランジスタのドライブ能力を阻
害しないような十分に高い抵抗であることを特徴とする
請求項１又は２に記載の圧電トランスインバータ。
【００６１】請求項４記載の発明は、圧電効果を利用し
て、一次側電極から入力した電圧を交流電圧として二次
側電極に出力する圧電トランスと、一端が前記圧電トラ
ンスの一次側電極の一方に接続された第１のコイル及び
一端が前記圧電トランスの一次側電極の一方に接続され
た第１の電界効果トランジスタと、一端が前記圧電トラ
ンスの一次側電極の他方に接続された第２のコイル及び
一端が前記圧電トランスの一次側電極の他方に接続され
た第２の電界効果トランジスタと、前記第１の電界効果
トランジスタ、及び第２の電界効果トランジスタのそれ
ぞれを交互に駆動させるためのゲート信号を出力する分
周回路とを備えた昇圧手段とを有する圧電トランスイン
バータにおいて、一定の直流電圧を出力する定電圧回路
と、一端が前記第１の電界効果トランジスタのゲートに
接続され、他端が前記定電圧回路に接続された第１の抵
抗と、一端が前記第２の電界効果トランジスタのゲート
に接続され、他端が前記定電圧回路に接続された第２の
抵抗とを有することを特徴とする。
て、一次側電極から入力した電圧を交流電圧として二次
側電極に出力する圧電トランスと、一端が前記圧電トラ
ンスの一次側電極の一方に接続された第１のコイル及び
一端が前記圧電トランスの一次側電極の一方に接続され
た第１の電界効果トランジスタと、一端が前記圧電トラ
ンスの一次側電極の他方に接続された第２のコイル及び
一端が前記圧電トランスの一次側電極の他方に接続され
た第２の電界効果トランジスタと、前記第１の電界効果
トランジスタ、及び第２の電界効果トランジスタのそれ
ぞれを交互に駆動させるためのゲート信号を出力する分
周回路とを備えた昇圧手段とを有する圧電トランスイン
バータにおいて、一定の直流電圧を出力する定電圧回路
と、一端が前記第１の電界効果トランジスタのゲートに
接続され、他端が前記定電圧回路に接続された第１の抵
抗と、一端が前記第２の電界効果トランジスタのゲート
に接続され、他端が前記定電圧回路に接続された第２の
抵抗とを有することを特徴とする。
【００６２】請求項５記載の発明は、請求項４記載の発
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
【００６３】請求項６記載の発明は、請求項４又は請求
項５に記載の発明において、前記第１の抵抗、及び第２
の抵抗が、前記分周回路による前記第１の電界効果トラ
ンジスタ及び第２のト電界効果ランジスタのドライブ能
力を阻害しないような十分に高い抵抗であることを特徴
とする。
項５に記載の発明において、前記第１の抵抗、及び第２
の抵抗が、前記分周回路による前記第１の電界効果トラ
ンジスタ及び第２のト電界効果ランジスタのドライブ能
力を阻害しないような十分に高い抵抗であることを特徴
とする。
【００６４】請求項７記載の発明は、圧電効果を利用し
て、一次側電極から入力した電圧を交流電圧として二次
側電極に出力する圧電トランスと、一端が前記圧電トラ
ンスの一次側電極の一方に接続された第１のコイル及び
一端が前記圧電トランスの一次側電極の一方に接続され
た第１の電界効果トランジスタと、一端が前記圧電トラ
ンスの一次側電極の他方に接続された第２のコイル及び
一端が前記圧電トランスの一次側電極の他方に接続され
た第２の電界効果トランジスタと、前記第１の電界効果
トランジスタ、及び第２の電界効果トランジスタのそれ
ぞれを交互に駆動させるためのゲート信号を出力する分
周回路とを備えた昇圧手段とを有する圧電トランスイン
バータにおいて、一端が前記第１の電界効果トランジス
タのゲートに接続され、他端がヒューズ、または直流電
源に接続された第１の抵抗と、一端が前記第２の電界効
果トランジスタのゲートに接続され、他端が前記ヒュー
ズ、または直流電源に接続された第２の抵抗と、一端が
前記第１の電界効果トランジスタのゲートに接続され、
他端が接地された第３の抵抗と、一端が前記第２の電界
効果トランジスタのゲートに接続され、他端が接地され
た第４の抵抗とを有することを特徴とする。
て、一次側電極から入力した電圧を交流電圧として二次
側電極に出力する圧電トランスと、一端が前記圧電トラ
ンスの一次側電極の一方に接続された第１のコイル及び
一端が前記圧電トランスの一次側電極の一方に接続され
た第１の電界効果トランジスタと、一端が前記圧電トラ
ンスの一次側電極の他方に接続された第２のコイル及び
一端が前記圧電トランスの一次側電極の他方に接続され
た第２の電界効果トランジスタと、前記第１の電界効果
トランジスタ、及び第２の電界効果トランジスタのそれ
ぞれを交互に駆動させるためのゲート信号を出力する分
周回路とを備えた昇圧手段とを有する圧電トランスイン
バータにおいて、一端が前記第１の電界効果トランジス
タのゲートに接続され、他端がヒューズ、または直流電
源に接続された第１の抵抗と、一端が前記第２の電界効
果トランジスタのゲートに接続され、他端が前記ヒュー
ズ、または直流電源に接続された第２の抵抗と、一端が
前記第１の電界効果トランジスタのゲートに接続され、
他端が接地された第３の抵抗と、一端が前記第２の電界
効果トランジスタのゲートに接続され、他端が接地され
た第４の抵抗とを有することを特徴とする。
【００６５】請求項８記載の発明は、請求項７記載の発
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
明において、前記第１のコイルの他端、及び前記第２の
コイルの他端が接続された第３のスイッチングトランジ
スタと、前記第３のスイッチングトランジスタのドレイ
ン端子とグランド間に接続されたダイオードとを有し、
前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする。
【００６６】請求項９記載の発明は、請求項７又は８に
記載の発明において、前記第１の抵抗、前記第２の抵
抗、前記第３の抵抗、前記第４の抵抗が、前記分周回路
による前記第１の電界効果トランジスタ及び第２の電界
効果トランジスタのドライブ能力を阻害しないような十
分に高い抵抗であることを特徴とする。
記載の発明において、前記第１の抵抗、前記第２の抵
抗、前記第３の抵抗、前記第４の抵抗が、前記分周回路
による前記第１の電界効果トランジスタ及び第２の電界
効果トランジスタのドライブ能力を阻害しないような十
分に高い抵抗であることを特徴とする。
【００６７】請求項１０記載の発明は、分周回路から出
力された信号を２つの電界効果トランジスタのそれぞれ
のゲートに入力させて圧電トランスを駆動することによ
り、変換した電圧を取り出す圧電トランスインバータに
おいて、前記分周回路と、前記２つの電界効果トランジ
スタのいずれか一方のゲートとの電気的接続が失われる
異常状態が発生した場合に、前記電界効果トランジスタ
をバイアスしてヒューズに電流を流して、該ヒューズを
溶断することにより、前記電界効果トランジスタからの
発煙を防止することを特徴とする。
力された信号を２つの電界効果トランジスタのそれぞれ
のゲートに入力させて圧電トランスを駆動することによ
り、変換した電圧を取り出す圧電トランスインバータに
おいて、前記分周回路と、前記２つの電界効果トランジ
スタのいずれか一方のゲートとの電気的接続が失われる
異常状態が発生した場合に、前記電界効果トランジスタ
をバイアスしてヒューズに電流を流して、該ヒューズを
溶断することにより、前記電界効果トランジスタからの
発煙を防止することを特徴とする。
【００６８】請求項１１記載の発明は、請求項１０記載
の発明において、前記ヒューズに電流を流すために、前
記２つの電界効果トランジスタのそれぞれが、一端が前
記電界効果トランジスタのゲートに接続され、他端が前
記ヒューズ、または直流電源に接続された抵抗を有する
ことを特徴とする。
の発明において、前記ヒューズに電流を流すために、前
記２つの電界効果トランジスタのそれぞれが、一端が前
記電界効果トランジスタのゲートに接続され、他端が前
記ヒューズ、または直流電源に接続された抵抗を有する
ことを特徴とする。
【００６９】請求項１２記載の発明は、請求項１０記載
の発明において、前記ヒューズに電流を流すために、前
記２つの電界効果トランジスタのそれぞれが、一端が前
記電界効果トランジスタのゲートに接続され、他端が、
一定の直流電圧を供給する定電圧回路に接続された抵抗
を有し、該定電圧回路が、前記ヒューズまたは直流電源
と接続されていることを特徴とする。
の発明において、前記ヒューズに電流を流すために、前
記２つの電界効果トランジスタのそれぞれが、一端が前
記電界効果トランジスタのゲートに接続され、他端が、
一定の直流電圧を供給する定電圧回路に接続された抵抗
を有し、該定電圧回路が、前記ヒューズまたは直流電源
と接続されていることを特徴とする。
【００７０】請求項１３記載の発明は、請求項１０記載
の発明において、前記ヒューズに電流を流すために、前
記２つのトランジスタのそれぞれが、一端が前記電界効
果トランジスタのゲートに接続され、他端が前記ヒュー
ズ、または直流電源に接続された第１の抵抗と、一端が
前記電界効果トランジスタのゲートに接続され、他端が
接地された第２の抵抗とを有することを特徴とする。
の発明において、前記ヒューズに電流を流すために、前
記２つのトランジスタのそれぞれが、一端が前記電界効
果トランジスタのゲートに接続され、他端が前記ヒュー
ズ、または直流電源に接続された第１の抵抗と、一端が
前記電界効果トランジスタのゲートに接続され、他端が
接地された第２の抵抗とを有することを特徴とする。
【００７１】従って、本発明に係る圧電トランスインバ
ータは、圧電トランスを効率よく駆動しかつ汎用性が高
く、小型化、低コスト化を図った圧電トランスの駆動回
路であって、２つの電界効果トランジスタのゲートに抵
抗（プルアップ抵抗や分圧抵抗）を付加し、一方の電界
効果トランジスタのゲートとこれを駆動する分周回路が
断線等により電気的接続を失なう異常状態が発生した場
合に、バイアスすることでヒューズに大電流が流れる電
流経路を作り出し、ヒューズを切断することで、電界効
果トランジスタからの発煙を防止し安全性の向上を図る
ものである。
ータは、圧電トランスを効率よく駆動しかつ汎用性が高
く、小型化、低コスト化を図った圧電トランスの駆動回
路であって、２つの電界効果トランジスタのゲートに抵
抗（プルアップ抵抗や分圧抵抗）を付加し、一方の電界
効果トランジスタのゲートとこれを駆動する分周回路が
断線等により電気的接続を失なう異常状態が発生した場
合に、バイアスすることでヒューズに大電流が流れる電
流経路を作り出し、ヒューズを切断することで、電界効
果トランジスタからの発煙を防止し安全性の向上を図る
ものである。
【００７２】ここで、本発明に係る圧電トランスインバ
ータの作用について、本発明に係る圧電トランスインバ
ータの第１、第２、及び第３の実施形態を示す図１、図
２及び図３を参照してさらに詳細に説明する。
ータの作用について、本発明に係る圧電トランスインバ
ータの第１、第２、及び第３の実施形態を示す図１、図
２及び図３を参照してさらに詳細に説明する。
【００７３】図１、図２、及び図３において、分周回路
９にて交互にクロックで駆動されているスイッチングト
ランジスタ７および８のうち、一方のスイッチングトラ
ンジスタのゲートと分周回路９との間のパターン配線の
断線等によりスイッチングトランジスタが分周回路９に
駆動されなくなると、このスイッチングトランジスタの
ゲートに付加された、図１〜図２におけるプルアップ抵
抗２４および２５、または図３におけるプルアップ抵抗
２４とプルダウン抵抗２６の分圧抵抗、プルアップ抵抗
２５とプルダウン抵抗２７の分圧抵抗によってスイッチ
ングトランジスタをバイアスすることでヒューズ１２に
大電流が流れる電流経路を作り出しヒューズ１２を切断
（溶断）することで回路動作を停止させ発煙を防止す
る。
９にて交互にクロックで駆動されているスイッチングト
ランジスタ７および８のうち、一方のスイッチングトラ
ンジスタのゲートと分周回路９との間のパターン配線の
断線等によりスイッチングトランジスタが分周回路９に
駆動されなくなると、このスイッチングトランジスタの
ゲートに付加された、図１〜図２におけるプルアップ抵
抗２４および２５、または図３におけるプルアップ抵抗
２４とプルダウン抵抗２６の分圧抵抗、プルアップ抵抗
２５とプルダウン抵抗２７の分圧抵抗によってスイッチ
ングトランジスタをバイアスすることでヒューズ１２に
大電流が流れる電流経路を作り出しヒューズ１２を切断
（溶断）することで回路動作を停止させ発煙を防止す
る。
【００７４】即ち、本発明は、圧電トランスを二つのス
イッチングトランジスタで駆動する圧電トランスインバ
ータにおいて、分周回路と２つのスイッチングトランジ
スタのゲート間のいずれか一方の電気的接続が失われる
異常状態の場合、スイッチングトランジスタをプルアッ
プ抵抗または分圧抵抗によってバイアスすることで、ド
レイン電流の電流経路をヒューズを介して流れる様に変
更し、ヒューズを切断して回路動作を停止させ、スイッ
チングトランジスタからの発煙等を防止する回路であ
る。
イッチングトランジスタで駆動する圧電トランスインバ
ータにおいて、分周回路と２つのスイッチングトランジ
スタのゲート間のいずれか一方の電気的接続が失われる
異常状態の場合、スイッチングトランジスタをプルアッ
プ抵抗または分圧抵抗によってバイアスすることで、ド
レイン電流の電流経路をヒューズを介して流れる様に変
更し、ヒューズを切断して回路動作を停止させ、スイッ
チングトランジスタからの発煙等を防止する回路であ
る。
【００７５】
【発明の実施の形態】次に、本発明に係る圧電トランス
インバータの実施形態について図面を参照して説明す
る。
インバータの実施形態について図面を参照して説明す
る。
【００７６】図１に、本発明に係る圧電トランスインバ
ータの第１の実施形態の構成のブロック図を示す。
ータの第１の実施形態の構成のブロック図を示す。
【００７７】図１に示されるように、この第１の実施形
態に係る圧電トランスインバータ２８ａは、一次側電極
から交流電圧を入力し圧電効果を利用して二次側電極か
ら出力する圧電トランス１と、直流電圧ＶDDを正弦波あ
るいはこれに近似する信号に変換して圧電トランス１を
駆動する昇圧回路４と、スイッチングトランジスタ７お
よび８を交互にクロックで駆動する分周回路９とを有す
る。
態に係る圧電トランスインバータ２８ａは、一次側電極
から交流電圧を入力し圧電効果を利用して二次側電極か
ら出力する圧電トランス１と、直流電圧ＶDDを正弦波あ
るいはこれに近似する信号に変換して圧電トランス１を
駆動する昇圧回路４と、スイッチングトランジスタ７お
よび８を交互にクロックで駆動する分周回路９とを有す
る。
【００７８】さらに、分周回路９に対し駆動信号を出力
する周波数制御回路３と、圧電トランス１を駆動するＶ
d1、Ｖd2のピーク電圧を一定に制御する駆動電圧制御回
路１０と、駆動電圧制御回路１０に対し駆動停止信号を
発生し駆動オン、オフのデューティ制御をおこなうとと
もに駆動停止の間、ＶＣＯ（電圧制御発振器）の周波数
が変化しないよう周波数制御回路３に制御信号を出力す
る調光回路１１とを有する。さらに、直流電源ＶDDに接
続したヒューズ１２とを有する。
する周波数制御回路３と、圧電トランス１を駆動するＶ
d1、Ｖd2のピーク電圧を一定に制御する駆動電圧制御回
路１０と、駆動電圧制御回路１０に対し駆動停止信号を
発生し駆動オン、オフのデューティ制御をおこなうとと
もに駆動停止の間、ＶＣＯ（電圧制御発振器）の周波数
が変化しないよう周波数制御回路３に制御信号を出力す
る調光回路１１とを有する。さらに、直流電源ＶDDに接
続したヒューズ１２とを有する。
【００７９】さらに、圧電トランス１の一次側電極の一
方と駆動電圧制御回路１０に接続したコイル５と、コイ
ル５と圧電トランス１の一次側電極の一方に接続したス
イッチングトランジスタ７と、スイッチングトランジス
タ７のゲートに接続したプルアップ抵抗２４と、圧電ト
ランス１の他方の一次側電極と駆動電圧制御回路１０に
接続したコイル６と、コイル６と圧電トランス１の他方
の一次側電極に接続したスイッチングトランジスタ８
と、スイッチングトランジスタ８のゲートに接続したプ
ルアップ抵抗２５とを有する。
方と駆動電圧制御回路１０に接続したコイル５と、コイ
ル５と圧電トランス１の一次側電極の一方に接続したス
イッチングトランジスタ７と、スイッチングトランジス
タ７のゲートに接続したプルアップ抵抗２４と、圧電ト
ランス１の他方の一次側電極と駆動電圧制御回路１０に
接続したコイル６と、コイル６と圧電トランス１の他方
の一次側電極に接続したスイッチングトランジスタ８
と、スイッチングトランジスタ８のゲートに接続したプ
ルアップ抵抗２５とを有する。
【００８０】この様に、図１に示される圧電トランスイ
ンバータ２８ａは、直流電圧ＶDDを、コイルとスイッチ
ングトランジスタの組み合わせを二組使用することで正
弦波あるいはこれに近似する信号に変換し、圧電トラン
ス１を駆動し、高圧の交流電圧ＶO に変換して負荷２に
供給する。
ンバータ２８ａは、直流電圧ＶDDを、コイルとスイッチ
ングトランジスタの組み合わせを二組使用することで正
弦波あるいはこれに近似する信号に変換し、圧電トラン
ス１を駆動し、高圧の交流電圧ＶO に変換して負荷２に
供給する。
【００８１】なお、図１において、従来技術である図１
０に示される圧電トランスインバータ２９と同様な構成
要素には同一の符号を付し、その構成、及び動作は、前
述の通りなので省略する。
０に示される圧電トランスインバータ２９と同様な構成
要素には同一の符号を付し、その構成、及び動作は、前
述の通りなので省略する。
【００８２】また、図１に示される本発明に係る圧電ト
ランスインバータ２８ａの第１の実施形態と、図１０に
示される従来の圧電トランスインバータとの相違点は、
スイッチングトランジスタ７および８のゲートとヒュー
ズ１２との間にそれぞれプルアップ抵抗２４および２５
を接続した点である。
ランスインバータ２８ａの第１の実施形態と、図１０に
示される従来の圧電トランスインバータとの相違点は、
スイッチングトランジスタ７および８のゲートとヒュー
ズ１２との間にそれぞれプルアップ抵抗２４および２５
を接続した点である。
【００８３】このプルアップ抵抗２４および２５によ
り、分周回路９とスイッチングトランジスタ７および８
のゲート間との電気的接続が失われる異常状態が発生し
た場合、そのスイッチングトランジスタをバイアスする
ことで強制的にオン状態にすることができる。
り、分周回路９とスイッチングトランジスタ７および８
のゲート間との電気的接続が失われる異常状態が発生し
た場合、そのスイッチングトランジスタをバイアスする
ことで強制的にオン状態にすることができる。
【００８４】次に、図１に示される本発明に係る圧電ト
ランスインバータ２８ａの第１の実施形態の動作につい
て、以下に説明する。
ランスインバータ２８ａの第１の実施形態の動作につい
て、以下に説明する。
【００８５】まず、圧電トランス１は、分周回路９から
交互に出力される正弦波あるいはこれに近似した信号の
半波の電圧Ｖd1、Ｖd2を圧電トランス１の一次側電極の
一方と他方に入力することで等価的に正弦波あるいはそ
れに近似した信号で駆動され、二次側電極よりＶd1、Ｖ
d2をＮ倍に昇圧した電圧Ｖo を出力する。
交互に出力される正弦波あるいはこれに近似した信号の
半波の電圧Ｖd1、Ｖd2を圧電トランス１の一次側電極の
一方と他方に入力することで等価的に正弦波あるいはそ
れに近似した信号で駆動され、二次側電極よりＶd1、Ｖ
d2をＮ倍に昇圧した電圧Ｖo を出力する。
【００８６】この電圧Ｖo が負荷２に印加され、負荷２
を流れて帰還する電流Ｉo が周波数制御回路３に入力さ
れる。周波数制御回路３は、分周回路９に対して圧電ト
ランス１を駆動する２倍の周波数を発生し、負荷２から
の帰還電流Ｉo が所定の値になるまで駆動周波数の掃引
を続け、所定の値が得られた周波数で停止する。
を流れて帰還する電流Ｉo が周波数制御回路３に入力さ
れる。周波数制御回路３は、分周回路９に対して圧電ト
ランス１を駆動する２倍の周波数を発生し、負荷２から
の帰還電流Ｉo が所定の値になるまで駆動周波数の掃引
を続け、所定の値が得られた周波数で停止する。
【００８７】また、圧電トランス１に入力されているＶ
d1またはＶd2を駆動電圧制御回路１０に入力することで
直流電圧ＶDDが増大してもＶd1、Ｖd2のピーク電圧が一
定になる様に制御されており、調光回路１１は、駆動電
圧制御回路１０に対し駆動周波数より十分低い周波数の
制御信号を出力し、昇圧回路４に供給する電力を時分割
で制御させることで負荷２に供給する電圧Ｖo または負
荷２を流れる電流Ｉoの実効値を低下させることがで
き、昇圧回路４に電力が供給されていない間にＶＣＯ
（電圧制御発振器）の周波数が変化しないよう周波数制
御回路３にホールド信号を出力する。
d1またはＶd2を駆動電圧制御回路１０に入力することで
直流電圧ＶDDが増大してもＶd1、Ｖd2のピーク電圧が一
定になる様に制御されており、調光回路１１は、駆動電
圧制御回路１０に対し駆動周波数より十分低い周波数の
制御信号を出力し、昇圧回路４に供給する電力を時分割
で制御させることで負荷２に供給する電圧Ｖo または負
荷２を流れる電流Ｉoの実効値を低下させることがで
き、昇圧回路４に電力が供給されていない間にＶＣＯ
（電圧制御発振器）の周波数が変化しないよう周波数制
御回路３にホールド信号を出力する。
【００８８】プルアップ抵抗２４および２５は、分周回
路９とスイッチングトランジスタのゲート間が電気的接
続されている正常な状態の場合、分周回路９のドライブ
能力を阻害しない様に十分高い抵抗値を設定している。
路９とスイッチングトランジスタのゲート間が電気的接
続されている正常な状態の場合、分周回路９のドライブ
能力を阻害しない様に十分高い抵抗値を設定している。
【００８９】このプルアップ抵抗２４および２５は、分
周回路９とスイッチングトランジスタ７および８のゲー
ト間のいずれか一方の電気的接続が失われた異常な状態
の場合にはそのスイッチングトランジスタをバイアス
し、ヒューズ１２に大電流が流れる電流経路を作り出す
ことでヒューズ１２を切断し、回路動作を停止する様に
動作する。
周回路９とスイッチングトランジスタ７および８のゲー
ト間のいずれか一方の電気的接続が失われた異常な状態
の場合にはそのスイッチングトランジスタをバイアス
し、ヒューズ１２に大電流が流れる電流経路を作り出す
ことでヒューズ１２を切断し、回路動作を停止する様に
動作する。
【００９０】従って、図１に示される本発明に係る圧電
トランスインバータの第１の実施形態によれば、分周回
路９と、スイッチングトランジスタ７、若しくはスイッ
チングトランジスタ８との間において、電気的な接続状
態が失われたとしても、スイッチングトランジスタ７、
若しくはスイッチングトランジスタ８からの発煙等の発
生を防止することができる。
トランスインバータの第１の実施形態によれば、分周回
路９と、スイッチングトランジスタ７、若しくはスイッ
チングトランジスタ８との間において、電気的な接続状
態が失われたとしても、スイッチングトランジスタ７、
若しくはスイッチングトランジスタ８からの発煙等の発
生を防止することができる。
【００９１】次に、本発明に係る圧電トランスインバー
タの第２の実施形態について以下に説明する。図２に、
本発明に係る圧電トランスインバータの第２の実施形態
の構成のブロック図を示す。なお、図２に示される各部
材において、図１に示される各部材と同様な構成要素は
同一の符号で示し、その構成、及び動作は、前述の通り
であるので省略する。
タの第２の実施形態について以下に説明する。図２に、
本発明に係る圧電トランスインバータの第２の実施形態
の構成のブロック図を示す。なお、図２に示される各部
材において、図１に示される各部材と同様な構成要素は
同一の符号で示し、その構成、及び動作は、前述の通り
であるので省略する。
【００９２】図２に示される本発明に係る圧電トランス
インバータ２８ｂの第２の実施形態と、図１に示される
本発明に係る圧電トランスインバータ２８ａの第１の実
施形態との相違点は、直流電圧ＶDDが変動しても一定の
直流電圧を出力する定電圧回路２８１が付加されてお
り、この出力にプルアップ抵抗２４及び２５が接続され
る点である。
インバータ２８ｂの第２の実施形態と、図１に示される
本発明に係る圧電トランスインバータ２８ａの第１の実
施形態との相違点は、直流電圧ＶDDが変動しても一定の
直流電圧を出力する定電圧回路２８１が付加されてお
り、この出力にプルアップ抵抗２４及び２５が接続され
る点である。
【００９３】図１に示した本発明の第１の実施形態にお
いては、直流電圧ＶDDの電圧範囲が広い場合、スイッチ
ングトランジスタのゲートをバイアスする電圧が変化す
るが、このバイアス電圧は使用するスイッチングトラン
ジスタのゲート・ソース間電圧の定格内電圧においても
あまり高い電圧を印加すると、スイッチングトランジス
タ７及び８のオン抵抗が非常に小さくなる。
いては、直流電圧ＶDDの電圧範囲が広い場合、スイッチ
ングトランジスタのゲートをバイアスする電圧が変化す
るが、このバイアス電圧は使用するスイッチングトラン
ジスタのゲート・ソース間電圧の定格内電圧においても
あまり高い電圧を印加すると、スイッチングトランジス
タ７及び８のオン抵抗が非常に小さくなる。
【００９４】そこで分周回路９とスイッチングトランジ
スタのゲート間の電気的接続が失われる異常状態の場合
に過大なドレイン電流が流れてしまい、ヒューズ１２が
切断するまでの時間でそのスイッチングトランジスタが
発煙等を発生することがある。ゆえに広範囲な直流電圧
ＶDDで動作する圧電トランス駆動回路の場合、直流電圧
ＶDDにプルアップすることは好ましくなく、このスイッ
チングトランジスタのゲート電圧は適切なバイアス値に
設定することが重要である。
スタのゲート間の電気的接続が失われる異常状態の場合
に過大なドレイン電流が流れてしまい、ヒューズ１２が
切断するまでの時間でそのスイッチングトランジスタが
発煙等を発生することがある。ゆえに広範囲な直流電圧
ＶDDで動作する圧電トランス駆動回路の場合、直流電圧
ＶDDにプルアップすることは好ましくなく、このスイッ
チングトランジスタのゲート電圧は適切なバイアス値に
設定することが重要である。
【００９５】例えば定格１．２５［Ａ］の速断型のヒュ
ーズ１２と、５８［ｕＨ］のコイル５およびコイル６
と、スイッチングトランジスタ７およびスイッチングト
ランジスタ８に２ＳＫ２１１１を使用した時、分周回路
９とスイッチングトランジスタのゲート間のいずれか一
方の電気的接続が失われた異常状態の場合に直流電源Ｖ
DDが１２［Ｖ］、プルアップ抵抗が１［ＭΩ］の場合、
オン抵抗が小さくなり過大なドレイン電流が流れる為、
ヒューズが切断するよりも速くそのスイッチングトラン
ジスタが発煙等するが、直流電源ＶDDが１２［Ｖ］、定
電圧回路２９の出力が５［Ｖ］、プルアップ抵抗が１０
０［ｋΩ］の場合、オン抵抗があまり小さくならず過大
なドレイン電流が流れない為、そのスイッチングトラン
ジスタからの発煙等が発生する以前にヒューズが切断す
ることで安全に回路動作を停止させることが出来る。
ーズ１２と、５８［ｕＨ］のコイル５およびコイル６
と、スイッチングトランジスタ７およびスイッチングト
ランジスタ８に２ＳＫ２１１１を使用した時、分周回路
９とスイッチングトランジスタのゲート間のいずれか一
方の電気的接続が失われた異常状態の場合に直流電源Ｖ
DDが１２［Ｖ］、プルアップ抵抗が１［ＭΩ］の場合、
オン抵抗が小さくなり過大なドレイン電流が流れる為、
ヒューズが切断するよりも速くそのスイッチングトラン
ジスタが発煙等するが、直流電源ＶDDが１２［Ｖ］、定
電圧回路２９の出力が５［Ｖ］、プルアップ抵抗が１０
０［ｋΩ］の場合、オン抵抗があまり小さくならず過大
なドレイン電流が流れない為、そのスイッチングトラン
ジスタからの発煙等が発生する以前にヒューズが切断す
ることで安全に回路動作を停止させることが出来る。
【００９６】従って、図２に示される発明に係る圧電ト
ランスインバータ２８ｂの第２の実施形態においては、
圧電トランス１を効率よく駆動しかつ汎用性が高く、小
型化、低コスト化を図った広範囲な直流電圧ＶDDで動作
する圧電トランスインバータであり、定電圧回路２８１
を設けてこの出力にプルアップすることで、分周回路９
とスイッチングトランジスタのゲート間の電気的接続が
失われる異常状態の場合に、スイッチングトランジスタ
からの発煙等を防止することができる。
ランスインバータ２８ｂの第２の実施形態においては、
圧電トランス１を効率よく駆動しかつ汎用性が高く、小
型化、低コスト化を図った広範囲な直流電圧ＶDDで動作
する圧電トランスインバータであり、定電圧回路２８１
を設けてこの出力にプルアップすることで、分周回路９
とスイッチングトランジスタのゲート間の電気的接続が
失われる異常状態の場合に、スイッチングトランジスタ
からの発煙等を防止することができる。
【００９７】次に、本発明に係る圧電トランスインバー
タの第３の実施形態について以下に説明する。なお、図
３に示される各部材において、図１に示される各部材と
同様な構成要素は同一の符号で示し、その構成、及び動
作の詳細については前述の通りであるので省略する。
タの第３の実施形態について以下に説明する。なお、図
３に示される各部材において、図１に示される各部材と
同様な構成要素は同一の符号で示し、その構成、及び動
作の詳細については前述の通りであるので省略する。
【００９８】図３に示される本発明に係る圧電トランス
インバータ２８ｃの第３の実施形態において、図１に示
される本発明に係る圧電トランスインバータ２８ａの第
１の実施形態との相違点は、直流電圧ＶDDが単一の電圧
を使用している点と、スイッチングトランジスタ７およ
び８のゲートにそれぞれプルダウン抵抗２６および２７
を接続した点である。
インバータ２８ｃの第３の実施形態において、図１に示
される本発明に係る圧電トランスインバータ２８ａの第
１の実施形態との相違点は、直流電圧ＶDDが単一の電圧
を使用している点と、スイッチングトランジスタ７およ
び８のゲートにそれぞれプルダウン抵抗２６および２７
を接続した点である。
【００９９】スイッチングトランジスタに接続したプル
アップ抵抗とプルダウン抵抗による分圧値によりスイッ
チングトランジスタをバイアスすることでも、分周回路
９とスイッチングトランジスタ７および８のゲート間の
いずれか一方の電気的接続が失われた異常状態の場合、
ヒューズ１２に大電流が流れる電流経路を作り出し、ス
イッチングトランジスタからの発煙等を防止することが
できる為、直流電圧ＶDDを単一の電圧で使用している圧
電トランスインバータの場合、プルアップ抵抗のプルア
ップ先を直流電圧ＶDDまたはヒューズ１２に接続するこ
とが可能となり、別途にバイアス用電源（例えば、図２
中の定電圧回路２８１）の必要がなくなる。
アップ抵抗とプルダウン抵抗による分圧値によりスイッ
チングトランジスタをバイアスすることでも、分周回路
９とスイッチングトランジスタ７および８のゲート間の
いずれか一方の電気的接続が失われた異常状態の場合、
ヒューズ１２に大電流が流れる電流経路を作り出し、ス
イッチングトランジスタからの発煙等を防止することが
できる為、直流電圧ＶDDを単一の電圧で使用している圧
電トランスインバータの場合、プルアップ抵抗のプルア
ップ先を直流電圧ＶDDまたはヒューズ１２に接続するこ
とが可能となり、別途にバイアス用電源（例えば、図２
中の定電圧回路２８１）の必要がなくなる。
【０１００】なお、直流電圧ＶDDが、プルアップ抵抗と
プルダウン抵抗による分圧値によりスイッチングトラン
ジスタをバイアスしてもヒューズ１２に大電流が流れる
電流経路を作り出すことが出来ない程の低電圧の場合
は、図１または図２に示される実施形態を用いる。
プルダウン抵抗による分圧値によりスイッチングトラン
ジスタをバイアスしてもヒューズ１２に大電流が流れる
電流経路を作り出すことが出来ない程の低電圧の場合
は、図１または図２に示される実施形態を用いる。
【０１０１】従って、この本発明に係る圧電トランスイ
ンバータの第３の実施形態においても、圧電トランスを
効率よく駆動しかつ汎用性が高く、小型化、低コスト化
を図った広範囲な直流電圧ＶDDで動作する圧電トランス
駆動回路に関し、分周回路９とスイッチングトランジス
タのゲート間のいずれか一方の電気的接続が失われる異
常状態の場合にスイッチングトランジスタからの発煙等
を防止することができる。
ンバータの第３の実施形態においても、圧電トランスを
効率よく駆動しかつ汎用性が高く、小型化、低コスト化
を図った広範囲な直流電圧ＶDDで動作する圧電トランス
駆動回路に関し、分周回路９とスイッチングトランジス
タのゲート間のいずれか一方の電気的接続が失われる異
常状態の場合にスイッチングトランジスタからの発煙等
を防止することができる。
【０１０２】
【発明の効果】以上説明したように、本発明によれば、
分周回路と２つのスイッチングトランジスタのゲートと
の間のどちらか一方の電気的接続が失われた異常状態の
場合に、スイッチングトランジスタのゲートを抵抗にお
いてバイアスし、ヒューズに大電流が流れる電流経路を
作り出し、スイッチングトランジスタから発煙等が発生
する前にヒューズを切断することにより、圧電トランス
を効率よく駆動し、かつ汎用性が高く、小型化、低コス
ト化を図ると共に、スイッチングトランジスタからの発
煙を防止し安全性の向上を図ることが可能な圧電トラン
スインバータを提供することができる。
分周回路と２つのスイッチングトランジスタのゲートと
の間のどちらか一方の電気的接続が失われた異常状態の
場合に、スイッチングトランジスタのゲートを抵抗にお
いてバイアスし、ヒューズに大電流が流れる電流経路を
作り出し、スイッチングトランジスタから発煙等が発生
する前にヒューズを切断することにより、圧電トランス
を効率よく駆動し、かつ汎用性が高く、小型化、低コス
ト化を図ると共に、スイッチングトランジスタからの発
煙を防止し安全性の向上を図ることが可能な圧電トラン
スインバータを提供することができる。
【０１０３】また、駆動電圧制御回路により、圧電トラ
ンスの駆動電圧を所定の電圧に制御しているため、広い
入力電圧範囲で、かつ、高い効率で変換電圧を得ること
が可能な圧電トランスインバータを提供することができ
る。
ンスの駆動電圧を所定の電圧に制御しているため、広い
入力電圧範囲で、かつ、高い効率で変換電圧を得ること
が可能な圧電トランスインバータを提供することができ
る。
【０１０４】さらに、第１の抵抗、第２の抵抗、第３の
抵抗、第４の抵抗が、十分に高い抵抗であることから、
分周回路による第１のスイッチングトランジスタ及び第
２のスイッチングトランジスタのドライブ能力が阻害さ
れてしまうことを防止することが可能な圧電トランスイ
ンバータを提供することができる。
抵抗、第４の抵抗が、十分に高い抵抗であることから、
分周回路による第１のスイッチングトランジスタ及び第
２のスイッチングトランジスタのドライブ能力が阻害さ
れてしまうことを防止することが可能な圧電トランスイ
ンバータを提供することができる。
【図１】本発明に係る圧電トランスインバータの第１の
実施形態の構成を示すブロック図である。
実施形態の構成を示すブロック図である。
【図２】本発明に係る圧電トランスインバータの第２の
実施形態の構成を示すブロック図である。
実施形態の構成を示すブロック図である。
【図３】本発明に係る圧電トランスインバータの第３の
実施形態の構成を示すブロック図である。
実施形態の構成を示すブロック図である。
【図４】本発明、及び従来の圧電トランスインバータに
具備される周波数制御回路の構成の一例を示すブロック
図である。
具備される周波数制御回路の構成の一例を示すブロック
図である。
【図５】本発明、及び従来の圧電トランスインバータに
具備される駆動電圧制御回路の構成の一例を示すブロッ
ク図である。
具備される駆動電圧制御回路の構成の一例を示すブロッ
ク図である。
【図６】本発明、及び従来の圧電トランスインバータに
具備される調光回路の構成の一例を示すブロック図であ
る。
具備される調光回路の構成の一例を示すブロック図であ
る。
【図７】本発明、及び従来の圧電トランスインバータの
動作の一例を示すタイミングチャートである。
動作の一例を示すタイミングチャートである。
【図８】本発明、及び従来の圧電トランスインバータの
動作の周波数−昇圧比特性を示すグラフである。
動作の周波数−昇圧比特性を示すグラフである。
【図９】本発明、及び従来のスイッチングトランジスタ
の構成を示す概念図である。
の構成を示す概念図である。
【図１０】従来の圧電トランスインバータの構成を示す
ブロック図である。
ブロック図である。
【図１１】図１０に示される圧電トランスインバータの
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
１ 圧電トランス ２ 負荷 ３ 周波数制御回路 ４ 昇圧回路 ５ コイル ６ コイル ７ スイッチングトランジスタ ８ スイッチングトランジスタ ９ 分周回路 １０ 駆動電圧制御回路 １１ 調光回路 １２ ヒューズ １３ 電流電圧変換回路 １４ 整流回路 １５ 比較器 １６ 積分回路 １７ 比較器 １８ ＶＣＯ １９ 比較器 ２０ 分圧整流回路 ２１ スイッチングトランジスタ ２２ 三角波発振回路 ２３ 比較器 ２４ プルアップ抵抗 ２５ プルアップ抵抗 ２６ プルダウン抵抗 ２７ プルダウン抵抗 ２８ａ、２８ｂ、２８ｃ 圧電トランスインバータ ２８１ 定電圧回路 ２９ 圧電トランスインバータ ３０ ダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 H02M 3/00 - 3/44 G02F 1/133 H05B 41/24 - 41/282 H05B 41/30 - 43/02
Claims (13)
- 【請求項１】 圧電効果を利用して、一次側電極から入
力した電圧を交流電圧として二次側電極に出力する圧電
トランスと、 一端が前記圧電トランスの一次側電極の一方に接続され
た第１のコイル及び一端が前記圧電トランスの一次側電
極の一方に接続された第１の電界効果トランジスタと、
一端が前記圧電トランスの一次側電極の他方に接続され
た第２のコイル及び一端が前記圧電トランスの一次側電
極の他方に接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタ、及び第２の電界効果
トランジスタのそれぞれを交互に駆動させるためのゲー
ト信号を出力する分周回路とを備えた昇圧手段とを有す
る圧電トランスインバータにおいて、 一端が前記第１の電界効果トランジスタのゲートに接続
され、他端がヒューズ、または直流電源に接続された第
１の抵抗と、 一端が前記第２の電界効果トランジスタのゲートに接続
され、他端が前記ヒューズ、または直流電源に接続され
た第２の抵抗とを有することを特徴とする圧電トランス
インバータ。 - 【請求項２】 前記第１のコイルの他端、及び前記第２
のコイルの他端が接続された第３のスイッチングトラン
ジスタと、 前記第３のスイッチングトランジスタのドレイン端子と
グランド間に接続されたダイオードとを有し、 前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする請求項１記載の圧電トランスインバータ。 - 【請求項３】 前記第１の抵抗、及び第２の抵抗が、前
記分周回路による前記第１の電界効果トランジスタ及び
第２の電界効果トランジスタのドライブ能力を阻害しな
いような十分に高い抵抗であることを特徴とする請求項
１又は２に記載の圧電トランスインバータ。 - 【請求項４】 圧電効果を利用して、一次側電極から入
力した電圧を交流電圧として二次側電極に出力する圧電
トランスと、 一端が前記圧電トランスの一次側電極の一方に接続され
た第１のコイル及び一端が前記圧電トランスの一次側電
極の一方に接続された第１の電界効果トランジスタと、
一端が前記圧電トランスの一次側電極の他方に接続され
た第２のコイル及び一端が前記圧電トランスの一次側電
極の他方に接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタ、及び第２の電界効果
トランジスタのそれぞれを交互に駆動させるためのゲー
ト信号を出力する分周回路とを備えた昇圧手段とを有す
る圧電トランスインバータにおいて、 一定の直流電圧を出力する定電圧回路と、 一端が前記第１の電界効果トランジスタのゲートに接続
され、他端が前記定電圧回路に接続された第１の抵抗
と、 一端が前記第２の電界効果トランジスタのゲートに接続
され、他端が前記定電圧回路に接続された第２の抵抗と
を有することを特徴とする圧電トランスインバータ。 - 【請求項５】 前記第１のコイルの他端、及び前記第２
のコイルの他端が接続された第３のスイッチングトラン
ジスタと、 前記第３のスイッチングトランジスタのドレイン端子と
グランド間に接続されたダイオードとを有し、 前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする請求項４記載の圧電トランスインバータ。 - 【請求項６】 前記第１の抵抗、及び第２の抵抗が、前
記分周回路による前記第１の電界効果トランジスタ及び
第２のト電界効果ランジスタのドライブ能力を阻害しな
いような十分に高い抵抗であることを特徴とする請求項
４又は５に記載の圧電トランスインバータ。 - 【請求項７】 圧電効果を利用して、一次側電極から入
力した電圧を交流電圧として二次側電極に出力する圧電
トランスと、 一端が前記圧電トランスの一次側電極の一方に接続され
た第１のコイル及び一端が前記圧電トランスの一次側電
極の一方に接続された第１の電界効果トランジスタと、
一端が前記圧電トランスの一次側電極の他方に接続され
た第２のコイル及び一端が前記圧電トランスの一次側電
極の他方に接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタ、及び第２の電界効果
トランジスタのそれぞれを交互に駆動させるためのゲー
ト信号を出力する分周回路とを備えた昇圧手段とを有す
る圧電トランスインバータにおいて、 一端が前記第１の電界効果トランジスタのゲートに接続
され、他端がヒューズ、または直流電源に接続された第
１の抵抗と、 一端が前記第２の電界効果トランジスタのゲートに接続
され、他端が前記ヒューズ、または直流電源に接続され
た第２の抵抗と、 一端が前記第１の電界効果トランジスタのゲートに接続
され、他端が接地された第３の抵抗と、 一端が前記第２の電界効果トランジスタのゲートに接続
され、他端が接地された第４の抵抗とを有することを特
徴とする圧電トランスインバータ。 - 【請求項８】 前記第１のコイルの他端、及び前記第２
のコイルの他端が接続された第３のスイッチングトラン
ジスタと、 前記第３のスイッチングトランジスタのドレイン端子と
グランド間に接続されたダイオードとを有し、 前記第３のスイッチングトランジスタのＯＮ、ＯＦＦを
制御することにより、前記圧電トランスの駆動電圧を所
定の電圧に制御する駆動電圧制御回路を有することを特
徴とする請求項７記載の圧電トランスインバータ。 - 【請求項９】 前記第１の抵抗、前記第２の抵抗、前記
第３の抵抗、前記第４の抵抗が、 前記分周回路による前記第１の電界効果トランジスタ及
び第２の電界効果トランジスタのドライブ能力を阻害し
ないような十分に高い抵抗であることを特徴とする請求
項７又は８に記載の圧電トランスインバータ。 - 【請求項１０】 分周回路から出力された信号を２つの
電界効果トランジスタのそれぞれのゲートに入力させて
圧電トランスを駆動することにより、変換した電圧を取
り出す圧電トランスインバータにおいて、 前記分周回路と、前記２つの電界効果トランジスタのい
ずれか一方のゲートとの電気的接続が失われる異常状態
が発生した場合に、 前記電界効果トランジスタをバイアスしてヒューズに電
流を流して、該ヒューズを溶断することにより、前記電
界効果トランジスタからの発煙を防止することを特徴と
する圧電トランスインバータ。 - 【請求項１１】 前記ヒューズに電流を流すために、 前記２つの電界効果トランジスタのそれぞれが、一端が
前記電界効果トランジスタのゲートに接続され、他端が
前記ヒューズ、または直流電源に接続された抵抗を有す
ることを特徴とする請求項１０記載の圧電トランスイン
バータ。 - 【請求項１２】 前記ヒューズに電流を流すために、 前記２つの電界効果トランジスタのそれぞれが、 一端が前記電界効果トランジスタのゲートに接続され、
他端が、一定の直流電圧を供給する定電圧回路に接続さ
れた抵抗を有し、 該定電圧回路が、前記ヒューズまたは直流電源と接続さ
れていることを特徴とする請求項１０記載の圧電トラン
スインバータ。 - 【請求項１３】 前記ヒューズに電流を流すために、 前記２つのトランジスタのそれぞれが、 一端が前記電界効果トランジスタのゲートに接続され、
他端が前記ヒューズ、または直流電源に接続された第１
の抵抗と、 一端が前記電界効果トランジスタのゲートに接続され、
他端が接地された第２の抵抗とを有することを特徴とす
る請求項１０記載の圧電トランスインバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00497798A JP3289663B2 (ja) | 1998-01-13 | 1998-01-13 | 圧電トランスインバータ |
| TW087121100A TW434994B (en) | 1998-01-13 | 1998-12-17 | Piezoelectric transducing inverter |
| KR1019980061576A KR100325191B1 (ko) | 1998-01-13 | 1998-12-30 | 압전변환인버터 |
| US09/225,463 US6057631A (en) | 1998-01-13 | 1999-01-06 | Piezoelectric transducing inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00497798A JP3289663B2 (ja) | 1998-01-13 | 1998-01-13 | 圧電トランスインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11206147A JPH11206147A (ja) | 1999-07-30 |
| JP3289663B2 true JP3289663B2 (ja) | 2002-06-10 |
Family
ID=11598666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00497798A Expired - Fee Related JP3289663B2 (ja) | 1998-01-13 | 1998-01-13 | 圧電トランスインバータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6057631A (ja) |
| JP (1) | JP3289663B2 (ja) |
| KR (1) | KR100325191B1 (ja) |
| TW (1) | TW434994B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI399027B (zh) * | 2009-05-27 | 2013-06-11 | Microjet Technology Co Ltd | 電壓轉換器及其所適用之驅動系統 |
| DE112019005537T5 (de) * | 2018-11-05 | 2021-07-22 | Sony Group Corporation | Ansteuerungsschaltung, elektronische vorrichtung und verfahren zum steuern der ansteuerungsschaltung |
| EP3855295A1 (en) * | 2020-01-24 | 2021-07-28 | Microsoft Technology Licensing, LLC | Driver circuit and method for driving a capacitive load |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69620517T2 (de) * | 1995-08-07 | 2002-11-07 | Nec Corp | Umwandler wobei ein piezoelektrisches Transformatoreingangssignal durch ein pulsbreitenmoduliertes Signal frequenzmoduliert wird |
| JP2778554B2 (ja) * | 1995-10-12 | 1998-07-23 | 日本電気株式会社 | 圧電トランス駆動回路 |
| JP2842526B2 (ja) * | 1996-08-01 | 1999-01-06 | 日本電気株式会社 | 圧電トランスの駆動回路 |
-
1998
- 1998-01-13 JP JP00497798A patent/JP3289663B2/ja not_active Expired - Fee Related
- 1998-12-17 TW TW087121100A patent/TW434994B/zh not_active IP Right Cessation
- 1998-12-30 KR KR1019980061576A patent/KR100325191B1/ko not_active IP Right Cessation
-
1999
- 1999-01-06 US US09/225,463 patent/US6057631A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11206147A (ja) | 1999-07-30 |
| TW434994B (en) | 2001-05-16 |
| KR19990066893A (ko) | 1999-08-16 |
| KR100325191B1 (ko) | 2002-06-20 |
| US6057631A (en) | 2000-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778554B2 (ja) | 圧電トランス駆動回路 | |
| JP2842526B2 (ja) | 圧電トランスの駆動回路 | |
| US6151232A (en) | Power supply circuit utilizing a piezoelectric transformer that supplies power to a load whose impedance varies depending on temperature | |
| US6853153B2 (en) | System and method for powering cold cathode fluorescent lighting | |
| US7236377B2 (en) | DC-AC converter and controller IC therefor | |
| JP5205974B2 (ja) | 直流電源装置、ｌｅｄ駆動用電源装置および電源制御用半導体集積回路 | |
| US6184631B1 (en) | Piezoelectric inverter | |
| JPH0556636A (ja) | 電圧変換装置 | |
| US5942835A (en) | Piezoelectric transformer drive circuit | |
| JP2009011144A (ja) | ソフトスタート回路及びソフトスタート回路を含んだ電源供給装置 | |
| JPH05137327A (ja) | レギユレータ回路 | |
| US8384366B2 (en) | System and method for providing stable control for power systems | |
| JPH0576167A (ja) | Ｄｃ／ｄｃ電圧変換装置 | |
| US5055993A (en) | Invertor apparatus | |
| US6911786B2 (en) | CCFL circuit with independent adjustment of frequency and duty cycle | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP3289663B2 (ja) | 圧電トランスインバータ | |
| JP2003164163A (ja) | 圧電トランス駆動回路 | |
| JP3488807B2 (ja) | Ｅｌ素子の駆動回路 | |
| JP2002051541A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| JP3269460B2 (ja) | 圧電トランス駆動回路及び駆動方法 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JPS63316666A (ja) | 振動回路の充放電状態の制御方法および回路装置 | |
| TW202343942A (zh) | 電源供應器 | |
| JP3268672B2 (ja) | インバータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140322 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |