KR100259415B1 - 잡음 차단된 매몰 저항기 - Google Patents
잡음 차단된 매몰 저항기 Download PDFInfo
- Publication number
- KR100259415B1 KR100259415B1 KR1019970067687A KR19970067687A KR100259415B1 KR 100259415 B1 KR100259415 B1 KR 100259415B1 KR 1019970067687 A KR1019970067687 A KR 1019970067687A KR 19970067687 A KR19970067687 A KR 19970067687A KR 100259415 B1 KR100259415 B1 KR 100259415B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- resistor
- investment
- noise
- conductivity type
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 잘 제어된 옴 저항기를 필요로 하는 저잡음 아날로그 설계에 대한 요건을 만족시키는 잡음 차단된 매몰 저항기에 관한 것이다. 전계 차폐(field shield)가 매몰 저항기와 기판 사이에 제공되므로써 매몰 저항기에 대한 기판으로부터의 잡음을 차단시킨다. 이것은 표준의 매몰 저항기 레이아웃 및 마스크 순서를 이용하여 수행되나, 다음의 두가지 예외를 갖는다. 첫째로, 매몰 저항기는 단지 P-우물 영역이 아닌, N-우물 영역내에 설치된다. 두 번째로, N-우물로부터 매몰 저항기를 전기적으로 절연할 목적으로 N-우물내에 P-우물을 제공하기 위하여 매몰 저항기 마스크를 통해 붕소가 주입된다. 그후, N-우물은 잡음 대책용 접지에 전기적으로 연결될 수 있다. N-우물 내부의 P-우물은 부동(floating)으로 남겨둘 수 있다.
Description
본 발명은 초 대규모 집적(VLSI) 아날로그 회로내에 제조되는 전기 저항기에 관한 것으로 특히, CMOS 기술을 이용하여 제조되는 저잡음 오믹 매몰 저항기에 관한 것이다.
매몰 저항기(buried resistor)는 CMOS 기술에서 표준 요소이다. 예를 들어, 매몰 저항기는 P형 기판(또는 P-우물)내의 N+ 도핑된 영역과 같은 것으로 구성되며, 그 자체로서 그 기판에 존재하는 어떤 잡음과도 강하게 커플링된다. 이것은 아날로그 회로와 같이 저잡음 요소를 요구하는 응용에서 매몰 저항기 사용을 방해한다.
어떤 유형의 집적회로(IC) 기술에서 사용되는 다른 종류의 저항기는 두꺼운 산화물 구조상의 폴리실리콘으로, 이것은 기판에 더 낮은 커패시턴스와 더 양호한 잡음 면역을 제공한다. 기판에 커플링되는 잡음을 더욱 감소시킬 목적으로 N-우물을 전계 차폐로 사용하기 위하여 이러한 저항기들은 N-우물상에 또한 설치될 수 있다. 그러나, 이러한 유형의 저항기는 어떤 CMOS 기술에는 일반적으로 적합하지 않다. 더욱이, 매몰 저항기는 더 큰 열 발산 능력을 가지며, 제조 경비가 저렴하므로, 잡음 차단 특성이 열악하다는 사실과는 별도로 일반적으로 많은 응용에 대해 더욱 바람직하다.
따라서, 본 발명의 목적은 잘 제어된 옴 저항기(ohmic resistor)를 요구하는 저잡음 아날로그 설계에 대한 요건을 만족시키는 잡음 차단 매몰 저항기를 제공하는 것이다.
도 1은 본 발명에 따른 잡음 차단된 매몰 저항기의 레이아웃을 도시하는 평면도이고,
도 2는 본 발명에 따른 잡음 차단된 매몰 저항기의 단면도이며,
도 3은 매몰 저항기 제조의 제 1 단계를 도시하는 단면도이고,
도 4는 매몰 저항기 제조의 제 2 단계를 도시하는 단면도이며,
도 5는 매몰 저항기 제조의 제 3 단계를 도시하는 단면도이고,
도 6은 매몰 저항기 제조의 제 4 단계를 도시하는 단면도이며,
도 7은 매몰 저항기 제조의 제 5 단계를 도시하는 단면도이고,
도 8은 본 발명에 따른 잡음 차단된 매몰 저항기의 제조에서 도 5에 도시된 제 3 단계의 변경을 도시하는 단면도이며,
도 9는 본 발명에 따른 잡음 차단된 매몰 저항기의 제조에서 한 단계가 부가된 것을 도시하는 단면도이다.
도면의 주요부분에 대한 부호의 설명
11 : 개구 12 : 쉘로우 트렌치 아이솔레이션
13 : P-우물 영역 14 : N-우물 영역
15 : P형 에피택셜 층 16 : 폴리실리콘 층
17, 18 : 접점
상술한 목적을 달성하기 위하여 본 발명에서는, 전계 차폐(field shield)가 매몰 저항기와 기판 사이에 제공되므로써 매몰 저항기에 대한 기판으로부터의 잡음을 차단시킨다. 이것은 표준의 매몰 저항기 레이아웃 및 마스크 순서를 이용하여 수행되나, 다음의 두가지 예외를 갖는다. 첫째로, 매몰 저항기는 단지 P-우물 영역이 아닌, N-우물 영역내에 설치된다. 두 번째로, N-우물로부터 매몰 저항기를 전기적으로 절연할 목적으로 N-우물내에 P-우물을 제공하기 위하여 매몰 저항기 마스크를 통해 붕소가 주입된다. 그후, N-우물은 잡음 대책용 접지("quiet" ground)에 전기적으로 연결될 수 있다. N-우물 내부의 P-우물은 부동(floating)으로 남겨둘 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써, 본 발명의 목적, 구성 및 효과가 잘 이해될 것이다.
이하, 도면 특히, 도 1과 도 2를 참조하면, 본 발명에 따른 매몰 저항기 구조의 평면도와 단면도가 각각 도시되어 있다. 11로 표시되는 영역은 이산화규소(SiO2) 층(12)내의 개구이다. SiO2는 저항에 대해 쉘로우 트렌치 아이솔레이션(shallow trench isolation : 이하, STI)의 역할을 한다. 13으로 표시되는 영역은 P-우물의 영역을 가리킨다. 14로 표시되는 영역은 N-우물 영역을 가리킨다. 도 2에 특정하여 도시된 바와 같이, N-우물은 기판상의 P형 에피택셜 층(15)내에―예를 들어, 붕소 주입으로―형성되며, 이 N-우물(14)내에 P-우물(13)이 형성된다. 매몰 저항기는 11로 표시되는 영역내의 N+ 주입으로 형성되며, N+ 주입 위에 폴리실리콘 층(16)을 갖는다. 저항기의 치수는 11로 표시되는 영역과 폴리실리콘 층(16)에 의해 정의된다. 보다 상세히 말하면, 도 1에 도시된 바와 같이, 저항기의 길이(L)는 폴리실리콘 층(16)의 폭이며, 저항기의 폭(W)은 STI 층(12)내의 개구에 의해 정의되는 영역(11)의 폭이다. 17과 18로 표시되는 접점은 각각 저항기의 입력단과 출력단을 제공한다.
N-우물(14)은 본 발명에서 매몰 저항기에 대한 잡음 차단을 제공하는 전계 차폐이다. 종래 매몰 저항기의 문제점과 본 발명이 잡음 차단을 제공하는 이유를 더 잘 이해하기 위해서, 종래 매몰 저항기의 제조 단계들을 설명하겠다.
도 3에서, STI(12)는 P형 에피택셜 층(15)내에 11로 표시되는 영역에 해당하는 개구를 정의한다. 도 4에서, 레지스트(resist)(22)가 STI(12)상에 패터닝된다. 레지스트(22)내의 개구는 13으로 표시되는 영역에 해당하며, 매몰 저항기를 형성하는 N+ 주입(23)에 대한 마스크의 역할을 한다. 일부의 이온 주입이 STI(12)의 노출 영역상에 떨어지더라도, STI는 산화물이므로 저항기의 최종 구조에는 아무런 영향도 끼치지 않음을 주목하라. 도 5에서, 레지스트가 벗겨지며, P형 에피택셜 층(15)내에 P-우물(23)을 형성하기 위하여 P-우물 주입이 이루어진다. 그후, 도 6에서 폴리실리콘 층(16)이 N+ 주입 영역(11)상에 형성된다. 실리사이드(24)가 폴리실리콘 층(16)과 실리콘 층(11) 상에 형성된다. 실리사이드는 도핑된 실리콘(즉, 층(11))보다 훨씬 낮은 시트 저항을 갖는다. 그것은 티타늄(Ti) 또는 코발트(Co)와 같은 금속을 실리콘상에 증착한 후에 소결(sintering)하므로써 형성될 수 있다. 마지막으로, 도 7에서 매몰 저항기에 대한 접점들(17, 18)이 형성된다. 이 접점들은 금속 층의 일부일 수 있다. 도 7에 도시된 결과적인 구조에서 볼 수 있는 바와 같이, 기판 즉, P-우물에 잡음이 있으면 매몰된 N+ 저항기는 그 잡음에 커플링된다.
본 발명에 따른 공정에서, 도 3에 도시된 제 1 단계는 동일하다. 그러나 도 8에 도시된 바와 같이, 도 4에 도시된 제 2 단계에서 입혀진 레지스트(22)가 P-우물 주입 전에 벗겨지지 않으므로써, N+ 주입(11) 후에 P-우물(13)을 만든다. 레지스트는 N-우물(14)에 해당하는 더 큰 개구를 만들기 위하여 (예를 들어, 원래의 개구를 다시 에칭하므로써) 더 패터닝될 수 있다. 대안으로, 원래의 레지스트 마스크가 벗겨지고 새로운 레지스트가 입혀질 수 있다. 어느 경우에나, 도 9에 도시된 바와 같이, 수정된 마스크 또는 새로운 마스크(24)를 이용하여 N+ 주입으로 N-우물이 만들어진다. 도 1과 도 2에 도시된 구조를 만들기 위하여, 도 6과 도 7에 해당하는 나머지 단계들이 그후에 수행된다.
본 발명에 의하면, 전계 차폐로서 N-우물(14)을 더하므로써, 매몰 저항기는 기판(또는 P형 에피택셜 층(15))내의 잡음으로부터 차단된다. 이로써 매몰 저항기의 잇점―CMOS 제조기술에의 적합성 및 양호한 열 발산 특성과 같은―과, 어떤 아날로그 회로에 의해 요구되는 저잡음 특성을 결합할 수 있다.
비록 하나의 바람직한 실시예에 의해 본 발명이 설명되었지만, 첨부된 특허청구범위의 요지 및 범위내에서 변경이 가능하다는 것을 당업자들은 알 것이다. 예를 들어, 본 발명은 기판이 N형이고, 매몰 저항기가 P형인 경우에도 또한 적용될 수 있다. 이 경우에, 바람직한 실시예에서 개시된 P-우물은 N-우물이 될 것이다.
Claims (4)
- 매몰 저항기에 있어서,제 1 도전형의 영역을 포함하며,상기 제 1 도전형의 영역은 쉘로우 트렌치 아이솔레이션(STI)에 의해 격리되고 제 2 도전형의 제 1 우물내에 형성되며,상기 제 1 우물은 상기 제 1 도전형의 제 2 우물내에 형성되고,상기 제 2 우물은 기판상의 상기 제 2 도전형의 에피택셜 층내에 형성되고 매몰 저항기에 대한 전계 차폐의 역할을 하는매몰 저항기.
- 제 1 항에 있어서,STI에 의해 격리된 상기 제 1 도전형의 영역은 N+ 영역이고, 상기 제 1 도전형은 N형 전도성이며, 상기 제 2 도전형은 P형 전도성인매몰 저항기.
- 잡음 차단된 매몰 저항기를 형성하는 방법에 있어서,제 1 도전형의 에피택셜 층에 쉘로우 트렌치 아이솔레이션으로 제 1 개구를 정의하는 단계와,상기 제 1 개구와 동일 중심을 가지며 상기 제 1 개구보다 큰 개구를 갖는 마스크를 형성하기 위하여 레지스트를 패터닝하는 단계와,제 2 도전형의 매몰 저항기를 형성하기 위해 도우펀트를 주입하는 단계와,상기 제 1 도전형의 제 1 우물을 형성하기 위하여 마스크를 이용하는 단계와,더 큰 개구를 갖는 마스크를 형성하기 위하여 레지스트를 패터닝하는 단계와,상기 제 2 도전형의 제 2 우물을 형성하기 위하여 도우펀트를 주입하는 단계를 포함하며,상기 제 1 우물은 상기 제 2 우물내에 위치하고, 상기 제 2 우물은 매몰 저항기에 대해 잡음 차단을 제공하는매몰 저항기 형성방법.
- 제 3 항에 있어서,상기 제 1 도전형은 P형 전도성이고, 상기 제 2 도전형은 N형 전도성인매몰 저항기 형성방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/804,601 | 1997-02-24 | ||
| US08/804,601 US5883566A (en) | 1997-02-24 | 1997-02-24 | Noise-isolated buried resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980070150A KR19980070150A (ko) | 1998-10-26 |
| KR100259415B1 true KR100259415B1 (ko) | 2000-06-15 |
Family
ID=25189379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067687A KR100259415B1 (ko) | 1997-02-24 | 1997-12-11 | 잡음 차단된 매몰 저항기 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5883566A (ko) |
| JP (2) | JP3045993B2 (ko) |
| KR (1) | KR100259415B1 (ko) |
| TW (1) | TW356607B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690082B2 (en) * | 2001-09-28 | 2004-02-10 | Agere Systems Inc. | High dopant concentration diffused resistor and method of manufacture therefor |
| US6885078B2 (en) * | 2001-11-09 | 2005-04-26 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
| US7169661B2 (en) * | 2004-04-12 | 2007-01-30 | System General Corp. | Process of fabricating high resistance CMOS resistor |
| FR2884050B1 (fr) * | 2005-04-01 | 2007-07-20 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
| KR101128714B1 (ko) * | 2005-07-20 | 2012-03-23 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
| US7375000B2 (en) * | 2005-08-22 | 2008-05-20 | International Business Machines Corporation | Discrete on-chip SOI resistors |
| US7910450B2 (en) * | 2006-02-22 | 2011-03-22 | International Business Machines Corporation | Method of fabricating a precision buried resistor |
| FR3063415A1 (fr) * | 2017-02-28 | 2018-08-31 | Stmicroelectronics (Crolles 2) Sas | Circuit integre avec region resistive amelioree |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386865A (en) * | 1965-05-10 | 1968-06-04 | Ibm | Process of making planar semiconductor devices isolated by encapsulating oxide filled channels |
| NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| US3534234A (en) * | 1966-12-15 | 1970-10-13 | Texas Instruments Inc | Modified planar process for making semiconductor devices having ultrafine mesa type geometry |
| US3966577A (en) * | 1973-08-27 | 1976-06-29 | Trw Inc. | Dielectrically isolated semiconductor devices |
| US4212083A (en) * | 1976-05-28 | 1980-07-08 | Texas Instruments Incorporated | MOS Integrated with implanted resistor elements |
| US4316319A (en) * | 1977-10-25 | 1982-02-23 | International Business Machines Corporation | Method for making a high sheet resistance structure for high density integrated circuits |
| US4228450A (en) * | 1977-10-25 | 1980-10-14 | International Business Machines Corporation | Buried high sheet resistance structure for high density integrated circuits with reach through contacts |
| JPS55138267A (en) * | 1979-04-12 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit containing resistance element |
| JPS60152055A (ja) * | 1984-01-20 | 1985-08-10 | Matsushita Electric Ind Co Ltd | 相補型ｍｏｓ半導体装置 |
| IT1214621B (it) * | 1985-07-04 | 1990-01-18 | Ates Componenti Elettron | Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta. |
| JPS62177959A (ja) * | 1986-01-31 | 1987-08-04 | Nec Corp | 半導体装置 |
| NL8602893A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Filterschakeling. |
| US4868537A (en) * | 1987-09-10 | 1989-09-19 | Siliconix Incorporated | Doped SiO2 resistor and method of forming same |
| US5352994A (en) * | 1987-10-06 | 1994-10-04 | The Board Of Trustees Of The Leland Stanford Junior University | Gallium arsenide monolithically integrated nonlinear transmission line impedance transformer |
| FR2652200A1 (fr) * | 1989-09-21 | 1991-03-22 | Philips Lab Electronique | Procede de realisation d'un circuit semiconducteur integre incluant un transistor bipolaire a heterojonction et/ou des resistances enterrees. |
| JP3038870B2 (ja) * | 1990-10-09 | 2000-05-08 | ソニー株式会社 | 抵抗素子 |
| US5200733A (en) * | 1991-10-01 | 1993-04-06 | Harris Semiconductor Corporation | Resistor structure and method of fabrication |
| IT1256362B (it) * | 1992-08-19 | 1995-12-04 | St Microelectronics Srl | Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling |
| JPH06204408A (ja) * | 1993-01-07 | 1994-07-22 | Fuji Electric Co Ltd | 半導体装置用拡散抵抗 |
| JP3298313B2 (ja) * | 1994-06-10 | 2002-07-02 | ソニー株式会社 | 接合形電界効果トランジスタ及びその作製方法 |
| US5485029A (en) * | 1994-06-30 | 1996-01-16 | International Business Machines Corporation | On-chip ground plane for semiconductor devices to reduce parasitic signal propagation |
| US5440162A (en) * | 1994-07-26 | 1995-08-08 | Rockwell International Corporation | ESD protection for submicron CMOS circuits |
| US5506528A (en) * | 1994-10-31 | 1996-04-09 | International Business Machines Corporation | High speed off-chip CMOS receiver |
| JPH08279597A (ja) * | 1995-04-07 | 1996-10-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH08288459A (ja) * | 1995-04-10 | 1996-11-01 | Matsushita Electron Corp | 半導体抵抗素子 |
| US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
| KR100463367B1 (ko) * | 1995-10-20 | 2005-05-16 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체장치 |
-
1997
- 1997-02-24 US US08/804,601 patent/US5883566A/en not_active Expired - Fee Related
- 1997-12-11 KR KR1019970067687A patent/KR100259415B1/ko not_active IP Right Cessation
- 1997-12-18 TW TW086119213A patent/TW356607B/zh active
-
1998
- 1998-02-09 JP JP10027009A patent/JP3045993B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-13 US US09/229,334 patent/US6057204A/en not_active Expired - Fee Related
- 1999-11-30 JP JP11339134A patent/JP2000150784A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6057204A (en) | 2000-05-02 |
| JPH10242389A (ja) | 1998-09-11 |
| US5883566A (en) | 1999-03-16 |
| JP2000150784A (ja) | 2000-05-30 |
| JP3045993B2 (ja) | 2000-05-29 |
| TW356607B (en) | 1999-04-21 |
| KR19980070150A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7374982B2 (en) | High voltage MOS transistor with gate extension | |
| US7053465B2 (en) | Semiconductor varactor with reduced parasitic resistance | |
| US6407429B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| KR920006752B1 (ko) | 반도체 장치 | |
| TWI408779B (zh) | 半導體裝置之形成方法及其結構 | |
| US6100153A (en) | Reliable diffusion resistor and diffusion capacitor | |
| US7285830B2 (en) | Lateral bipolar junction transistor in CMOS flow | |
| US5557131A (en) | Elevated emitter for double poly BICMOS devices | |
| US6555915B1 (en) | Integrated circuit having interconnect to a substrate and method therefor | |
| KR100259415B1 (ko) | 잡음 차단된 매몰 저항기 | |
| KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US6011283A (en) | Pillar emitter for BiCMOS devices | |
| US6797577B2 (en) | One mask PNP (or NPN) transistor allowing high performance | |
| JPH05102475A (ja) | 半導体装置とその製造方法 | |
| US20070096255A1 (en) | High resistance cmos resistor | |
| KR100267197B1 (ko) | 반도체장치및그제조방법 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JP3216307B2 (ja) | 半導体装置 | |
| US5444283A (en) | Dopant-diffusion buffered buried contact module for integrated circuits | |
| KR100192323B1 (ko) | 입력회로의 구조 및 제조방법 | |
| KR100275946B1 (ko) | 반도체장치의이에스디회로제조방법 | |
| CA2384004A1 (en) | Method to fabricate a mosfet | |
| KR19990044743A (ko) | 반도체 집적 회로 장치 | |
| KR19990024473A (ko) | 고전압용 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |