JP3045993B2 - ノイズ分離埋め込み抵抗器 - Google Patents
ノイズ分離埋め込み抵抗器Info
- Publication number
- JP3045993B2 JP3045993B2 JP10027009A JP2700998A JP3045993B2 JP 3045993 B2 JP3045993 B2 JP 3045993B2 JP 10027009 A JP10027009 A JP 10027009A JP 2700998 A JP2700998 A JP 2700998A JP 3045993 B2 JP3045993 B2 JP 3045993B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- layer
- conductivity type
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002955 isolation Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は一般に超大規模集積
(VLSI)アナログ回路内に製作される電気抵抗器、
さらに詳細には相補型金属酸化物半導体(CMOS)技
術を用いて製作される低ノイズ・オーム埋め込み抵抗器
に関する。
(VLSI)アナログ回路内に製作される電気抵抗器、
さらに詳細には相補型金属酸化物半導体(CMOS)技
術を用いて製作される低ノイズ・オーム埋め込み抵抗器
に関する。
【0002】
【従来の技術】埋め込み抵抗器は、相補型金属酸化物半
導体(CMOS)技術における標準的要素である。これ
は、例えばP型基板(またはPウエル)中のN+ドープ
領域から成り、したがって基板内に存在するいかなるノ
イズとも強く結合する。このため、アナログ回路など低
ノイズ要素が必要な用途には、この抵抗器は使用できな
い。
導体(CMOS)技術における標準的要素である。これ
は、例えばP型基板(またはPウエル)中のN+ドープ
領域から成り、したがって基板内に存在するいかなるノ
イズとも強く結合する。このため、アナログ回路など低
ノイズ要素が必要な用途には、この抵抗器は使用できな
い。
【0003】あるタイプの集積回路(IC)内で使用さ
れる別のタイプの抵抗器は、厚い酸化物構造上のポリシ
リコンであり、これは基板により低い静電容量を与え、
したがってノイズ耐性がより優れている。これらの抵抗
器は、Nウエルを電界遮蔽として使用して基板へのノイ
ズのカップリングをさらに減少させるために、Nウエル
の上に形成することもできる。しかし、一般にこのタイ
プの抵抗器は、ある種のCMOS技術とは調和しない。
さらに埋め込み抵抗器はより大きな熱放散能を有し、製
造コストが安いので、ノイズ分離特性が悪いことを除け
ば、一般に多くの用途に望ましい。
れる別のタイプの抵抗器は、厚い酸化物構造上のポリシ
リコンであり、これは基板により低い静電容量を与え、
したがってノイズ耐性がより優れている。これらの抵抗
器は、Nウエルを電界遮蔽として使用して基板へのノイ
ズのカップリングをさらに減少させるために、Nウエル
の上に形成することもできる。しかし、一般にこのタイ
プの抵抗器は、ある種のCMOS技術とは調和しない。
さらに埋め込み抵抗器はより大きな熱放散能を有し、製
造コストが安いので、ノイズ分離特性が悪いことを除け
ば、一般に多くの用途に望ましい。
【0004】
【発明が解決しようとする課題】本発明の一目的は、良
く制御されたオーム抵抗器を必要とする低ノイズ・アナ
ログ設計の要件を満たす、ノイズ分離埋め込み抵抗器を
提供することである。
く制御されたオーム抵抗器を必要とする低ノイズ・アナ
ログ設計の要件を満たす、ノイズ分離埋め込み抵抗器を
提供することである。
【0005】
【課題を解決するための手段】本発明によれば、埋め込
み抵抗器を基板のノイズから分離するために、埋め込み
抵抗器と基板のエピタキシャル層と間に電界遮蔽が提供
される。本発明の埋め込み抵抗器は、半導体基板の第1
導電型のエピタキシャル層内に形成された第2導電型の
第1のウエルと、前記第1のウエル内に形成された第1
導電型の第2のウエルと、前記第1のウエルおよび前記
第2のウエル上に延び且つ前記第2のウエル内の所定の
表面領域を露出させるように形成された開口を有するシ
ャロウ・トレンチ分離領域と、前記開口によって画定さ
れる前記第2のウエルの領域に形成された第2導電型の
抵抗器領域と、前記抵抗器領域の所定の部分を横切って
その上に形成された半導体材料の層と、前記半導体材料
の層および前記半導体材料の層に覆われない前記抵抗器
領域の表面に形成された導電性の層と、前記半導体材料
の層の両側で前記導電性の層の上に形成された第1およ
び第2の接点とを含む。、また、本発明はこのような埋
め込み抵抗器を形成する方法を提供する。本発明の方法
は、抵抗器領域が形成されるべき領域に開口を有するシ
ャロウ・トレンチ分離領域を、半導体基板の第1導電型
のエピタキシャル層に形成する段階と、前記開口に対し
て同心に形成され且つ前記開口よりも大きな開口を有す
る第1のレジスト層を前記半導体基板上に形成する段階
と、前記シャロウ・トレンチ分離領域の前記開口内の領
域に第2導電型のドーパントを注入して第2導電型の埋
め込み抵抗器領域を形成する段階と、前記第1のレジス
ト層の前記開口によって画定される領域に第1導電型の
ドーパントを注入して、前記抵抗器領域を包囲し且つ前
記シャロウ・トレンチ分離領域の下側に延びる第1導電
型の第2のウエルを形成する段階と、前記第1のレジス
ト層の前記開口よりも大きな開口を有する第2のレジス
ト層を前記半導体基板上に形成する段階と、前記第2の
レジスト層の前記開口によって画定される領域に第2導
電型のドーパントを注入して、前記第2のウエルを包囲
し且つ前記シャロウ・トレンチ分離領域の下側に延びる
第2導電型の第1のウエルを形成する段階と、前記抵抗
器領域の所定の部分に半導体材料の層を形成する段階
と、前記半導体材料の層および前記半導体材料の層に覆
われない前記抵抗器領域の表面に導電性の層を形成する
段階と、前記半導体材料の層の両側で前記導電性の層の
上に第1および第2の接点を形成する段階とを含む。埋
め込み抵抗器は、標準の埋め込み抵抗器レイアウトとマ
スク・シーケンスを用いて達成される。埋め込み抵抗器
は第1導電型、具体的にはP導電型のウエル領域に置か
れるが、Pウエル領域は、第2導電型、具体的にはN導
電型のウエル領域に置かれる。Nウエル領域は「ノイズ
のない」大地に電気的に接続される。Nウエル領域の内
側のPウエル領域はフローティング状態のままにしてお
いてもよい。
み抵抗器を基板のノイズから分離するために、埋め込み
抵抗器と基板のエピタキシャル層と間に電界遮蔽が提供
される。本発明の埋め込み抵抗器は、半導体基板の第1
導電型のエピタキシャル層内に形成された第2導電型の
第1のウエルと、前記第1のウエル内に形成された第1
導電型の第2のウエルと、前記第1のウエルおよび前記
第2のウエル上に延び且つ前記第2のウエル内の所定の
表面領域を露出させるように形成された開口を有するシ
ャロウ・トレンチ分離領域と、前記開口によって画定さ
れる前記第2のウエルの領域に形成された第2導電型の
抵抗器領域と、前記抵抗器領域の所定の部分を横切って
その上に形成された半導体材料の層と、前記半導体材料
の層および前記半導体材料の層に覆われない前記抵抗器
領域の表面に形成された導電性の層と、前記半導体材料
の層の両側で前記導電性の層の上に形成された第1およ
び第2の接点とを含む。、また、本発明はこのような埋
め込み抵抗器を形成する方法を提供する。本発明の方法
は、抵抗器領域が形成されるべき領域に開口を有するシ
ャロウ・トレンチ分離領域を、半導体基板の第1導電型
のエピタキシャル層に形成する段階と、前記開口に対し
て同心に形成され且つ前記開口よりも大きな開口を有す
る第1のレジスト層を前記半導体基板上に形成する段階
と、前記シャロウ・トレンチ分離領域の前記開口内の領
域に第2導電型のドーパントを注入して第2導電型の埋
め込み抵抗器領域を形成する段階と、前記第1のレジス
ト層の前記開口によって画定される領域に第1導電型の
ドーパントを注入して、前記抵抗器領域を包囲し且つ前
記シャロウ・トレンチ分離領域の下側に延びる第1導電
型の第2のウエルを形成する段階と、前記第1のレジス
ト層の前記開口よりも大きな開口を有する第2のレジス
ト層を前記半導体基板上に形成する段階と、前記第2の
レジスト層の前記開口によって画定される領域に第2導
電型のドーパントを注入して、前記第2のウエルを包囲
し且つ前記シャロウ・トレンチ分離領域の下側に延びる
第2導電型の第1のウエルを形成する段階と、前記抵抗
器領域の所定の部分に半導体材料の層を形成する段階
と、前記半導体材料の層および前記半導体材料の層に覆
われない前記抵抗器領域の表面に導電性の層を形成する
段階と、前記半導体材料の層の両側で前記導電性の層の
上に第1および第2の接点を形成する段階とを含む。埋
め込み抵抗器は、標準の埋め込み抵抗器レイアウトとマ
スク・シーケンスを用いて達成される。埋め込み抵抗器
は第1導電型、具体的にはP導電型のウエル領域に置か
れるが、Pウエル領域は、第2導電型、具体的にはN導
電型のウエル領域に置かれる。Nウエル領域は「ノイズ
のない」大地に電気的に接続される。Nウエル領域の内
側のPウエル領域はフローティング状態のままにしてお
いてもよい。
【0006】
【発明の実施の形態】図面、特に図1および図2に、そ
れぞれ本発明による埋め込み抵抗器構造の平面および断
面図を示す。11として示した領域は、酸化シリコン
(SiO2)の層12中の開口である。SiO2は抵抗器
に対するシャロウ・トレンチ分離領域(STI)として
機能する。13として示した領域はPウエルの領域を表
す。14として示される領域はNウエル領域を表す。特
に図2を見るとわかるように、Nウエルは、基板上でP
型エピタキシャル層15中に、たとえばホウ素注入によ
って形成され、Pウエル13はNウエル14内に形成さ
れる。埋め込み抵抗器は、領域11中にN+注入物とし
て形成され、N+注入物の上にポリシリコン層16があ
る。抵抗器の寸法は領域11とポリシリコン層16によ
って規定される。特に図1に示すように、抵抗器の長さ
Lはポリシリコン層16の幅である。抵抗器の幅WはS
TI層12の開口によって画定される領域11の幅であ
る。接点17と18は抵抗器の入力および出力を提供す
る。
れぞれ本発明による埋め込み抵抗器構造の平面および断
面図を示す。11として示した領域は、酸化シリコン
(SiO2)の層12中の開口である。SiO2は抵抗器
に対するシャロウ・トレンチ分離領域(STI)として
機能する。13として示した領域はPウエルの領域を表
す。14として示される領域はNウエル領域を表す。特
に図2を見るとわかるように、Nウエルは、基板上でP
型エピタキシャル層15中に、たとえばホウ素注入によ
って形成され、Pウエル13はNウエル14内に形成さ
れる。埋め込み抵抗器は、領域11中にN+注入物とし
て形成され、N+注入物の上にポリシリコン層16があ
る。抵抗器の寸法は領域11とポリシリコン層16によ
って規定される。特に図1に示すように、抵抗器の長さ
Lはポリシリコン層16の幅である。抵抗器の幅WはS
TI層12の開口によって画定される領域11の幅であ
る。接点17と18は抵抗器の入力および出力を提供す
る。
【0007】Nウエル14は、本発明による埋め込み抵
抗器にノイズ分離を提供する電界遮蔽である。通常の埋
め込み抵抗器の問題および本発明がなぜノイズ分離を提
供するかをよりよく理解するために、まず通常の埋め込
み抵抗器の製造段階について説明する。
抗器にノイズ分離を提供する電界遮蔽である。通常の埋
め込み抵抗器の問題および本発明がなぜノイズ分離を提
供するかをよりよく理解するために、まず通常の埋め込
み抵抗器の製造段階について説明する。
【0008】図3で、シャロウ・トレンチ分離領域(S
TI)12はP型エピタキシャル層15中の領域11に
対応した開口を画定する。図4で、レジスト22をST
I12上にパターン化する。レジスト22中の開口は領
域13に対応し、埋め込み抵抗器を形成するN+注入物
11用のマスクとして働く。一部の注入物はSTI12
の露出領域にあるが、STIは酸化物なので抵抗器の最
終構造には影響しないことに留意されたい。図5でレジ
ストを剥がし、P型エピタキシャル層15中にPウエル
23を形成するために、Pウエル注入物を作成する。次
いで図6で、N+注入領域11の上にポリシリコン層1
6を形成する。ポリシリコン層16およびシリコン層1
1の上にシリサイド24を形成する。シリサイドはドー
プされたシリコン(すなわち層11)よりもずっと低い
シート抵抗を有する。これはチタン(Ti)またはコバ
ルト(Co)などの金属をシリコン上に付着し、次いで
焼結することによって形成できる。最後に図7で、埋め
込み抵抗器の接点17と18を形成する。これらの接点
は金属層の一部であってもよい。図7に示す結果の構造
を見るとわかるように、基板、すなわちPウエル中にノ
イズがある場合は、N+埋め込み抵抗器はそのノイズに
結合される。
TI)12はP型エピタキシャル層15中の領域11に
対応した開口を画定する。図4で、レジスト22をST
I12上にパターン化する。レジスト22中の開口は領
域13に対応し、埋め込み抵抗器を形成するN+注入物
11用のマスクとして働く。一部の注入物はSTI12
の露出領域にあるが、STIは酸化物なので抵抗器の最
終構造には影響しないことに留意されたい。図5でレジ
ストを剥がし、P型エピタキシャル層15中にPウエル
23を形成するために、Pウエル注入物を作成する。次
いで図6で、N+注入領域11の上にポリシリコン層1
6を形成する。ポリシリコン層16およびシリコン層1
1の上にシリサイド24を形成する。シリサイドはドー
プされたシリコン(すなわち層11)よりもずっと低い
シート抵抗を有する。これはチタン(Ti)またはコバ
ルト(Co)などの金属をシリコン上に付着し、次いで
焼結することによって形成できる。最後に図7で、埋め
込み抵抗器の接点17と18を形成する。これらの接点
は金属層の一部であってもよい。図7に示す結果の構造
を見るとわかるように、基板、すなわちPウエル中にノ
イズがある場合は、N+埋め込み抵抗器はそのノイズに
結合される。
【0009】本発明による工程においては、図3に示し
た第1の段階は同じである。しかし、図8に示すよう
に、図4に示す第2段階で加えたレジスト22は、N+
注入物11の後にPウエル注入物を作成してPウエル1
3を作成するまでは剥がさない。(たとえば最初の開口
をエチバックすることによって)このレジストをさらに
パターン化して、Nウエル14に対応したより大きな開
口を作成することができる。あるいは、元のレジスト・
マスクを剥がして、新しいレジスト・マスクを付着する
こともできる。いずれの場合も図9に示すように、修正
されたまたは新しいマスク24を用いてN+注入物を用
いてNウエルを作成する。次いで図6および7に対応す
る残りの段階を実施して、図1および2に示す構造を作
成する。Nウエル14を電界遮蔽として加えることによ
って、埋め込み抵抗器が基板(またはP型エピタキシャ
ル層15)中のノイズから分離され、CMOS製造技術
に対する両立性や良好な熱放散など埋め込み抵抗器の利
点が、ある種のアナログ回路で必要とされる低ノイズと
併せ実現される。
た第1の段階は同じである。しかし、図8に示すよう
に、図4に示す第2段階で加えたレジスト22は、N+
注入物11の後にPウエル注入物を作成してPウエル1
3を作成するまでは剥がさない。(たとえば最初の開口
をエチバックすることによって)このレジストをさらに
パターン化して、Nウエル14に対応したより大きな開
口を作成することができる。あるいは、元のレジスト・
マスクを剥がして、新しいレジスト・マスクを付着する
こともできる。いずれの場合も図9に示すように、修正
されたまたは新しいマスク24を用いてN+注入物を用
いてNウエルを作成する。次いで図6および7に対応す
る残りの段階を実施して、図1および2に示す構造を作
成する。Nウエル14を電界遮蔽として加えることによ
って、埋め込み抵抗器が基板(またはP型エピタキシャ
ル層15)中のノイズから分離され、CMOS製造技術
に対する両立性や良好な熱放散など埋め込み抵抗器の利
点が、ある種のアナログ回路で必要とされる低ノイズと
併せ実現される。
【0010】本発明を一つの好ましい実施形態について
説明したが、特許請求の範囲の趣旨および範囲内で本発
明に修正を加えて実施できることを当分野の技術者なら
理解するであろう。たとえば、本発明は基板がN型で埋
め込み抵抗器がP型の場合にも適用される。この場合
は、実施形態に開示したPウエルはNウエルになる。
説明したが、特許請求の範囲の趣旨および範囲内で本発
明に修正を加えて実施できることを当分野の技術者なら
理解するであろう。たとえば、本発明は基板がN型で埋
め込み抵抗器がP型の場合にも適用される。この場合
は、実施形態に開示したPウエルはNウエルになる。
【0011】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0012】(1)シャロウ・トレンチ分離領域(ST
I)によって分離され、第2の導電型の第1のウエル内
に形成された第1の導電型の領域を含み、前記第1のウ
エルが、前記第1の導電型の第2のウエル内に形成さ
れ、第2のウエルが基板上の第2の導電型のエピタキシ
ャル層内に形成され、埋め込み抵抗器に対する電界遮蔽
として働く、埋め込み抵抗器。 (2)STIによって分離される領域がN+領域であ
り、第1の導電型がN導電型であり、第2の導電型がP
導電型である上記(1)に記載の埋め込み抵抗器。 (3)シャロウ・トレンチ分離領域(STI)を有する
第1の導電型のエピタキシャル層に対する第1の開口を
画定する段階と、レジストをパターン化して、第1の開
口と同心であるかそれよりも大きい開口を有するマスク
を作成する段階と、ドーパントを注入して、第2の導電
型の埋め込み抵抗器を形成する段階と、マスクを用いて
前記第1の導電型の第1のウエルを形成する段階と、レ
ジストをパターン化して、より大きな開口を有するマス
クを形成する段階と、ドーパントを注入して、前記第1
のウエルが、第2のウエルの内側にあり、第2のウエル
が埋め込み抵抗器にノイズ分離を提供する前記第2の導
電型の第2のウエルを形成する段階とを含むノイズ分離
埋め込み抵抗器の形成方法。 (4)第1の導電型がP導電型であり第2の導電型がN
導電型である上記(3)に記載の方法。
I)によって分離され、第2の導電型の第1のウエル内
に形成された第1の導電型の領域を含み、前記第1のウ
エルが、前記第1の導電型の第2のウエル内に形成さ
れ、第2のウエルが基板上の第2の導電型のエピタキシ
ャル層内に形成され、埋め込み抵抗器に対する電界遮蔽
として働く、埋め込み抵抗器。 (2)STIによって分離される領域がN+領域であ
り、第1の導電型がN導電型であり、第2の導電型がP
導電型である上記(1)に記載の埋め込み抵抗器。 (3)シャロウ・トレンチ分離領域(STI)を有する
第1の導電型のエピタキシャル層に対する第1の開口を
画定する段階と、レジストをパターン化して、第1の開
口と同心であるかそれよりも大きい開口を有するマスク
を作成する段階と、ドーパントを注入して、第2の導電
型の埋め込み抵抗器を形成する段階と、マスクを用いて
前記第1の導電型の第1のウエルを形成する段階と、レ
ジストをパターン化して、より大きな開口を有するマス
クを形成する段階と、ドーパントを注入して、前記第1
のウエルが、第2のウエルの内側にあり、第2のウエル
が埋め込み抵抗器にノイズ分離を提供する前記第2の導
電型の第2のウエルを形成する段階とを含むノイズ分離
埋め込み抵抗器の形成方法。 (4)第1の導電型がP導電型であり第2の導電型がN
導電型である上記(3)に記載の方法。
【図1】本発明によるノイズ分離埋め込み抵抗器のレイ
アウトを示す平面図である。
アウトを示す平面図である。
【図2】本発明によるノイズ分離埋め込み抵抗器の断面
図である。
図である。
【図3】埋め込み抵抗器の製造における第1段階の断面
図である。
図である。
【図4】埋め込み抵抗器の製造における第2段階の断面
図である。
図である。
【図5】埋め込み抵抗器の製造における第3段階の断面
図である。
図である。
【図6】埋め込み抵抗器の製造における第4段階の断面
図である。
図である。
【図7】埋め込み抵抗器の製造における第5段階の断面
図である。
図である。
【図8】本発明による分離埋め込み抵抗器の製造におけ
る図5に示した第3段階の修正形の断面図である。
る図5に示した第3段階の修正形の断面図である。
【図9】は本発明による分離埋め込み抵抗器の製造にお
ける追加段階の断面図である。
ける追加段階の断面図である。
11 酸化シリコン層 12 シャロウ・トレンチ分離領域(STI) 13 Pウエル 14 Nウエル 15 P型エピタキシャル層 16 ポリシリコン層 17 接点 18 接点 22 レジスト 23 Pウエル 24 シリサイド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティエン・シャオウェイ アメリカ合衆国05452 バーモント州エ セックスリッジ・ロード 4 (72)発明者 ミン・エイチ・トン アメリカ合衆国05452 バーモント州エ セックスロスト・ネーション・ロード 160 (56)参考文献 特開 平4−146665(JP,A) Japanese Journal of Applied physics Vol.35(1996)pp.4618−4623 Part 1,No.9A,Sept ember 1996 (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822
Claims (2)
- 【請求項1】半導体基板の第1導電型のエピタキシャル
層内に形成された第2導電型の第1のウエルと、 前記第1のウエル内に形成された第1導電型の第2のウ
エルと、 前記第1のウエルおよび前記第2のウエル上に延び且つ
前記第2のウエル内の所定の表面領域を露出させるよう
に形成された開口を有するシャロウ・トレンチ分離領域
と、 前記開口によって画定される前記第2のウエルの領域に
形成された第2導電型の抵抗器領域と、 前記抵抗器領域の所定の部分を横切ってその上に形成さ
れた半導体材料の層と、 前記半導体材料の層および前記半導体材料の層に覆われ
ない前記抵抗器領域の表面に形成された導電性の層と、 前記半導体材料の層の両側で前記導電性の層の上に形成
された第1および第2の接点とを含む埋め込み抵抗器。 - 【請求項2】抵抗器領域が形成されるべき領域に開口を
有するシャロウ・トレンチ分離領域を、半導体基板の第
1導電型のエピタキシャル層に形成する段階と、 前記開口に対して同心に形成され且つ前記開口よりも大
きな開口を有する第1のレジスト層を前記半導体基板上
に形成する段階と、 前記シャロウ・トレンチ分離領域の前記開口内の領域に
第2導電型のドーパントを注入して第2導電型の埋め込
み抵抗器領域を形成する段階と、 前記第1のレジスト層の前記開口によって画定される領
域に第1導電型のドーパントを注入して、前記抵抗器領
域を包囲し且つ前記シャロウ・トレンチ分離領域の下側
に延びる第1導電型の第2のウエルを形成する段階と、 前記第1のレジスト層の前記開口よりも大きな開口を有
する第2のレジスト層を前記半導体基板上に形成する段
階と、 前記第2のレジスト層の前記開口によって画定される領
域に第2導電型のドーパントを注入して、前記第2のウ
エルを包囲し且つ前記シャロウ・トレンチ分離領域の下
側に延びる第2導電型の第1のウエルを形成する段階
と、 前記抵抗器領域の所定の部分に半導体材料の層を形成す
る段階と、 前記半導体材料の層および前記半導体材料の層に覆われ
ない前記抵抗器領域の表面に導電性の層を形成する段階
と、 前記半導体材料の層の両側で前記導電性の層の上に第1
および第2の接点を形成する段階とを含むノイズ分離埋
め込み抵抗器の形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/804601 | 1997-02-24 | ||
US08/804,601 US5883566A (en) | 1997-02-24 | 1997-02-24 | Noise-isolated buried resistor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11339134A Division JP2000150784A (ja) | 1997-02-24 | 1999-11-30 | ノイズ分離埋め込み抵抗器およびその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242389A JPH10242389A (ja) | 1998-09-11 |
JP3045993B2 true JP3045993B2 (ja) | 2000-05-29 |
Family
ID=25189379
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10027009A Expired - Fee Related JP3045993B2 (ja) | 1997-02-24 | 1998-02-09 | ノイズ分離埋め込み抵抗器 |
JP11339134A Pending JP2000150784A (ja) | 1997-02-24 | 1999-11-30 | ノイズ分離埋め込み抵抗器およびその形成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11339134A Pending JP2000150784A (ja) | 1997-02-24 | 1999-11-30 | ノイズ分離埋め込み抵抗器およびその形成方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5883566A (ja) |
JP (2) | JP3045993B2 (ja) |
KR (1) | KR100259415B1 (ja) |
TW (1) | TW356607B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690082B2 (en) * | 2001-09-28 | 2004-02-10 | Agere Systems Inc. | High dopant concentration diffused resistor and method of manufacture therefor |
US6885078B2 (en) * | 2001-11-09 | 2005-04-26 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
US7169661B2 (en) * | 2004-04-12 | 2007-01-30 | System General Corp. | Process of fabricating high resistance CMOS resistor |
FR2884050B1 (fr) * | 2005-04-01 | 2007-07-20 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
KR101128714B1 (ko) * | 2005-07-20 | 2012-03-23 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
US7375000B2 (en) * | 2005-08-22 | 2008-05-20 | International Business Machines Corporation | Discrete on-chip SOI resistors |
US7910450B2 (en) * | 2006-02-22 | 2011-03-22 | International Business Machines Corporation | Method of fabricating a precision buried resistor |
FR3063415A1 (fr) | 2017-02-28 | 2018-08-31 | Stmicroelectronics (Crolles 2) Sas | Circuit integre avec region resistive amelioree |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3386865A (en) * | 1965-05-10 | 1968-06-04 | Ibm | Process of making planar semiconductor devices isolated by encapsulating oxide filled channels |
NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
US3534234A (en) * | 1966-12-15 | 1970-10-13 | Texas Instruments Inc | Modified planar process for making semiconductor devices having ultrafine mesa type geometry |
US3966577A (en) * | 1973-08-27 | 1976-06-29 | Trw Inc. | Dielectrically isolated semiconductor devices |
US4212083A (en) * | 1976-05-28 | 1980-07-08 | Texas Instruments Incorporated | MOS Integrated with implanted resistor elements |
US4316319A (en) * | 1977-10-25 | 1982-02-23 | International Business Machines Corporation | Method for making a high sheet resistance structure for high density integrated circuits |
US4228450A (en) * | 1977-10-25 | 1980-10-14 | International Business Machines Corporation | Buried high sheet resistance structure for high density integrated circuits with reach through contacts |
JPS55138267A (en) * | 1979-04-12 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit containing resistance element |
JPS60152055A (ja) * | 1984-01-20 | 1985-08-10 | Matsushita Electric Ind Co Ltd | 相補型mos半導体装置 |
IT1214621B (it) * | 1985-07-04 | 1990-01-18 | Ates Componenti Elettron | Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta. |
JPS62177959A (ja) * | 1986-01-31 | 1987-08-04 | Nec Corp | 半導体装置 |
NL8602893A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Filterschakeling. |
US4868537A (en) * | 1987-09-10 | 1989-09-19 | Siliconix Incorporated | Doped SiO2 resistor and method of forming same |
US5352994A (en) * | 1987-10-06 | 1994-10-04 | The Board Of Trustees Of The Leland Stanford Junior University | Gallium arsenide monolithically integrated nonlinear transmission line impedance transformer |
FR2652200A1 (fr) * | 1989-09-21 | 1991-03-22 | Philips Lab Electronique | Procede de realisation d'un circuit semiconducteur integre incluant un transistor bipolaire a heterojonction et/ou des resistances enterrees. |
JP3038870B2 (ja) * | 1990-10-09 | 2000-05-08 | ソニー株式会社 | 抵抗素子 |
US5200733A (en) * | 1991-10-01 | 1993-04-06 | Harris Semiconductor Corporation | Resistor structure and method of fabrication |
IT1256362B (it) * | 1992-08-19 | 1995-12-04 | St Microelectronics Srl | Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling |
JPH06204408A (ja) * | 1993-01-07 | 1994-07-22 | Fuji Electric Co Ltd | 半導体装置用拡散抵抗 |
JP3298313B2 (ja) * | 1994-06-10 | 2002-07-02 | ソニー株式会社 | 接合形電界効果トランジスタ及びその作製方法 |
US5485029A (en) * | 1994-06-30 | 1996-01-16 | International Business Machines Corporation | On-chip ground plane for semiconductor devices to reduce parasitic signal propagation |
US5440162A (en) * | 1994-07-26 | 1995-08-08 | Rockwell International Corporation | ESD protection for submicron CMOS circuits |
US5506528A (en) * | 1994-10-31 | 1996-04-09 | International Business Machines Corporation | High speed off-chip CMOS receiver |
JPH08279597A (ja) * | 1995-04-07 | 1996-10-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH08288459A (ja) * | 1995-04-10 | 1996-11-01 | Matsushita Electron Corp | 半導体抵抗素子 |
US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
WO1997015081A1 (en) * | 1995-10-20 | 1997-04-24 | Philips Electronics N.V. | Semiconductor resistor device |
-
1997
- 1997-02-24 US US08/804,601 patent/US5883566A/en not_active Expired - Fee Related
- 1997-12-11 KR KR1019970067687A patent/KR100259415B1/ko not_active IP Right Cessation
- 1997-12-18 TW TW086119213A patent/TW356607B/zh active
-
1998
- 1998-02-09 JP JP10027009A patent/JP3045993B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-13 US US09/229,334 patent/US6057204A/en not_active Expired - Fee Related
- 1999-11-30 JP JP11339134A patent/JP2000150784A/ja active Pending
Non-Patent Citations (1)
Title |
---|
Japanese Journal of Applied physics Vol.35(1996)pp.4618−4623 Part 1,No.9A,September 1996 |
Also Published As
Publication number | Publication date |
---|---|
US5883566A (en) | 1999-03-16 |
US6057204A (en) | 2000-05-02 |
JP2000150784A (ja) | 2000-05-30 |
TW356607B (en) | 1999-04-21 |
JPH10242389A (ja) | 1998-09-11 |
KR19980070150A (ko) | 1998-10-26 |
KR100259415B1 (ko) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5065208A (en) | Integrated bipolar and CMOS transistor with titanium nitride interconnections | |
US5956617A (en) | Method of manufacturing a semiconductor device employing salicide technology | |
JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
US6265248B1 (en) | Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance | |
KR920006752B1 (ko) | 반도체 장치 | |
JP4851080B2 (ja) | Ldmosトランジスタ装置、集積回路およびその製造方法 | |
JP2003037254A (ja) | エッチング阻止膜を有するsoi基板、その製造方法、その上に製作されたsoi集積回路及びそれを用いてsoi集積回路を製作する方法 | |
KR100723076B1 (ko) | 반도체 디바이스 | |
EP0278619B1 (en) | Integrated bipolar and CMOS transistor fabrication process | |
US5913114A (en) | Method of manufacturing a semiconductor device | |
JPH11150182A (ja) | 1つのウェハ上にsoiデバイスと非soiデバイスとを作製する方法 | |
JP2001230423A (ja) | Soimosfetデバイスおよびその形成方法 | |
JP3045993B2 (ja) | ノイズ分離埋め込み抵抗器 | |
US6169310B1 (en) | Electrostatic discharge protection device | |
JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
JP2005129947A (ja) | 薄膜抵抗器を含むモノリシック集積回路およびその製造方法 | |
US6111293A (en) | Silicon-on-insulator MOS structure | |
US5057894A (en) | Semiconductor integrated circuit device | |
US6797577B2 (en) | One mask PNP (or NPN) transistor allowing high performance | |
JPH118326A (ja) | 半導体装置の製造方法 | |
US6011283A (en) | Pillar emitter for BiCMOS devices | |
JPH06104272A (ja) | 半導体装置及び製造方法 | |
JPH05102475A (ja) | 半導体装置とその製造方法 | |
US7078767B2 (en) | Semiconductor device for limiting leakage current | |
US7557429B2 (en) | Semiconductor device with resistor element and dummy active region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |