KR100246331B1 - 입력버퍼 - Google Patents

입력버퍼 Download PDF

Info

Publication number
KR100246331B1
KR100246331B1 KR1019970008089A KR19970008089A KR100246331B1 KR 100246331 B1 KR100246331 B1 KR 100246331B1 KR 1019970008089 A KR1019970008089 A KR 1019970008089A KR 19970008089 A KR19970008089 A KR 19970008089A KR 100246331 B1 KR100246331 B1 KR 100246331B1
Authority
KR
South Korea
Prior art keywords
input signal
output signal
pmos transistor
nmos transistor
input
Prior art date
Application number
KR1019970008089A
Other languages
English (en)
Other versions
KR19980073029A (ko
Inventor
최봉균
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970008089A priority Critical patent/KR100246331B1/ko
Publication of KR19980073029A publication Critical patent/KR19980073029A/ko
Application granted granted Critical
Publication of KR100246331B1 publication Critical patent/KR100246331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Abstract

본 발명은 입력버퍼에 관한 것으로 종래의 입력버퍼는 입력신호가 증가하는 경우와 감소하는 경우 출력신호와 교차하는 천이점이 동일하여 입력신호의 증가 또는 감소에 따른 출력신호의 변화가 상대적으로 늦게 되어 입력버퍼의 동작속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 전원전압(VCC)과 접지사이에 직렬접속되고, 각각의 게이트에 인가되는 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접속점측 출력신호(V1)를 반전하여 출력신호(OUT)을 출력하는 인버터(INV1)와; 전원전압(VCC)과 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점의 사이에 직렬접속되어 각각의 게이트에 인가 되는 입력신호(IN) 및 상기 인버터(INV1)의 출력신호(OUT)에 의해 도통제어되는 피모스 트랜지스터(PM2) 및 앤모스 트랜지스터(NM2)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점과 접지 사이에 직렬접속되어 각각의 게이트에 인가되는 상기 인버터(INV1)의 출력신호(OUT) 및 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM3) 및 앤모스 트랜지스터(NM3)로 구성하여 그 출력신호를 궤환하여 그 입력신호와 출력신호의 교차점인 천이점의 전위를 입력신호가 저전위에서 고전위로 증가하는 경우에는 감소시키고, 입력신호가 고전위에서 저전위로 감소하는 경우에는 그 천이점의 전위를 증가시킴으로써, 입력버퍼의 동작속도를 증가시키는 효과가 있다.

Description

입력버퍼{INPUT BUFFER}
본 발명은 입력버퍼에 관한 것으로, 특히 출력을 궤환하여 천이점의 위치를 변화시켜 고속동작에 적당하도록 한 입력버퍼에 관한 것이다.
일반적으로, 입력버퍼는 입력신호를 반전증폭하여 내부회로에서 사용되는 전압값으로 그 입력신호를 변환하거나, 내부회로의 동기에 맞도록 지연하여 출력하였으며, 이와 같은 종래 입력버퍼를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 입력버퍼의 회로도로서, 이에 도시한 바와 같이 전원전압(VCC)과 접지사이에 직렬접속되고, 각각의 게이트에 인가되는 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접속점측 출력신호(V1)를 반전하여 출력신호(OUT)을 출력하는 인버터(INV1)로 구성된다.
이하, 상기와 같이 구성된 종래 입력버퍼의 동작을 설명한다.
먼저, 도2a에 도시한 바와 같이 입력신호(IN)가 저전위에서 고전위로 증가하는 경우, 최초 저전위의 입력신호(IN)를 각각의 게이트에 인가 받은 피모스 트랜지스터(PM1)는 턴온되고, 앤모스 트랜지스터(NM1)는 턴오프되어 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점측 출력신호(V1)는 전원전압(VCC)의 값인 고전위로 출력된다. 이때, 입력신호(IN)의 전위가 점차적으로 증가하면, 피모스 트랜지스터(PM1)의 채널은 점차적으로 작아지고, 앤모스 트랜지스터(NM1)의 채널은 점차적으로 증가하여 입력신호(IN)가 고전위가 되면 피모스 트랜지스터(PM1)은 완전히 턴오프 되고, 앤모스 트랜지스터(NM1)는 완전히 턴온되어 그 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점측 출력신호(V1)는 저전위가 된다. 이와 같은 동작으로 입력신호(IN)와 출력신호(V1)가 교차하는 점이 있게 되며, 이점을 천이점이라고 한다.
그 다음, 도2b에 도시한 바와 같이 다시 입력신호(IN)가 고전위에서 저전위로 감소하는 경우에도 그 입력신호(IN)와 출력신호(V1)가 교차하는 천이점이 생기게 된다.
이때 상기 두 경우의 천이점은 그 위치가 동일하게 된다.
상기한 바와 같이 종래의 입력버퍼는 입력신호가 증가하는 경우와 감소하는 경우 출력신호와 교차하는 천이점이 동일하여 입력신호의 증가 또는 감소에 따른 출력신호의 변화가 상대적으로 늦게 되어 입력버퍼의 동작속도가 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 입력신호에 따라 그 천이점을 변환하여 그 출력이 변화하는 속도를 증가시키는 입력버퍼의 제공에 그 목적이 있다.
도1은 종래 입력버퍼의 회로도.
도2는 도1의 입출력파형도.
도3은 본 발명에 의한 입력버퍼의 회로도.
도4는 도3의 입출력파형도.
***도면의 주요 부분에 대한 부호의 설명***
PM1~PM3:피모스 트랜지스터 NM1~NM3:앤모스 트랜지스터
INV1:인버터
상기와 같은 목적은 출력신호를 궤환하여 입력신호가 증가하면 그 천이점을 낮추고, 입력신호가 감소할 때는 그 천이점을 증가시킬 수 있도록하는 수단을 구비함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 입력버퍼회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 입력버퍼의 회로도로서, 이에 도시한 바와 같이 전원전압(VCC)과 접지사이에 직렬접속되고, 각각의 게이트에 인가되는 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접속점측 출력신호(V1)를 반전하여 출력신호(OUT)을 출력하는 인버터(INV1)와; 전원전압(VCC)과 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점의 사이에 직렬접속되어 각각의 게이트에 인가 되는 입력신호(IN) 및 상기 인버터(INV1)의 출력신호(OUT)에 의해 도통제어되는 피모스 트랜지스터(PM2) 및 앤모스 트랜지스터(NM2)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점과 접지 사이에 직렬접속되어 각각의 게이트에 인가되는 상기 인버터(INV1)의 출력신호(OUT) 및 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM3) 및 앤모스 트랜지스터(NM3)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 의한 입력버퍼의 동작을 설명한다.
먼저, 도4a에 도시한 바와 같이 입력신호(IN)가 저전위에서 고전위로 증가하는 경우에는 최초 저전위의 입력신호(IN)가 입력되면 이를 각각의 게이트에 인가 받은 피모스 트랜지스터(PM1)는 턴온되고, 앤모스 트랜지스터(NM1)는 턴오프되어 그 접점측의 출력신호(V1)는 전원전압(VCC)의 값인 고전위로 출력된다. 상기 고전위의 출력신호(V1)을 반전출력하는 인버터(INV1)는 출력신호(OUT)를 저전위로 출력한다. 이때, 상기 인버터(INV1)의 출력신호(OUT)을 그 각각의 게이트에 인가 받은 피모스 트랜지스터(PM3)은 턴온되고, 앤모스 트랜지스터(NM3)는 턴오프된다. 또한, 입력신호(IN)가 점차증가하게 되면 피모스 트랜지스터(PM1),(PM2),(PM3)의 채널은 점차적으로 좁아지게 되며, 앤모스 트랜지스터(NM1),(NM2),(NM3)의 채널은 점차적으로 증가하게 된다. 이에 따라 입력신호(IN)와 출력신호(V1)의 교차점인 천이점은 그 전압값이 낮아지게 된다. 즉, 낮은 전압의 입력신호(IN)에 의해 고전위의 출력신호(V1)는 저전위로 천이되고, 입력신호(IN)가 고전위가 되면 출력신호(V1)은 저전위가 된다.
그 다음, 도4b에 도시한 바와 같이 입력신호(IN)가 감소하는 경우에는 최초 고전위의 입력신호(IN)가 인가될 때 저전위의 출력신호(V1)는 입력신호(IN)가 점차적으로 감소함에 따라 피모스 트랜지스터(PM1),(PM2),(PM3)의 채널이 점차적으로 증가하고, 앤모스 트랜지스터(NM1),(NM2),(NM3)의 채널이 점차 감소함에 따라 출력신호(V1)과 입력신호(IN)가 교차하는 천이점의 전압은 증가하게 된다.
상기한 바와 같이 본 발명에 의한 입력버퍼는 그 출력신호를 궤환하여 그 입력신호와 출력신호의 교차점인 천이점의 전위를 입력신호가 저전위에서 고전위로 증가하는 경우에는 감소시키고, 입력신호가 고전위에서 저전위로 감소하는 경우에는 그 천이점의 전위를 증가시킴으로써, 입력버퍼의 동작속도를 증가시키는 효과가 있다.

Claims (1)

  1. 전원전압(VCC)과 접지사이에 직렬접속되고, 각각의 게이트에 인가되는 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접속점측 출력신호(V1)를 반전하여 출력신호(OUT)을 출력하는 인버터(INV1)와; 전원전압(VCC)과 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점의 사이에 직렬접속되어 각각의 게이트에 인가 되는 입력신호(IN) 및 상기 인버터(INV1)의 출력신호(OUT)에 의해 도통제어되는 피모스 트랜지스터(PM2) 및 앤모스 트랜지스터(NM2)와; 상기 피모스 트랜지스터(PM1) 및 앤모스 트랜지스터(NM1)의 접점과 접지 사이에 직렬접속되어 각각의 게이트에 인가되는 상기 인버터(INV1)의 출력신호(OUT) 및 입력신호(IN)에 따라 도통제어되는 피모스 트랜지스터(PM3) 및 앤모스 트랜지스터(NM3)로 구성하여 된 것을 특징으로 하는 입력버퍼.
KR1019970008089A 1997-03-11 1997-03-11 입력버퍼 KR100246331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008089A KR100246331B1 (ko) 1997-03-11 1997-03-11 입력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008089A KR100246331B1 (ko) 1997-03-11 1997-03-11 입력버퍼

Publications (2)

Publication Number Publication Date
KR19980073029A KR19980073029A (ko) 1998-11-05
KR100246331B1 true KR100246331B1 (ko) 2000-03-15

Family

ID=19499337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008089A KR100246331B1 (ko) 1997-03-11 1997-03-11 입력버퍼

Country Status (1)

Country Link
KR (1) KR100246331B1 (ko)

Also Published As

Publication number Publication date
KR19980073029A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR100416625B1 (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
KR100246331B1 (ko) 입력버퍼
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
JPH0795044A (ja) レベル変換回路
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR100673699B1 (ko) 센스 증폭기 출력 제어 회로
JPH05191259A (ja) 半導体集積回路の出力バッファ
KR100280410B1 (ko) 출력구동회로
KR100295655B1 (ko) 반도체메모리의출력구동회로
KR940005060Y1 (ko) 펄스 발생기
KR20020019232A (ko) 출력버퍼회로
JP3639050B2 (ja) 入力回路及び半導体装置
KR0137971Y1 (ko) 차동증폭회로
JPS6119227A (ja) Ｍｏｓ入力回路装置
KR0161463B1 (ko) 출력 잡음을 감소시킨 버퍼회로
KR100369343B1 (ko) 일정하이레벨출력을갖는고속출력버퍼
KR20010036452A (ko) 출력버퍼회로
KR950022125A (ko) 데이타 출력버퍼
KR0120586B1 (ko) 데이타 출력버퍼
KR100295653B1 (ko) 전류감소형엔디씨회로
KR100356796B1 (ko) 반도체 소자의 출력버퍼회로
KR100295658B1 (ko) 센스증폭기의제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee