KR100295655B1 - 반도체메모리의출력구동회로 - Google Patents

Abstract

본 발명은 반도체 메모리의 출력구동회로에 관한 것으로, 종래 반도체 메모리의 출력구동회로는 출력데이터의 구동능력을 조절하여 출력하는 출력제어부가 데이터 구동부의 데이터를 직접인가받아 동작함으로써, 출력제어부가 데이터 구동부의 출력에 대하여 부하로 작용하여 동작속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 입력데이터를 입력받아 반전 및 증폭하여 출력데이터를 출력하는 데이터 구동부와; 상기 입력데이터를 반전한 신호와 제어신호를 입력받아 그 제어신호가 고전위일 때 상기 입력데이터를 반전한 신호를 이용하여 상기 데이터 구동부의 출력데이터의 구동능력을 제어하는 출력제어부로 구성하여 출력제어부에서 데이터 구동부의 출력데이터와는 별도의 신호에 의해 그 출력데이터의 구동능력을 향상시킴으로써, 그 출력제어부가 부하로 작용하지 않아 전체 동작속도가 향상되는 효과가 있다.

Description

반도체 메모리의 출력구동회로{OUTPUT DRIVING CIRCUIT FOR SEMICONDUCTOR MEMORY}

본 발명은 반도체 메모리의 출력구동회로에 관한 것으로, 특히 출력데이터의 구동능력을 제어하는 출력제어부가 데이터출력에 부하로 작용하지 않도록 하여 전체 동작속도를 향상시키는데 적당하도록 한 반도체 메모리의 출력구동회로에 관한 것이다.

일반적으로, 반도체 메모리의 출력구동회로는 셀의 데이터를 외부의 버퍼로 출력시키는 기능을 하며, 이는 외부의 제어신호에 따라 그 타이밍이 조절가능하도록 구성된다. 이와 같이 데이터를 출력하는 반도체 메모리의 출력구동회로의 구동력은 출력을 인가받는 부하와 차이가 발생하면, 출력 타이밍이 맞지 않게 되는 경우가 있으며, 이와 같은 종래 반도체 메모리의 출력구동회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 반도체 메모리의 출력구동회로도로서, 이에 도시한 바와 같이 입력데이터(DIN)를 입력받아 이를 반전지연 및 증폭하여 구동력을 향상시켜 출력하는 데이터 구동부(10)와; 제어신호(CNTR1),(CNTR2)를 입력받아 상기 데이터 구동부(10)의 출력의 구동력을 향상시켜 외부로 출력되는 것을 제한하는 출력제어부(20)로 구성된다.

상기 데이터 구동부(10)는 입력데이터(DIN)를 반전지연하며, 전원전압(VDD)과 접지값으로 증폭하는 직렬접속된 다수의 인버터(INV1),(INV2),(INV3)로 구성된다.

상기 출력제어부(20)는 상기 데이터 구동부(10)의 인버터(INV3)와 병렬접속된 인버터(INV4),(INV5)와; 제어신호(CNTR1)에 따라 도통제어되어 상기 인버터(INV4)에 전원전압(VDD)과 접지전압을 인가제어하는 엔모스 트랜지스터(NM1),(NM2)와; 상기 두 제어신호(CNTR1),(CNTR2)를 앤드조합하여 출력하는 앤드게이트(AND1)와; 상기 엔드게이트(AND1)의 출력신호에 따라 상기 인버터(INV5)에 전원전압(VDD)과 접지전압의 인가를 제어하는 엔모스 트랜지스터(NM3),(NM4)로 구성된다.

이하, 상기와 같이 구성된 종래 반도체 메모리의 출력구동회로의 동작을 설명한다.

먼저, 메모리셀로부터 데이터가 출력되면, 이는 각각 직렬접속된 인버터(INV1),(INV2),(INV3)를 통해 반전증폭되어 구동력이 향상된 상태가 되어 출력된다. 이때 각 인버터(INV1),(INV2),(INV3)의 크기를 변화시킴으로써, 구동력의 향상을 유도할 수 있다.

그 다음, 상기 인버터(INV2)의 출력은 상기 인버터(INV3)와 각각 병렬접속된 인버터(INV4),(INV5)에도 입력된다. 이때 인버터(INV4)의 동작여부는 전원전압(VDD)과 접지전압의 인가를 제어하는 외부의 제어신호(CNTR1)에 의해 동작하는 엔모스 트랜지스터(NM1),(NM2)에 의존하며, 인버터(INV5)의 동작은 제어신호(CNTR1),(CNTR2)를 앤드조합한 앤드게이트(AND1)의 출력에 따라 도통제어되는 엔모스 트랜지스터(NM3),(NM4)의 동작에 따라 제어되어 출력데이터(DOUT)의 출력상태가 결정된다. 즉, 인버터(INV2)로부터 특정전위의 데이터가 출력되면, 이는 각 인버터(INV3),(INV4),(INV5)의 입력단에 공통으로 입력되며, 인버터(INV3),(INV4),(INV5)의 동작상태에 따라 출력데이터(DOUT)의 전류세기가 결정되어 출력된다.

다시 말해서, 인버터(INV4)가 동작하는 상태 즉, 제어신호(CNTR1)가 고전위 제어신호(CNTR2)가 저전위로 인가되는 경우의 출력데이터(DOUT)의 전류값이 인버터(INV3)만 동작하는 상태 즉 제어신호(CNTR1,CNTR2)가 모두 저전위로 인가되는 상태에 비해 크게되며, 제어신호(CNTR1,CNTR2)가 모두 고전위로 인가되어 모든 인버터(INV3),(INV4),(INV5)가 모두 동작하는 경우에 비해서는 그 전류량이 작게 된다.

이와 같이 제어신호(CNTR1),(CNTR2)에 의해 출력데이터(DOUT)의 구동능력인 전류의 세기가 결정되어 출력된다.

상기한 바와 같이 종래 반도체 메모리의 출력구동회로는 출력데이터의 구동능력을 조절하여 출력하는 출력제어부가 데이터 구동부의 데이터를 직접인가받아 동작함으로써, 출력제어부가 데이터 구동부의 출력에 대하여 부하로 작용하여 동작속도가 감소하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 출력제어부가 데이터출력의 부하로 작용하지 않는 반도체 메모리의 출력구동회로를 제공함에 그 목적이 있다.

도1은 종래 반도체 메모리의 출력구동회로도.

도2는 본 발명 반도체 메모리의 출력구동회로도.

도3은 본 발명과 종래 반도체 메모리의 출력구동회로를 통해 출력되는 출력데이터의 파형을 비교 도시한 그래프도.

***도면의 주요 부분에 대한 부호의 설명***

10:데이터 구동부 20:출력제어부

상기와 같은 목적은 입력데이터를 입력받아 반전 및 증폭하여 출력데이터를 출력하는 데이터 구동부와; 상기 입력데이터를 반전한 신호와 제어신호를 입력받아 그 제어신호가 고전위일 때 상기 입력데이터를 반전한 신호를 이용하여 상기 데이터 구동부의 출력데이터의 구동능력을 제어하는 출력제어부로 구성하여 출력제어부가 출력데이터와는 다른 신호에 의해 동작하도록 함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 반도체 메모리의 출력구동회로도로서, 이에 도시한 바와 같이 입력데이터(DIN)를 입력받아 반전 및 증폭하여 출력데이터(DOUT)를 출력하는 데이터 구동부(10)와; 상기 입력데이터(DIN)를 반전한 신호와 제어신호(CNTR)를 입력받아 상기 데이터 구동부(10)의 출력데이터(DOUT)의 구동능력을 제어하여 출력하는 출력제어부(20)로 구성된다.

상기 데이터 구동부(10)는 입력데이터(DIN)를 입력받아 각각 지연 및 반전증폭하여 출력하는 직렬접속된 다수의 인버터(INV1),(INV2),(INV3)로 구성된다.

상기 출력제어부(20)는 상기 데이터 구동부(10)의 인버터(INV1)의 출력과 외부의 제어신호(CNTR)를 입력받아 낸드조합하여 출력하는 낸드게이트(NAND1)와; 상기 낸드게이트(NAND1)의 출력신호를 입력받아 반전출력하며, 그 출력단이 상기 데이터 구동부(10)의 출력단에 공통접속된 인버터(INV4)와; 상기 제어신호(CNTR)에 따라 상기 인버터(INV4)에 전원전압(VDD)과 접지전압을 인가제어하는 엔모스 트랜지스터(NM1),(NM2)로 구성된다.

이하, 상기와 같이 구성된 본 발명 반도체 메모리의 출력구동회로의 동작을 설명한다.

먼저, 메모리셀로부터 데이터가 출력되면, 이는 입력데이터(DIN)로서, 데이터 구동부(10)에 입력된다. 상기와 같이 입력데이터(DIN)를 입력받은 데이터 구동부(10)에서는 각기 직렬접속된 인버터(INV1),(INV2),(INV3)를 통해 상기 입력데이터(DIN)를 반전 증폭하여 출력데이터(DOUT)를 출력한다.

이때, 상기 인버터(INV1)의 출력인 반전된 입력데이터는 출력제어부(20)의 낸드게이트(NAND1)에 입력되며, 제어신호(CNTR)와 낸드조합되어 출력된다.

그 다음, 상기 낸드게이트(NAND1)의 출력은 인버터(INV4)의 입력단에 입력된다. 즉, 상기 제어신호(CNTR)가 고전위로 인가될 때, 상기 인버터(INV1)의 출력신호를 반전한 결과가 상기 인버터(INV4)에 인가된다. 이때, 인버터(INV4)는 제어신호(CNTR)를 각각의 게이트에 인가받아 도통제어되는 엔모스 트랜지스터(NM1),(NM2)에 의해 전원전압(VDD)과 접지전압을 공급받아 동작하므로, 그 제어신호(CNTR)가 저전위일때는 회로에 영향을 주지 않게 된다.

이와 같이 낸드게이트(NAND1)의 출력신호를 입력받아 동작하는 인버터(INV4)에 의해 제어신호(CNTR)가 고전위인 경우, 상기 출력데이터(DOUT)는 구동능력이 향상되어 출력된다.

도3은 본 발명과 종래 반도체 메모리의 출력구동회로에 의한 출력데이터(DOUT)의 파형도를 도시한 그래프도로서, 이에 도시한 바와 같이 본 발명 반도체 메모리의 출력구동회로는 구동능력을 향상시키기 위해 사용하는 인버터(INV4)의 입력신호로 출력데이터에 의존하지 않는 신호를 사용하여 출력데이터(DOUT)의 부하를 줄여 종래에 비해 약 1ns정도 빠른 것을 알 수 있다.

상기한 바와 같이 본 발명 반도체 메모리의 출력구동회로는 출력제어부에서 데이터구동부의 출력데이터와는 별도의 신호에 의해 그 출력데이터의 구동능력을 향상시킴으로써, 그 출력제어부가 부하로 작용하지 않아 전체 동작속도가 향상되는 효과가 있다.

Claims (1)

1. 상호 직렬접속된 제 1 내지 제 3인버터를 구비하여 입력데이터를 지연 및 반전증폭하여 출력하는 데이터 구동부와; 상기 데이터 구동부에서 반전한 입력데이터와 외부의 제어신호를 입력받아 낸드조합하여 출력하는 낸드게이트와, 상기 낸드게이트의 출력신호를 입력받아 반전출력하며, 그 출력단이 상기 데이터 구동부의 출력단에 공통접속된 인버터와, 상기 제어신호에 따라 상기 인버터에 전원전압과 접지전압을 인가제어하는 두 스위칭 수단을 구비하여 상기 입력데이터를 반전한 신호와 제어신호를 입력받아 그 제어신호가 고전위일 때 상기 입력데이터를 반전한 신호를 이용하여 상기 데이터 구동부의 출력데이터의 구동능력을 제어하는 출력제어부로 구성하여 된 것을 특징으로 하는 반도체 메모리의 출력구동회로.