KR0137971Y1 - 차동증폭회로 - Google Patents

차동증폭회로 Download PDF

Info

Publication number
KR0137971Y1
KR0137971Y1 KR2019930016071U KR930016071U KR0137971Y1 KR 0137971 Y1 KR0137971 Y1 KR 0137971Y1 KR 2019930016071 U KR2019930016071 U KR 2019930016071U KR 930016071 U KR930016071 U KR 930016071U KR 0137971 Y1 KR0137971 Y1 KR 0137971Y1
Authority
KR
South Korea
Prior art keywords
differential amplifier
transistor
drain
mos transistor
gate
Prior art date
Application number
KR2019930016071U
Other languages
English (en)
Other versions
KR950007475U (ko
Inventor
김남종
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019930016071U priority Critical patent/KR0137971Y1/ko
Publication of KR950007475U publication Critical patent/KR950007475U/ko
Application granted granted Critical
Publication of KR0137971Y1 publication Critical patent/KR0137971Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current

Abstract

본 고안은 차동증폭회로에 관한 것으로, 종래의 차동증폭호로는 차동증폭시 흐르는 전류를 제어할 수 없어 출력전압 폭이 작아 빠른 스피드를 요구하는 메모리에 적용할 수 없는 단점이 있었다.
본 고안은 이러한 단점을 해결하기 위하여 차동증폭기 전류를 통과시키는 트랜지스터를 제어하는 트랜지스터를 설치하여 차동증폭시 흐르는 전류의 양을 많아지게 하거나 적어지게 함을로써 출력전압 폭을 크게하여 증폭효과를 극대화에 따라 스피드를 빠르게 할 수 있도록 하는 것이다.

Description

차동증폭회로
제1도는 종래 차동증폭회로도.
제2도는 본 고안 차동증폭회로도.
제3도는 종래와 본 고안 차동증폭회로의 출력 비교도.
* 도면의 주요부분에 대한 부호의 설명
M1~M4 : 엔모스트랜지스터 P1,P2 : 피모스트랜지스터
본 고안은 차동증폭회로에 관한 것으로, 특히 증폭효과를 크고 빠르게 하여 빠른 속도를 요구하는 메모리에 적당하도록 한 차동증폭회로에 관한 것이다.
제1도는 종래 차동증폭회로도로서, 이에 도시된 바와같이 입력신호( Vin1,Vin2)가 엔모스트랜지스터(M1,M2)의 게이트에 각기 인가되고, 그 엔모스트랜지스터(M1,M2)의 소오스를 공통접속하여 이 접속점을 제어신호(Φ)가 게이트에 인가되는 엔모스트랜지스터(M3)의 드레인에 접속하고, 상기 엔모스트랜지스터(M1)의 드레인을 소오스에 전원단자(VDD)가 접속된 피모스트랜지스터( P1)의 드레인 및 게이트에 접속하고, 그 피모스트랜지스터(P1)의 게이트를 피모스트랜지스터(P2)의 게이트에 접속하여 전류미러를 구성하고, 상기 엔모스트랜지스터(M2)의 드레인을 상기 피모스트랜지스터(P2)의 드레인과 접속하여 그 접속점을 통해 전압 (Vout)을 출력하게 구성된다.
이와같이 구성되는 차동증폭회로는 입력신호(Vin1,Vin2)의 전압차 (Vin1-Vin2또는 Vin2-Vin1)가 전압(Vout)으로 나타나게 된다.
즉, 제어신호(Φ)가 하이로 인가되는 상태에서 입력신호(Vin1)가 다른 입력신호(Vin2)보다 크면, 엔모스트랜지스터(M1)가 온되고 엔모스트랜지스터(M2)가 오프되어 A점의 전위는 로우가 된다.
이에따라 피모스트랜지스터(P1,P2)가 온되므로 출력(Vout)은 하이로 나타낸다.
반대로 입력신호(Vin1)가 다른 입력신호(Vin2) 보다 작으면 엔모스트랜지스터(M2)가 온되고, 엔모스트랜지스터(M1)가 오프되어 출력(Vout)은 로우로 나타난다.
이와같이 동작되는 종래 차동증폭회로는 입력신호(Vin1,Vin2)의 전압을 비교하여 그 전압차를 출력(Vout)으로 나타나는데 제어신호(Φ)는 차동증폭회로의 동작을 제어하게 된다.
이때 제어신호(Φ)의 제어에 따라 차동증폭회로가 온되면 엔모스트랜지스터(M3)에는 많은 전류가 흘러 증폭효과를 떨어뜨리는 단점이 있었다.
본 고안은 이러한 단점을 해결하기 위하여 엔모스트랜지스터(M3)에 흐르는 전류의 양을 제어하여 출력되는 전압을 더욱 높게하거나 낮게 함으로써 증폭효과를 극대화하여 고속의 스피드를 요하는 메모리에 적용할 수 있도록 한 차동증폭회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안 차동증폭회로도로서 이에 도시한 바와같이 입력신호(Vin1,Vin2)를 엔모스트랜지스터(M1,M2)의 게이트에 각기 접속하고, 상기 엔모스트랜지스터(M1,M2)의 소오스를 공통접속하여 그 접속점을 엔모스트랜지스터(M4)의 드래인을 통해 제어신호(Φ)가 게이트에 접속된 엔모스트랜지스터(M3)의 드레인에 접속하며, 상기 엔모스트랜지스터(M1)의 드레인을 피모스트랜지스터( P1)의 드레인 및 게이트에 접속함과 아울러 상기 엔모스트랜지스터(M4)의 게이트에 접속하고, 상기 피모스트랜지스터(P1)의 게이트를 피모스트랜지스터(P2)의 게이트에 접속하여 전류미러를 구성하고, 상기 엔모스트랜지스터(M2)의 드레인을 상기 피모스트랜지스터(P2)의 드레인에 접속하여 그 접속점을 통해 전압(Vout)이 출력되게 구성한다.
이와같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
본 고안은 제어신호(Φ)를 하이로 인가하는 상태에서 입력신호(Vin1,Vin2)의 전압차가 출력전압(Vout)으로 나타나게 된다.
먼저 입력신호(Vin1)가 다른 입력신호(Vin2) 보다 크면 엔모스트랜지스터(M1)은 온되고 엔모스트랜지스터(M2)는 오프되어 A점의 전위는 로우가 된다.
이와같이 A전위가 로우로 됨에 따라 피모스트랜지스터(P1,P2)가 온되어 출력전압(Vout)은 하이로 나타나게 된다.
이때 엔모스트랜지스터(M4)가 오프상태로 되어 엔모스트랜지스터(M3)를 통해 전류가 흐르지 않으므로 출력전압(Vout)은 더욱 하이로 나타나게 된다.
반대로 입력신호(Vin1)가 다른 입력신호(Vin2) 보다 작다면 엔모스트랜지스터(M1)는 오프되고, 엔모스트랜지스터(M2)는 온되어 A점의 전위는 하이상태로 된다.
이와같이 A점의 전위가 하이로 됨에 따라 피모스트랜지스터(P1,P2)는 오프되고 엔모스트랜지스터(M4)는 온상태로 되므로, 그 엔모스트랜지스터(M4)와 엔모스트랜지스터(M3)를 통해 많은 전류가 흐르게 된다. 따라서 출력전압(Vout)은 더욱 더 로우로 나타나게 된다.
즉 종래의 차동증폭회로와 본 고안 차동증폭회로의 출력전압(Vout)을 비교해 보면 제3도에 도시한 바와같이 종래 보다 현저하게 증폭된 출력전압(Vout)을 얻을 수 있게 됨을 알 수 있다.
상기에서 설명한 바와같이 본 고안은 차동증폭회로가 동작될 경우 흐르는 전류의 양이 많아지거나 적어지게 되어 출력전압 폭을 크게 할 수 있다.
따라서 증폭을 극대화시킬 수 있게 되어 스피드가 빨라지는 효과가 있다.

Claims (1)

  1. 입력신호(Vin1,Vin2)단자를 모스트랜지스터(M1,M2)의 게이트에 각기 접속하고 모스트랜지스터(M1,M2)의 소오스를 공통접속하여 그 접속점을 모스트랜지스터(M4)의 드레인에 접속하고, 제어신호(Φ)단자를 모스트랜지스터(M3)의 게이트에 접속하여 그의 드레인을 상기 모스트랜지스터(M4)의 소오스와 접속하고, 상기 모스트랜지스터(M1)의 드레인을 모스트랜지스터(P1)의 드레인 및 게이트에 접속함과 아울러 상기 모스트랜지스터(M4)의 게이트에 접속하며, 상기 모스트랜지스터(P1)의 게이트를 모스트랜지스터(P2)의 게이트에 접속하고, 상기 모스트랜지스터(M2)의 드레인을 상기 모스트랜지스터(P2)의 드레인에 접속하여 이 접속점에서 출력전압(Vout)이 출력되게 구성한 것을 특징으로 하는 차동증폭회로.
KR2019930016071U 1993-08-19 1993-08-19 차동증폭회로 KR0137971Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930016071U KR0137971Y1 (ko) 1993-08-19 1993-08-19 차동증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930016071U KR0137971Y1 (ko) 1993-08-19 1993-08-19 차동증폭회로

Publications (2)

Publication Number Publication Date
KR950007475U KR950007475U (ko) 1995-03-21
KR0137971Y1 true KR0137971Y1 (ko) 1999-04-01

Family

ID=19361549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930016071U KR0137971Y1 (ko) 1993-08-19 1993-08-19 차동증폭회로

Country Status (1)

Country Link
KR (1) KR0137971Y1 (ko)

Also Published As

Publication number Publication date
KR950007475U (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US4506168A (en) Schmitt trigger circuit
JP2885120B2 (ja) 演算増幅器
US5668483A (en) CMOS buffer having stable threshold voltage
KR100190763B1 (ko) 차동 증폭기
US6133764A (en) Comparator circuit and method
US6414521B1 (en) Sense amplifier systems and methods
JPH01296491A (ja) 基準電圧発生回路
KR0137971Y1 (ko) 차동증폭회로
US4947056A (en) MOSFET for producing a constant voltage
US5164614A (en) Low power bias voltage generating circuit comprising a current mirror
US4859882A (en) Sense amplifier
US5831465A (en) Variable delay circuit
JP3855810B2 (ja) 差動増幅回路
JPH0567950A (ja) コンパレータ
JP3077664B2 (ja) 入力回路
KR100242469B1 (ko) 고속 동작 교차 결합 증폭기
JPH0152928B2 (ko)
KR100281146B1 (ko) 씨모스 낸드회로
JP3052039B2 (ja) 入力アンプ回路
KR100221612B1 (ko) 씨엠오에스 출력버퍼의 바이어스 조정 회로
KR960016343B1 (ko) 씨모오스 연산증폭기
KR0147469B1 (ko) 출력 노이즈 감소회로
KR20040060167A (ko) 저전력 푸쉬 풀 증폭기
JPH0154797B2 (ko)
JP3071034B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041116

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee