KR100239988B1

KR100239988B1 - 발진장치 및 사용방법

Info

Publication number: KR100239988B1
Application number: KR1019940700076A
Authority: KR
Inventors: 알브레흐트 로테르멜
Original assignee: 루엘랑 브리지뜨; 도이체 톰손-브란트 게엠베하
Priority date: 1991-07-15
Filing date: 1992-07-06
Publication date: 2000-01-15
Also published as: EP0594670A1; FI940202A0; DE4123388A1; FI940202A; FI110728B; SG47792A1; EP0594670B1; JPH06508971A; DE59208957D1; WO1993002504A1; JP3347729B2; US5448205A

Abstract

지연소자(10.1, …, 10.ℓ)의 체인을 포함하며, 출력신호를 방출하는 진동자에 관한 것이고, 상기 진동자의 주기(T)는 사실상 체인의 전체 지연에 해당한다. 본 발명의 자동차는 논리단(11)을 가지며, 상기 논리단에는 체인을 따라 분기될 수 있거나 또는 추가 수단에 의해 발생될 수 있는 신호가 인가된다.

논리단은 체인에서 제1지연소자(10.1)의 입력신호에 영향을 미친다. 본 발명의 진동자는 위상 검출기의 일부로 사용될 수 있다.

Description

발진장치 및 사용방법

제1도는 본 발명에 따른 발진기 장치의 제1실시도.

제2a, b, c도는 제1도에 따른 발진기 장치의 다른 버젼에 대한 신호 파형도.

제3도는 데이타 입력장치를 가진 본 발명에 따른 발진기의 제2실시도.

제4도는 발진주기 및/또는 듀티 팩터(TV)를 설정하기 위한 방법의 흐름도.

제5도는 지연소자의 한 가능한 실현도.

제6도는 본 발명에 따른 발진기를 위상 검출기의 일부로써 바람직한 이용도.

제7도는 논리단의 실시도.

본 발명은 지연 소자(10.1,..., 10.ℓ)의 연결을 포함하고 제1값(논리 "1") 및 주기(T)를 가진 제2값(논리 "0")간에 스위치되는 적어도 하나의 주기적 출력 신호단을 방출하는 발진장치에 관한 것이고 상기 발명에 따른 장치의 바람직한 이용에 관한 것이다,

발진기로 지칭되는 발진장치는 공지방식으로 사인, 사각 또는 다른 주기적인 파형을 나타내는 주기적 발진을 방출한다.

상기 출력신호는 크기와 주파수(f)에 의해 정의되고, 상기 주파수의 역수는 발진주기로 지칭되는 주기(T)를 정의한다. 디지탈 스위칭 단은 특히 직각 출력 신호를 발생시키기에 적합하게 되어있다.

예를들어 "lntroduction to VLSI systems", C. Mead, L. Conway, Addison-Wesley Publishing Company, 1980에 공지된 소위 링 발진기는 디지탈 소자를 사용하는 발진기의 한 공지된 실시예를 나타낸다.

링 발진기는 홀수의 인버터가 연이어 체인을 형성하여 직렬로 연결되고 마지막 인버터의 출력은 제1인버터의 입력에 연결되는 방식으로 구성된다.

각 상기 인버터는 시간 지연을 일으키고 출력신호의 발진주기(T)는 인버터의 수 및 각 지연 시간에 의해 결정된다.

발진주기(T) 자체는 전체 지연시간의 두배에 해당한다.

여러 응용에서, 특히 발진기의 출력신호가 위상제어회로(PLL)의 수단에 의해 감시되도록 한 경우에, 발진주기(T)가 사실상 사용되고 있는 인버터 체인의 전체 지연시간에 해당한다면 유리하다.

본 발명의 목적은 지연 소자의 체인을 포함하고, 사실상 상기 체인의 전체 지연 시간에 해당하는 발진주기(T)를 갖는 주기적 발진을 발생시키는 것이 가능한 발진장치를 제안하는 것이다.

상기 목적은 청구범위 제1항의 특징부인, 상기 지연소자들의 체인중 마지막 지연소자의 출력신호로부터 유도된 제1신호가 공급되고, 상기 체인에 배열되어 있는 키 지연소자(10.n)의 출력신호로부터 유도된 제2신호가 공급되고, 그리고, 상기 지연소자들의 제1지연소자(10.1)의 입력에 출력신호를 방출하는 논리단(11)을 포함하며, 상기 주기(T)는 사용되는 상기 지연소자(10.1, ..., 10.ℓ)의 전체 지연시간에 해당하는 값을 가지며, 상기 제2신호가 상기 제1지연소자의 입력신호 전환을 일으키므로 상기 단-출력 신호의 듀티 팩터(TV)는 상기 키 지연소자(10.n)의 위치에 따라 미리 결정되며, 상기 단-출력 신호는 상기 논리단(11) 또는 지연소자(10.1, ..., 10.ℓ)중 적어도 하나의 출력 신호로부터 유도되는 것을 특징으로 하는 발진장치에 의한 카테고리의 장치에 의해 이루어진다.

본 발명에 따라, 지연 소자의 체인이 직렬로 연결되고 상기 직렬회로에 있는 미리 결정된 점에서 분기하는 것이 제안되며, 상기 방식으로 얻어진 신호는 논리 모듈을 포함한 논리단에 공급된다. 논리단은 마지막 지연 소자의 출력과 제1지연 소자의 입력 사이에 연결된다.

바람직하게는 적어도,

-체인의 마지막 지연 소자의 출력신호에서 유도된 제1신호와

-체인 안에 배열된 지연소자의 출력신호로부터 유도된 제2신호가 논리단에 공급된다.

논리회로는 제1지연소자의 입력에 입력신호를 발생시킨다. 주기적인 단-출력 신호는 적어도 하나의 지연소자의 출력신호 또는 논리단의 출력 신호로부터 유도된다. 상기 단-출력신호는 사실상 사용되고 있는 지연소자의 전체 지연시간에 해당하는 주기(T)를 가지며, 특히 논리단 또는 다른 상상할 수 있는 소자에의 지연을 고려할때 상기 단-출력신호는 마지막 및 제1지연 소자간에 배열될 수 있다. 전체 지연 시간은 지연소자의 수 및 각각의 지연 시간에 기인한다.

제2신호는 논리단이 상기 입력신호를 전환하게 하고, 시간이 지연되어 단-출력 신호의 전환이 영향을 받는다.

인버터 또는 당업자에게 공지된 다른 상기 모듈은 적절한 지연소자로써 사용될 수 있다.

상기 발진 장치에서, 간단한 칩을 사용함으로써 발진주기(T) 및/또는 듀티 팩터(TV)가 미리 결정될 수 있는 주기적인 사각 신호를 전달하는 발진기가 실현되는 장점이 있다.

제1 또는 제2신호에 대한 분기의 위치를 바꾸는 전환 수단이 제공된다면, 주파수 및/또는 출력신호의 듀티 팩터는 여전히 발진기가 작동후에도 변화될 수 있다.

예를들어 데이타 입력장치로서, 저장 또는 유사한 것으로써 형성된 기준값 단과, 상기 전환 수단을 제어하는 기준-실제 비교단에 의해서, 출력신호는 상당한 정도까지 미리 결정되고 설정될 수 있다.

추후 실시예에서, 지연소자는 적어도 몇개의 소자의 각 지연시간이 조절될 수 있도록 구성된다. 주기 및/또는 듀티 팩터는 적절한 제어수단에 의해 섬세한 단계로 설정될 수 있다.

본 발명에 따른 발진장치의 바람직한 이용은 위상 검출기의 일부로 사용되었다.

만일 발진기가 미리 결정된 주파수 값을 갖는 발진기 싸이클로 발진한다면, 주기적인 출력신호는 서로 상대적 위상변위된(phase displaced) 각 지연소자의 출력에서 유도될 수 있다.

상기 위상변위된 출력신호는 비교단에 공급되고, 분석될 테스트 신호가 상기 비교단에 공급된다. 비교단은 테스트 신호가 미리 결정된 값을 나타내는때 그리고 디지탈 위상변위 출력신호중 어느 것이 하이(논리 "1" 또는 "하"이) 및 로우(논리 "0" 또는 "로우")의 값인지를 인식한다. 테스트 신호의 위상에 대해 주기적인 출력신호의 위상 각(phase angle)이 추론될 수 있다.

상기 종류의 사용은 발진기 신호의 듀티 팩터 및 주파수에 대한 값이 미리 결정될 수 있을때 특히 유리하다.

상기 내용은 각 지연시간 및/또는 지연소자의 최소한 몇개의 위치가 변경됨으로써 달성될 수 있다.

본 발명에 따른 발진기의 다른 바람직한 이용은 위상제어(PLL)회로의 일부로써 사용된다는 것이다.

상기 회로는 단-출력신호중 하나의 출력 위상을 기준 신호의 기준 위상과 비교하고, 상기 두 위상간에 바람직하지 못한 차이가 있는 경우에 조절신호를 내보낸다. 상기 조절신호에 의해 각 지연시간 및/또는 지연소자의 최소한 몇몇 위치가 변경되어 상기 단-출력 신호 및 기준 신호는 서로 같은 위상에 있게 된다.

상기 형태의 발명에 따른 발진기의 이용은 그중에서도 특히 미리 결정된 값으로 각 지연시간을 유지하는 역할을 한다. 따라서 앞서 언급한 테스트 신호의 위상변위는 매우 명확하게 결정될 수 있다.

본 발명의 추후 특징, 장점 및 상세함은 도면과 함께 다음 실시예에서 기술될 것이다.

실시예를 상세히 기술하기 전에, 도면에서 각 예시된 블럭들은 단지 본 발명의 좀더 나은 이해를 위해서 제공된다는 것이다.

통상, 약간 또는 몇개의 상기 블럭들은 결합해 유니트가 된다. 상기 사실은 집적 또는 혼성 기술 또는 프로그램으로 제어되는 마이크로 컴퓨터로써 또는 마이크로 컴퓨터에 적당한 프로그램의 일부로써 실현될 수 있다.

그렇지만 각 단에 포함된 소자들은 또한 분리되어 실행될 수 있다.

이후, 도면에서 수단 및 신호파형은 각각 같은 지시심볼로 되어있고, 일단 지시 심볼들이 기재되면 본 발명의 이해에 필요한 경우에만 추후 기술에서 다시 기재될 것이다.

제1도는 본 발명에 따른 발진기 장치의 제1실시예이다.

지연소자(10.1, ..., 10.ℓ)의 체인은 직렬로 연이어 연결된다. 상기 실시예에서 AND 게이트(12)와 NOR 게이트(13)를 갖는 논리단(11)은, AND게이트(12)의 제1입력(12a)과 동일한 논리단의 제1입력(11a)에서, 인버터로써 구성된 마지막 지연 소자(10.ℓ)의 출력에 연결된다.

AND 게이트(12)의 제2입력(12b)에 대응하는 논리단(11)의 제2입력(11b)은 지연소자(10.m)의 출력에 연결된다. 상기 지연소자의 출력은 지연소자(10.m+1)의 입력에 연결된다.

AND 게이트(12)의 출력(12c)은 NOR 게이트(13)의 제1입력(13a)을 향한다. 상기 NOR 게이트의 제2입력(13b)은 논리단(11)의 제3입력(11c)에 대응하며, 지연소자(10.n+1)의 입력을 향하는 지연소자(10.n)의 출력에 연결된다.

NOR 게이트(13)의 출력(13c)은 논리단(11)의 출력(11d)에 대응하고, 스위치(20)의 제1단자를 향하며, 상기 스위치의 제2단자는 제1지연소자(10.1)의 입력에 연결된다. 발진기 장치의 출력신호 또한 여기서 나타난다.

제1도에 따른 버젼의 발진기에 대한 동작은 제2a, b, c도로 구성된 제2도의 다이아그램을 이용해 기술될 것이다.

제1버젼의 실시예에서, 체인은 32개의 지연소자, 다시말해 ℓ=32, 로 구성되있다. 따라서 마지막 지연 소자는 10.32 로 표시된다. 22는 m에 대해서 사용되고, 그 결과 22번째 지연소자(10.22)의 출력은 논리단(11)의 제2입력(11b)을 향한다. 추후, 제15번째(n) 지연소자(10.15)의 출력은 논리단(11)의 제3입력(11c)에 연결된다. 초기에, 지연소자(10.1, ..., 10.32)의 모든 입력은 논리 "0"(로우) 상태에 있다고 가정할 것이다. 결과적으로, 제32번째 지연소자(10.32)는 인버터로써 실행되고, 출력에서 논리 "1"(하이)인 신호를 내보낸다. 초기에 로우는 AND 게이트(12)의 제2입력(12b)에서 나타나기 때문에, 상기 AND 게이트는 출력(12c)으로부터 로우신호를 NOR 게이트(13)의 제1입력(13a)에 내보낸다. 마찬가지로 로우신호가 NOR 게이트(13)의 제2입력(13b)에 나타나기 때문에, 하이 신호는 NOR 게이트(13)의 출력(13c)에 나타난다.

NOR 게이트(13)의 지연소자(10.15)는 물론 AND 게이트(12)의 지연소자(10.22, 10.32)의 출력신호에 대한 시간 파형은 제2a도에 밑으로 연이어 예시되었다. 이후에, 각 지연소자는 제2a도의 최상위 선에 의해 정의된 한 단위의 지연시간을 갖는다고 가정될 것이다.

AND 게이트(12)와 NOR 게이트(13) 둘다 개별적으로 한 단위의 지연 시간을 나타낸다.

t=0 인 시점에서, 스위치(20)가 닫혀지고, NOR 게이트(13) 출력(13c)의 하이 신호가 제1지연소자(10.1)의 입력에 인가된다. 따라서, 제1전면(front), 다시말해 "로우"에서 "하이"로의 전이가 일어나게 되고, 전체적으로 15 단위시간후에 지연소자(10.15)(10.n)의 출력에 이르며, NOR 게이트(13)(에지 A)의 제2입력(13b)에 이른다. 상기 사실은 t=16 시점에서, 제1지연소자(10.1)의 입력에 공급되었던 로우 신호가, NOR 게이트(13)(에지 B)의 출력(13c)에 나타나는 효과를 가진다. 따라서, 제2전면, 다시말해서 "하이"에서 "로우"로의 전이가 일어나며, 제1지연소자의 입력에서 시작한다.

t=22 인 시점에서, 제1전면은 지연소자(10.22)의 출력에 이르고, 하이신호가 AND 게이트(12)(에지 C)의 제2입력(12b)에 인가된다. 하이신호는 또한 제1입력(12a)에서 나타나기 때문에, 상기는 t=23 인 시점에서, 하이신호가 게이트(12)의 출력(12c)에 나타난다(에지 D). 상기 출력(12c)의 하이신호는 동시에 NOR 게이트(13)의 제1입력(13a)에 나타나지만, 상기 신호의 특성은 하이 신호가 이미 제2입력(13b)에 나타나 있기 때문에 영향을 받지 않는다.

t=31 인 시점에서, 제2전면은 지연소자(10.15)의 출력에 이르고, NOR 게이트(13)의 제2입력에 이른다(에지 E). 그렇지만 AND 게이트(12)의 하이 출력신호가 여전히 상기 AND 게이트의 제1입력에 존재하기 때문에, 추후에 시간에 대해 어떤 것도 일어나지 않는다. t=32 인 시점에서, 제1전면은 마지막 지연 요소(10.32)의 출력에 이른다. 상기 마지막 지연소자(10.32)는 인버터로 구성되어 있기 때문에, 제1전면은 "하이"에서 "로우"로의 전환이 일어나게 한다(에지 F). 상기 로우 신호는 동시에 AND 게이트(12)의 제1입력(12a)에 나타나고, 상기는 로우 신호가 출력(13c)에서 t=33 시점(에지 G)에 이용될 수 있게 한다. 로우신호는 NOR 게이트(13)의제1입력(13a)에 동시에 나타나고, 논리 "0"에서 논리 "1"로의 전환이 출력(13c)에서 t=34 시점(에지 H)에 일어나게 한다.

상기 출력신호는 동시에 제1지연소자(10.1)의 입력에 나타나고, 지연소자의 체인(10.1, ..., 10.32)를 통해서 진행하는 제3전면을 일으키고, 대응 게이트(12 또는 13)의 전환을 이미 언급한 것과 유사하게 일으킨다. 따라서, 에지(A', B', C' 등)은 이미 기술된 에지(A, B, C 등)에 유사한 의미를 갖고 야기된다.

결과적으로, NOR 게이트(13)의 출력신호와 동일한 파형이며 제2a도에 가장 하부 곡선으로 도시된 주기신호는 발진기 장치의 출력에 나타난다. 주기는 T=34 시간 단위에 해당한다. 상기 주기는 32개의 지연소자(10.1, ..., 10.32)와 추가로 게이트(12 및 13)의 전체 지연시간에 해당한다. 상기는

T = ℓ + 2

를 의미한다.

상기 신호의 듀티 팩터(TV)는 여기서 신호가 "하이"인 시간대 "로우"인 시간으로써 정의되고,

TV = 16 단위시간 : 18 단위시간

에 해당한다.

상기 듀티 팩터는 제n번째 지연소자(10.n)의 위치에 의해 결정된다 :

TV = n + 1/ (ℓ + 1-n).

상기 관계식의 오른쪽에 있는 수는, 제n번째 지연소자(10.n)의 출력에 이르기 위해 n 단위시간이 필요로 하는 제1전면에서 얻어진다. 하나의 다음 단위시간후에, 다시말해서 n+1 단위시간 전체 후에, NOR 게이트(13)의 출력(13c)에서 전환이 일어난다. 그때까지, 발진기 출력신호는 하이이다.

대부분은, 다시말해서 발진기 출력신호가 로우인 시간은,

T - (n+1) = ℓ + 1 - n.

에 의해서 결정된다.

발진 주기 T 는 n 및 m 에 대해서 다음 조건이 만족될때 지연소자의 수에 직접 관련된다. :

1.) n은ℓ/2보다 작거나 같아야 한다.

에지(E) (제2a도 참조)는 에지(F)전 시간에 일어난다. 다른 경우에, 다시말해서 n 이 ℓ/2 보다 큰 경우에, 에지(E)는 에지(F)후 시간에 일어나고, 따라서 게이트(13)로부터 출력신호의 주기끝은 지연소자의 수에 대한 직접적인 수치를 나타내는 소자(10.32)에서 나온 출력신호에 의해 결정되지 않는다.

2.) m 은 2 * n 보다 작아야 한다.

m 이 2 * n 보다 큰 경우에, 다시말해서 m 이 상기 예에서 30 이상이라면, 그땐 곡선의 에지(C)(10.m)는 게이트(12)의 출력 곡선에 대한 에지(D)가 곡선의 에지(E)(10.15)후에 상승하며, 출력신호(13)에서 점프가 일어나게 되는 효과를 갖는다.

3.) m 은 ℓ -(n+1) 보다 크거나 같아야 한다.

곡선(10.m)의 에지(I)는 그렇지않으면 곡선(1O.ℓ)의 에지(F)전에 떨어질 것이다. 결과적으로, 게이트(12) 출력신호 및 게이트(13) 출력신호 둘다의 에지(G)는 ℓ 의 크기, 다시말해서 지연소자의 수에 직접적으로 의존하지 않을 것이다.

따라서, 지연소자(10.n, 10.m 및 10.ℓ)의 출력에서 얻은 신호는 발진기 출력신호의 제1전환이 제n번째 지연소자(에지 A, A', ...)의 출력에 의해 일어나고, 발진기 출력신호(에지 H, H', ...)의 제2전환은 마지막 지연소자(10.ℓ)(에지 H, H', ...)의 전환에 의해 일어나게 되는 방식에서 선택되어야 한다. 따라서, 논리단(11)에 기인한 지연이 고려되어야 한다.

상기 형태의 동작방법은 제m번째 지연소자(10.m)의 출력신호는 지시된 것처럼 논리단(11)에 의해 처리함으로써 상기 실시예에서 실현된다. 그러므로 m 은 전술한 바와 같이 선택되어야 한다.

스위치(20)의 존재는 주로 실시예의 동작 방법을 좀더 잘 기술하는 역할을 한다. 그렇지만 상기 스위치는 온/오프 스위치 역할을 한다고 여길 수 있다.

논리단이 언급된 한 지연과 다른 지연을 일으키는 경우에는, 발진주기(T) 및 듀티 팩터(TV)에 대한 값이 이에 따라 변경된다.

제1실시예의 다른 버젼에 대한 신호 파형은 제2b도에 예시된다. 상기 예에서는, 다음 파라미터들이 선택된다 :

n = 13, m = 26, ℓ = 32.

만일 스위치(20)가 t=0 시점에서 닫혀지고, 로우에서 하이로의 전이를 나타내는 제1전면이 제1지연소자(10.1)에서 시작해서 다음 지연소자로 진행한다는 것이 한번 더 가정된다면, 예시된 파형이 제2a도의 파형과 유사하게 일어난다. t=13 인 시점에서, 상기 제1전면은 NOR 게이트(13)의 제2입력(13b)에 이르고, t=14 인 시점에서는, 제2전면이 하이에서 로우로 가는 제1지연소자의 입력에서 일어나게 된다. 예시된 신호파형의 추후 정의는 제2a도에 관련되는 기술에 유사하게 일어난다.

상기 변형에서, m = 2 * n 이기 때문에 임계점이 발생하고, 게이트(12) 출력 신호의 에지(D2)는 물론 지연소자(10.13) 출력신호의 에지(E2)가 동일한 시점(t=17)에서 나타난다는 것이 지적된다. 여기서 이뤄진 표현에서, 상기는 게이트(13)의 출력 신호에 어떤 영향도 주지않아야 하지만 실제에서 보장되지 않는 부분이 생길 수 있다.

제1도에서 추후 버젼의 실시예에 대한 신호 파형은 제2c도에서 예시된다.

상기예에서,

n = 8, m = 14, ℓ = 20

로 선택되었다.

주기(T)는 전술한 내용에 대응함을 명확히 알 수 있고, 다시말해

T = ℓ + 2 = 22 단위시간.

신호의 추후 파형은 이미 언급한 것과 유사하게 유도될 수 있고, 상기 시점에서 추후 조사할 필요성이 없다.

본 발명의 다른 실시예는 제3도에서 예시된다. 지연소자(10.1, ..., 10.ℓ-1) 및 또한 마지막 지연소자(10.ℓ)을 포함한 발진기 장치에 덧붙여, 데이타 입력 유니트(15)로부터 신호를 받는 전자 제어 유니트(14)가 예시되어있다. 상기 유니트(15)를 통해서 발진주기와 역수에 해당하는 주파수의 기준값(fref) 및 듀티 팩터에 대한 기준값 (TVref)이 공급될 수 있다.

제어장치(14)의 다음 입력은 논리단(11)의 출력(11)에 연결된다. 전자제어장치(14)는 듀티 팩터 스위치(16)에 신호(STV)를 내보내고, 상기 스위칭 입력에 지연소자(10n+1, 10.n, ...)의 출력이 연결된다. 듀티 팩터 스위치(16)의 스위칭 출력은 논리단(11)의 제3입력(11c)에 연결된다.

더 나아가 전자제어장치(14)는 제어신호(Sm)을 제2스위치(17)의 제어입력에 내보내고, 상기 스위칭 입력에 지연소자(10m+1, 10.m, ...)의 출력이 연결된다. 상기 스위칭 출력은 논리단(11)의 제2입력(11b)에 연결된다.

더욱이, 전자제어장치(14)는 신호(Sf)를 주파수 스위치(18)의 제어입력에 내보내고, 상기 스위칭 입력에 지연소자(10.ℓ-1, 10ℓ-2, ...)의 출력이 연결된다.

전자제어장치(14)는 표시장치(19)에 연결되고, 상기 표시장치에는 주파수(fref) 및/또는 듀티 팩터(TVref)의 입력시 발생하는 에러가 표시될 수 있다.

표시장치(19)는 표시기로써는 물론 단순 경보램프로써 구축될 수 있고, 상기 표시기를 통해서 에러의 폭넓은 설명이 문자와 숫자 조합의 심볼을 사용하여 일어날 수 있다.

더 나아가, 발진기의 동작상태는 표시장치(19)에 의해서 표시될 수 있다.

제3도의 실시예에 대한 동작은 제4도의 흐름도를 통해서 기술될 것이다.

100 단계에서 시작한 후에, 데이타 입력유니트(15)(101 단계)에 의하여 주파수(fref) 및 듀티 팩터(TVref)에 대한 기준값을 입력한다. 값(ℓref)은 102 단계에서 값(fref)으로부터 결정되고, 값(mref)은 값(TVref)로부터 결정된다.

103 단계에서, 값(ℓref)이 지연소자의 전체수에 대응하는 최대값(Imax) 보다 큰지 크지 아니한지는 가능하다면 게이트(12, 13)와 같은 추후 지연을 고려하여 결정된다. 상기 사실이 "예"인 경우엔 본 발명에 따른 방법은 104 단계를 향하고, 상기 단계에서 에러가 표시유니트(19)에 의해 표시된다. 103 단계에서, ℓ ref 가 ℓ max 와 같거나 또는 좀더 작다고 결정된 경우에, 상기 방법은 nref 가 ℓref/2 와 같은가 또는 좀더 작은가가 결정되는 105 단계를 향한다. "아니오"인 경우에, 상기 105 단계는 한번더 에러 표시(106 단계)를 향하고, 105 단계의 결과가 "예"인 경우에, 상기 방법은 계속해서 107 단계로 간다. 104 및 106 단계후에 다시 한번더 101 단계로 귀환하며, 상기 단계에서 주파수(fref) 및 듀티 팩터(TVref)의 새로운 입력이 발생할 수 있다.

107 단계에서, 값(m)은 상기에서 이루어진 설명에 따라 결정된다. 그리고 나서 108 단계를 따른다. 상기 108 단계에서,

-ℓ ref 는 적당한 제어신호(Sf)와 연계되고,

-nref 는 적당한 제어신호(STV)와 연계되고,

-m 은 적당한 제어신호(Sm)과 연계된다.

상기 제어신호는 대응 스위치(16, 17 및 18)의 제어입력으로 넘겨진다. 109 단계에서 NOR 게이트(13)의 출력(13c)에 나타난 출력신호는 주파수 및 듀티 팩터에 대해서 기준값과 비교되며, 정정이 요구되는 경우에 상기 과정은 110 단계에서 수행된다. 100 단계후 또는 109 단계에서 어떤 정정도 필요치 않은 경우에 109 단계의 질문이 다시 일어난다.

미리 설정된 기준값과 출력신호와의 비교는 당업자에게 공지된 평가 수단에 의해 일어난다.

따라서, 예를들어 주파수 및 위상 측정장치에 의해서 실제값을 평가하고, 결과로 얻어진 값을 보정을 위해서 사용하는 것이 생각될 수 있다.

더 나아가 PLL 회로의 사용 또한 생각해 볼 수 있다.

결과적으로, 제3도의 실시예에서, 발진주기(T)는 지연소자의 전체 수가 주파수 스위치(18)를 제어함으로써 변경될때 변화될 수 있다.

듀티 팩터(TV)는 듀티 팩터 스위치(16)를 제어함으로써 미리 결정될 수 있다.

상기 제어스위치(16, 18)은 제1, 제2 또는 제3신호가 유도되는 각 지연소자의 위치를 변경한다.

유사하게 적어도 몇개의 지연소자의 각 지연 시간이 변경되는 것을 상정할 수 있다. 발진 주기(T) 및/또는 듀티 팩터(TV)는 세밀한 단계로 변화 될 수 있다.

이용되는 지연소자(10.1, ..., 10.ℓ-1)중 하나에 대한 바람직한 실시예는 제5도에서 기술된다.

따라서, 입력(22a)에 나타난 신호는, 제1인버터(20) 및 제2인버터(21)를 연이어 연결함으로써 지연되고 반전되지 않은 형태로 출력(22b)에 보내진다.

인버터(20, 21)의 각 지연시간은 제5도에 예시된 지연소자(10)의 각 지연 시간을 결정한다.

제5도에 덧붙여, 게이트 단자가 제1제어입력(24)을 향하는 제1지연 트랜지스터(23)와 게이트 단자가 제2제어입력(26)을 향하는 제2지연 트랜지스터(25)가 제공된다.

지연 트랜지스터(23, 25)는 제1인버터(20), 접지단자 및 양전압 공급(V+)에 직렬로 연결된다.

제어된 지연 트랜지스터(23 또는 25)의 소스-드레인 저항은 제어입력(24, 26)중 하나에서 제어신호들에 의해 변경된다.

제1지연트랜지스터(23)에 대한 상기 저항의 증가시, 제1인버터(20)의 지연시간은 입력(22)에 논리 "로우"로 나타난 에지를 가진 신호에 대해서 증가된다.

제2지연 트랜지스터(25)에 대한 저항이 증가할때, 제1인버터(20)의 지연 시간은 입력(22)에 나타난 논리 "하이"에지를 갖는 신호에 대해 증가된다.

따라서, 제1인버터(20) 및 결과적으로 전체 지연소자(10)의 각 지연 시간은 제어입력(24, 26)에서 제어신호에 의해 변화될 수 있다.

지연소자를 포함한 발진기 장치에 대한 바람직한 응용은 제6도에 예시되었다.

스위칭 장치(27)는 다수의 스위칭소자(27.1, ..., 27.ℓ)를 포함하며, 상기 소자는 레지스터, 기억장치, 유지요소(래치) 또는 유사한것 등에 의해 실현된다. 지연소자(10.1, ..., 10.ℓ)의 입력은 스위칭소자(27.1, ..., 27.ℓ)의 제1스위칭 단자들중 각 하나에 연결된다.

스위칭 소자(27.2, ..., 27.ℓ-1)의 제2스위칭 단자는 인버터(28.2, ..., 28.ℓ-1)의 각 입력과 NOR 게이트(29.1, ..., 29.ℓ-2)의 각 제1입력 양쪽에 연결된다.

제1스위칭소자(27.1)의 제2스위칭단자는 제1인버터(28.1)의 입력을 향하고 마지막 소자(27.ℓ)의 제2스위칭단자는 단지 NOR 게이트(29.ℓ-1)의 제1입력에만 연결된다.

인버터(28.1, ..., 28.ℓ-1)의 출력은 NOR 게이트(29.1, ..., 29.ℓ-1)의 각 제2입력에 연결된다.

스위칭 장치(27)의 제어입력은 분석될 테스트 신호가 입력에서 공급되는 임계값 단(30)의 출력과 연결된다.

제6도에 따른 장치는 발진기 장치가 발진하는 특정 싸이클을 참고하여 테스트 신호의 위상각을 결정하는 역할을 한다.

미리 결정된 임계값을 초과하거나 미치지 못할때는, 테스트 신호는 관련 시점에서 임계값단(30)이 논리 "하이" 또는 "로우"를 갖는 신호를 출력에서 내보내게 한다.

"하이"로 표시된 에지에 대해서, 스위칭 장치(27)는 모든 스위칭소자(27.1, ..., 27.ℓ)가 닫혀지는방식으로 제어될 수 있다. "하이"에서 "로우"로의 전이(transition)가 있는 지연소자(10.1, ..., 10.ℓ)의 입력신호에 의존하여, NOR 게이트(29)중 하나는 "하이" 신호를 내보낸다.

상기 과정은 도시되지 않은 평가 단(evaluating stage)에 의해서 결정되고, 발진기 싸이클을 기준으로 테스트 신호의 위상각이 추정될 수 있다.

바람직하게는, 인버터(28)의 입력단은 예를들면 짧은기간 인가된 전압이 예를 들면 입력(게이트) 캐패시턴스에 저장되는 방식으로 구성된다.

출력신호의 상응하는 저장은 미도시된 평가단 또는 부가된 기억장치에 의해 일어난다.

더 나아가 스위칭장치(27)는 레지스터, 기억장치, 유지요소(래치) 또는 유사한 것등으로 구성되며, 신호의 저장이 여기서 일어난다로 상정할 수 있다.

만일 N0R 게이트 대신에, 익스클루시브 NOR 게이트가 사용된다면, 하이 출력 신호는 "로우" 에서 "하이"로 전이시 추가로 발생한다.

상기 실시예의 버젼은 기술된 실시예에 대해 앞서 언급되었던 특성의 결합을 포함할 수 있다.

따라서, 지연소자의 위치 및/또는 각 지연시간을 변경함으로써 발진주기(T) 및/또는 듀티 팩터(TV)에 대한 값을 설정하는 것은 특히 바람직하다.

예를들어 텔레비젼 수평 동기 펄스는 테스트 신호로써 역할을 할 수 있다. 상기 테스트신호의 위상각은 제6도에 예시된 위상 검출기에 의해 결정될 수 있고, 적절한 수단에 의해 평가될 수 있다. 끝으로, 발진기 장치가 텔레비젼 세트의 클럭 주파수와 정확하게 같은 주파수로 발진하는 것은 바람직하다.

만일 발진기 싸이클의 주파수가 PLL 회로에 의해 감시되고, 적당한 위치 및/또는 각 지연시간의 제어에 의해 클럭 주파수에 일치시켜지면, 상기 조정은 매우 근접하게 맞추어질 수 있다.

다른 기준 주파수가 또한 클럭 주파수 대신에 PLL단에 공급되어 발진기가 동조될 수 있다.

논리단(11)은 당업자에게 공지된 디지탈 모듈의 다른 결합으로 구성될 수 있다. 예시적인 실시예는 제7a, b, c도로 구성된 제7도에 도시되있다.

지금까지 예시된 실시예에서, 우리는 반전(invering) 특성을 가지는 마지막 지연소자를 가정 했다. 대신에 만일 비-인버팅 소자가 사용된다면, 논리단(11)은 그에 따라 적절히 변형되어야 한다.

기술된 버젼의 실시예는 적어도 다음 변형중 하나를 가질 수 있다.

- 지연소자(10.1, ..., 10.ℓ-1)는 제ℓ번째 지연소자(10.ℓ)과 동일한 각 두개의 인버터로 구성될 수 있다. 따라서, 모든 지연소자의 지연시간은 전술한 내용과 같지 않고, 상기 소자는 이에 상응하는 출력신호를 이끈다 ;

- 논리 단(11)의 일부로써, 제n번째단(10.n)(에지 A, A', ...)의 출력신호의 제1전환을 검출하고, 발진기 출력신호(에지 B, B', ...)의 제1전환을 일으키는 수단이 제공될 수 있다.

더욱이, 발진기 출력신호의 대응상태는 마지막 지연소자(10.ℓ)의 출력신호에 대한 제1전환이 일어날때까지(에지 F, F', ...) 유지된다. 상기 전환이 검출되고, 그때 발진기 출력신호가 전환된다(에지 H, H', ...). 제m번째 지연소자(10.m)의 출력신호를 공급하는 것은 없어도 된다 ;

만일 단계적인 출력신호가 저역 필터 또는 유사한 것에 공급된다면, 싸인, 삼각 등의 출력신호가 얻어질 수 있다.

따라서, 지연소자의 체인을 포함하고, 주기(T)가 사실상 전 체인의 전체 지연시간에 해당하는 출력신호를 내보내는 발진기가 제안되었다.

본 발명에 따른 발진기는 논리단을 나타내는데, 상기 논리단에는 체인에서 분리되어 벗어나거나 또는 보조수단에 의해 발생된 신호가 공급된다. 그 결과 논리단은 체인의 첫번째에 위치한 지연소자의 입력신호에 영향을 미친다.

본 발명에 따른 발진기는 위상 검출기의 일부로 사용될 수 있다.

Claims

지연소자(10.1, ..., 10.ℓ)들의 체인을 포함하고, 주기(T)를 가지고 제1값(논리 "1") 및 제2값(논리 "0")간에 스위치되는 적어도 하나의 주기적인 단-출력 신호를 방출하는 발진 장치에 있어서,

- 상기 지연소자들의 체인중 마지막 지연소자의 출력신호로부터 유도된 제1신호가 공급되고,

- 상기 체인에 배열되어 있는 키 지연소자(10.n)의 출력신호로부터 유도된 제2신호가 공급되고, 그리고, 상기 지연소자들의 제1지연소자(10.1)의 입력에 출력신호를 방출하는 논리단(11)을 포함하며,

상기 주기(T)는 사용되는 상기 지연소자(10.1, ..., 10.ℓ)의 전체 지연시간에 해당하는 값을 가지며, 상기 제2신호가 상기 제1지연소자의 입력 신호 전환을 일으키므로 상기 단-출력 신호의 듀티 팩터(TV)는 상기 키 지연소자(10.n)의 위치에 따라 미리 결정되며, 상기 단-출력 신호는 상기 논리단(11) 또는 지연소자(10.1, ..., 10.ℓ)중 적어도 하나의 출력 신호로부터 유도되는 것을 특징으로 하는 발진장치.
제1항에 있어서, 제1값(논리 "1")에서 제2값 (논리 "0")으로 입력 신호의 전환은 상기 제2신호의 제1에지(A)에 의해서만 일어나고, 제2값(논리 "0")에서 제1값(논리 "1")로 입력신호의 전환은 상기 제1신호의 제1에지(F)에 의해서만 일어나도록, 제3신호를 상기 논리단(11)에 공급하거나 상기 논리단(11)과 연계된 수단이 상기 논리단(11)을 제어하는 것을 특징으로 하는 발진장치.
제2항에 있어서, 공급된 상기 제3신호는, 상기 체인안에 배열되어 있는 다음 지연소자(10.m)의 출력신호로부터 유도되는 것을 특징으로 하는 발진장치.
제1 내지 3항중 어느 한 항에 있어서, 상기 단-출력 신호의 주기(T) 및/또는 듀티 팩터(TV)가 사전 설정된 값이 되도록, 상기 단-출력 신호에 대한 기준값이 기준값 단으로부터 공급되는 제어수단이 제공되며, 상기 체인내에 배치된 적어도 몇개의 지연수단(10.1, ..., 10.ℓ)의 각 지연시간은 미리 결정가능하고 상기 제어 수단에 의해 제어되는 것을 특징으로 하는 발진 장치.
제4항에 있어서, 상기 제어수단(14)은 상기 제1, 제2 및/또는 제3신호가 유도되는 상기 지연소자의 위치를 변경하는 스위칭 장치(16, 17, 18)를 제어하며, 상기 체인의 마지막 지연소자(10.ℓ)의 출력신호는 상기 논리단(11)의 상기 제1입력(11a)에 제공되고 상기 체인에 위치한 지연소자(10.m, 10.m+1, ...)의 출력신호는 상기 논리단(11)의 제2입력(11b)에 제공되는 것을 특징으로 하는 발진장치.
제1 내지 3항중 어느 한 항에 따른 발진 장치를 위상 검출기의 일부로 사용하는 방법에 있어서, 상기 발진장치는 상기 체인에 배열된 상기 지연소자(10.1, ..., 10.ℓ)중 적어도 몇개의 츨력 신호로부터 형성된 위상 변위된(phase displaced) 단-출력신호를 방출하며, 상기 단-출력신호의 위상 변위는 상기 체인내의 상기 소자들의 위치에 의해 결정되는 것을 특성으로 하는 발진장치를 위상검출기의 일부로 사용하는 방법.
제6항에 있어서, 상기 체인에 배열된 상기 지연소자(10.1, ..., 10.ℓ)중 적어도 몇개의 각 지연시간은 사전 결정 가능하며, 상기 단-출력 신호의 위상 변위는 상기 각 지연시간을 설정함으로써 및/또는 상기 지연소자(10.1, ..., 10.ℓ)중 적어도 몇개의 위치를 변경함으로써 미리 결정될 수 있는 것을 특징으로 하는 발진장치를 위상검출기의 일부로 사용하는 방법.
제7항에 있어서, 상기 발진장치는, 상기 단-출력 신호의 출력 위상을 기준신호의 기준 위상과 비교하고 상기 두 위상간에 차이가 날 경우 상기 지연소자(10.1, ..., 10.ℓ)중 적어도 몇 개의 각 지연시간 및/또는 위치를 변경시키는 조절신호를 방출하는 위상제어(PLL) 회로의 일부로써 사용되는 것을 특징으로 하는 발진장치를 위상검출기의 일부로 사용하는 방법.