KR19990006010A - 반도체 소자의 링 오실레이터 - Google Patents

Abstract

본 발명은 반도체 소자의 링 오실레이터에 관한 것으로 기존의 링 오실레이터에 지연수단과 이를 제어하는 제어장치를 추가하여 여러가지의 주파수를 갖는 출력파형을 발생시키기 위한 것이다.

Description

반도체 소자의 링 오실레이터

본 발명은 반도체 소자의 링 오실레이터에 관한 것으로, 특히 딜레이 요소와 이를 제어할 수 있는 데이타 레지스터를 추가하여 출력신호의 주파수를 여러가지로 발생시킬 수 있는 링 오실레이터에 관한 것이다.

일반적으로 VCO(Voltage Controlled Oscillator)회로를 설계할 때 고정된 주파수를 가지는 회로를 사양(Spec)에 맞도록 디자인하게 되는데 이 경우 사양을 만족시키지 못할 경우 재설계가 불가피하게 된다.

도1은 종래기술에 따른 링 오실레이터를 나타낸 것으로, 최종단의 출력신호가 최선단의 입력단으로 피드백되고 다섯개의 인버터로 구성된 인버터 체인과, 상기 각 인버터의 피모스형 트랜지스터 소스 단자와 전원전압 단자 사이에 연결되고 게이트가 공통 접속된 다섯개의 피모스형 트랜지스터와, 상기 각 인버터의 엔모스형 트랜지스터 소스 단자와 그라운드 사이에 연결되고 게이트가 공통 연결되어 입력신호를 수신하는 다섯개의 엔모스형 트랜지스터와, 게이트 및 드레인 단자가 상호 접속되어 상기 다섯개의 피모스형 트랜지스터 공통 게이트 단자에 접속되며 소스 단자가 전원전압 단자에 연결되는 한개의 피모스형 트랜지스터와, 게이트로 입력신호를 수신하고 드레인 단자가 상기 한개의 피모스형 트랜지스터 드레인 단자에 연결되고 소스 단자가 접지전압 단자 사이에 연결되는 한개의 엔모스형 트랜지스터로 구성된다.

가령, 최종단 인버터의 출력신호가 하이라고 가정하면 상기 하이신호는 최선단 인버터의 엔모스형 트랜지스터를 턴온시켜 접지전압 두번째 인버터의 피모스형 트랜지스터로 인가된다.

따라서, 두번째 인버터의 피모스형 트랜지스터가 턴온되어 하이신호가 세번째 인버터의 엔모스형 트랜지스터 게이트로 인가된다.

따라서, 세번째 인버터의 엔모스형 트랜지스터가 턴온되어 로우신호가 네번째 인버터의 피모스형 트랜지스터 게이트로 인가된다.

따라서, 네번째 인버터의 피모스형 트랜지스터가 턴온되어 하이신호가 다섯번째 인버터의 엔모스형 트랜지스터 게이트로 인가된다.

따라서, 다섯번째 인버터의 엔모스형 트랜지스터가 턴온되어 로우신호가 최종단 인버터의 출력단에 발생된다.

즉, 최초 최종단 인버터의 출력신호가 하이이면 한번의 피드백을 거치고 나면 위상이 반전된 로우신호가 출력되고 다시 한번의 피드백을 거치고 나면 원래의 하이신호가 출력된다.

따라서 출력되는 파형은 동일한 주파수를 갖는 일정 신호가 출력된다.

도4의(a)에 나타낸 파형은 이를 나타낸 것이다.

그런데 종래의 링 오실레이터는 상기한 바와 같이 한 종류의 결정된 주파수 만을 발생시키는 관계로 제품의 사양을 만족시키지 못할 경우 재설계가 불가피하며 출력파형이 사인파의 형태를 갖추고 있어 디지탈 회로에 연결시킬 경우 출력단에 버퍼를 달아주어야 하는 문제점이 있다.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 딜레이 수단과 이를 제어할 수 있는 제어수단을 추가하므로서 여러가지의 주파수를 가지는 출력파형을 만들어낼 수 있는 링 오실레이터를 제공함에 그 목적이 있다.

도 1은 종래기술에 따른 링 오실레이터

도2는 본 발명의 일 실시예에 따른 링 오실레이터.

도3은 상기 도2의 딜레이부와 데이타 레지스터에 대한 상세 회로도.

도 4는 상기 도2에 대한 동작 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 지연장치, 200 : 제어장치

상기 목적 달성을 위한 본 발명의 링 오실레이터는 최종단의 출력이 최선단의 입력으로 피드백되고 전단의 출력신호를 수신하는 인버터로 구성되는 인버터 체인과,

상기 인버터 체인의 각 피모스 소스단자로 흐르는 동작전하량을 제어하기 위한 제1 인버터 체인 제어수단과,

상기 인버터 체인의 각 엔모스 소스단자로 흐르는 동작전하량을 제어하기 위한 제2 인버터 체인 제어수단을 포함하는 반도체 소자의 링 오실레이터에 있어서,

상기 인버터 체인의 각 인버터 출력단에 연결되고 소정의 제어신호에 의해 각 출력신호를 일정시간 지연시키는 지연수단과,

외부 클럭에 의해 데이타가 설정되면 해당 스위치를 동작시켜 상기 지연수단의원하는 저항값을 선택하는 제어수단을 구비함을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.

도2는 본 발명의 일 실시예에 따른 링 오실레이터를 나타낸 회로도로서, 종래의 링 오실레이터에 일정시간의 지연을 위한 지연수단과 이를 제어할 수 있는 제어수단을 구비하였다.

즉, 인버터 체인을 구성하는 각 인버터의 출력단에 동일한 지연장치(100)를 삽입하고 이를 제어할 수 있는 제어장치(200)를 별도로 추가하였다.

여기서, 지연장치(100)는 도 3b에 제어장치(200)는 도 3a에 각각 나타내었다.

도 3b는 10개의 스위치(s0∼s9)와 9개의 저항(100∼900kΩ)으로 이루어지는 지연장치(100)이다.

기존의 링 오실레이터에서 출력되는 파형을 위해 10개의 스위치중 한개는 저항을 연결하지 않았다.

그리고 각 저항의 크기는 100∼900kΩ까지 있으며 100KΩ씩 증가한다.

도 3b는 상기 도 3b의 각 스위치를 제어하기 위한 것으로 10-비트 데이타 레지스터가 있다.

외부클럭에 의해 데이타가 설정되면 해당 스위치를 동작시켜 원하는 저항값을 선택하게 되고 저항값이 선택이 되면 딜레이값이 정해지게 되어 최종출력으로 발생되는 신호의 주파수가 결정된다.

도 4는 각 저항의 크기에 따라 출력되는 파형을 나타낸 것으로 저항값이 커지면서 출력주기가 점점 증가하여 구형파로 변함을 알 수 있다.

이와 같이 본 발명은 딜레이를 제어하여 원하는 사양을 설계후에도 만족시킬 수 있으며 회로 디버킹에 사용할 경우에도 정확한 딜레이 값을 산출할 수 있어 재설계시 매우 유용한 데이타를 확보할 수 있다.

종래의 링 오실레이터의 경우 출력파형의 모양이 사인파이므로 디지탈 회로에 연결시킬 경우 출력단에 버퍼를 달아주어야 하나 본 발명은 딜레이 요소를 삽입하여 출력파형이 바로 구형파로 발생되어지므로 버퍼단을 따로 달아줄 필요가 없으며 또한 딜레이 요소들을 여러개 삽입하므로서 응용제품에 따라 주파수를 선택 사용할 수 있으며 재설계에 대한 비용이 절감되는 효과가 있다.

Claims (3)

1. 최종단의 출력이 최선단의 이력으로 피드백되고 전단의 출력신호를 수신하는 직렬연결된 다수의 인버터로 구성되는 인버터체인과,

   상기 다수 인버터의 각 피모스 소스단자로 흐르는 동작전하량을 제어하기 위한 제1 인버터 체인 제어수단과,

   상기 다수 인버터의 각 엔모스 소스단자로 흐르는 동작전하량을 제어하기 위한 제2 인버터체인 제어수단을 포함하는 반도체 소자의 링 오실레이터에 있어서,

   상기 인버터체인의 각 인버터 출력단에 연결되고 소정의 제어신호에 의해 각 출력신호를 일정시간 지연시키는 지연수단과,

   외부 클럭에 의해 데이타가 설정되면 해당 스위치를 동작시켜 상기 지연수단의 원하는 저항값을 선택하는 제어수단을 구비함을 특징으로 하는 반도체 소자의 링 오실레이터.
2. 제1항에 있어서,

   상기 지연수단은 스위치와 저항으로 이루어지는 다수개의 지연요소들이 병렬로 연결되는 것을 특징으로 하는 반도체 소자의 링 오실레이터.
3. 제1항에 있어서,

   상기 제어수단은 10비트 데이타 레지스터인 것을 특징으로 하는 반도체 소자의 링 오실레이터.