KR101064129B1 - 피드포워드 링 오실레이터 - Google Patents

피드포워드 링 오실레이터 Download PDF

Info

Publication number
KR101064129B1
KR101064129B1 KR1020090063558A KR20090063558A KR101064129B1 KR 101064129 B1 KR101064129 B1 KR 101064129B1 KR 1020090063558 A KR1020090063558 A KR 1020090063558A KR 20090063558 A KR20090063558 A KR 20090063558A KR 101064129 B1 KR101064129 B1 KR 101064129B1
Authority
KR
South Korea
Prior art keywords
gate field
multiple independent
signal pair
independent gate
input signal
Prior art date
Application number
KR1020090063558A
Other languages
English (en)
Other versions
KR20110006088A (ko
Inventor
신형순
박성민
정나래
윤지숙
김유진
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020090063558A priority Critical patent/KR101064129B1/ko
Priority to US13/318,833 priority patent/US8742855B2/en
Priority to PCT/KR2009/007819 priority patent/WO2011007944A1/ko
Publication of KR20110006088A publication Critical patent/KR20110006088A/ko
Application granted granted Critical
Publication of KR101064129B1 publication Critical patent/KR101064129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Pulse Circuits (AREA)

Abstract

피드포워드 링 오실레이터가 개시된다. 본 발명에 따른 피드포워드 링 오실레이터는, 제1 차동 입력 신호 쌍 및 제2 차동 입력 신호 쌍을 입력으로 하여 차동 출력 신호 쌍을 출력하는 복수 개의 지연 셀을 포함하고, 상기 지연 셀은 링 형태로 연결되어 있으며, 각각의 지연 셀에서, 전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제1 차동 입력 신호 쌍으로 하고, 전전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제2 차동 입력 신호 쌍으로 하고, 상기 지연 셀 각각은 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 구성되는 것을 특징으로 한다. 이러한 본 발명에 의하면 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 지연 셀을 구성하는 소자의 수를 줄임으로써, 차지하는 면적이 감소되고 회로의 집적도를 향상시킬 수 있는 장점이 있다.
피드포워드 링 오실레이터, 다중 독립 게이트 전계-효과 트랜지스터

Description

피드포워드 링 오실레이터{Feedfoward ring oscillator}
본 발명은 피드포워드 링 오실레이터에 관한 것으로 보다 상세하게는 다중 독립 게이트 전계-효과 트랜지스터를 이용한 피드포워드 링 오실레이터에 관한 것이다.
링 타입의 오실레이터는 효율이 좋고 넓은 주파수 범위를 가지며 작은 면적을 차지하는 장점이 있어 클락 생성회로로서 널리 사용되고 있다. 링 오실레이터의 발진 주파수는 보통 다음 수학식에 따라 계산이 가능하다.
f OSC = 1 / (2Nt d )
여기서 N은 지연 셀의 개수를 나타내며 t d 는 하나의 지연 셀이 가지는 지연 시간을 의미한다. 링 오실레이터의 발진 주파수는 N에 반비례하기 때문에 많은 지연 스테이지를 쓰는 경우 동작 신뢰도와 면적 등에 있어서 한계가 존재한다.
이러한 한계를 극복하기 위해 개발된 링 오실레이터로서 피드포워드(feedforwad) 링 오실레이터가 있다. 피드포워드 링 오실레이터는 기존 방식의 링 오실레이터에 피드포워드 루프를 추가한 구조이다. 기존 피드포워드 링 오실레 이터를 구성하는 지연 셀은 피드포워드 루프를 위한 입력 쌍을 형성하기 위해 전계-효과 트랜지스터가 추가적으로 요구된다.
이러한 지연 셀을 가지는 피드포워드 링 오실레이터는 추가적인 전계-효과 트랜지스터로 인해 차지하는 면적이 커지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 지연 셀을 구성하는 소자의 수를 줄임으로써, 차지하는 면적이 감소되고 회로의 집적도를 향상시킬 수 있는 피드포워드 링 오실레이터를 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 피드포워드 링 오실레이터는, 제1 차동 입력 신호 쌍 및 제2 차동 입력 신호 쌍을 입력으로 하여 차동 출력 신호 쌍을 출력하는 복수 개의 지연 셀을 포함하고, 상기 지연 셀은 링 형태로 연결되어 있으며, 각각의 지연 셀에서, 전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제1 차동 입력 신호 쌍으로 하고, 전전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제2 차동 입력 신호 쌍으로 하고, 상기 지연 셀 각각은 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 구성되는 것을 특징으로 한다.
여기서, 상기 지연 셀 각각은, 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터를 포함하고, 상기 제2 차동 입력 신호 쌍 중 하나가 상기 제1 다중 독립 게 이트 전계-효과 트랜지스터의 제1 게이트로 입력되고, 상기 제2 차동 입력 신호 쌍 중 다른 하나가 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제1 게이트로 입력되며, 상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트와 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트에 제어전압이 연결되는 것이 바람직하다.
여기서, 상기 지연 셀 각각은, 상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터와 각각 직렬로 연결된 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터를 더 포함하고, 상기 제1 차동 입력 신호 쌍 중 하나가 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 두 게이트로 입력되고, 상기 제1 차동 입력 신호 쌍 중 다른 하나가 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 두 게이트로 입력되는 것이 바람직하다.
여기서, 상기 지연 셀 각각은, 상기 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터에 전류를 공급하는 전류원을 더 포함하고, 상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터는 P형 전계-효과 트랜지스터이고, 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터는 N형 전계-효과 트랜지스터이며, 상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 드레인이 각각 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인에 연결되며, 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단이 상기 차동 출력 신호 쌍 이 되는 것이 바람직하다.
상기된 본 발명에 의하면, 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 지연 셀을 구성하는 소자의 수를 줄임으로써, 차지하는 면적이 감소되고 회로의 집적도를 향상시킬 수 있는 장점이 있다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 피드포워드 링 오실레이터의 구성을 나타낸다. 본 실시예에 따른 피드포워드 링 오실레이터는 도시된 바와 같이, 링 형태로 연결된 복수 개의 지연 셀들로 구성된다. 도시된 실시예는 지연 셀이 4개인 경우를 예로 들었으나, 지연 셀의 개수는 요구되는 발진 주파수에 따라서 적절하게 선택될 수 있음은 물론이다.
각 지연 셀은 두 개의 차동 입력 신호 쌍, 즉 제1 차동 입력 신호 쌍(IN+, IN-)과 제2 차동 입력 신호 쌍(P+, P-)을 입력으로 하여 입력보다 소정 시간 지연된 차동 출력 신호 쌍(OUT+, OUT-)를 출력한다. 도 1을 참조하면, 굵은 실선은 프라이머리 루프(primary loop)를, 가는 실선은 세컨더리 루프(secondary loop), 즉 피드포워드 루프를 나타낸다.
프라이머리 루프는 전 단의 지연 셀로부터의 차동 출력 신호 쌍이 현재 단의 지연 셀의 제1 차동 입력 신호 쌍에 대응되는 형태의 루프이다. 이때 차동 출력 신호 쌍의 극성을 반대로 하여 제1 차동 입력 신호 쌍이 된다. 예컨대, 지연 셀(110)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(120)의 제1 차동 입력 신호 쌍(IN+, IN-)으로, 지연 셀(120)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(130)의 제1 차동 입력 신호 쌍으로(IN+, IN-), 지연 셀(130)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(140)의 제1 차동 입력 신호 쌍(IN+, IN-)으로, 지연 셀(140)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(130)의 다시 제1 차동 입력 신호 쌍(IN+, IN-)으로 되는 것이다.
세컨더리 루프는 전전 단의 지연 셀로부터의 차동 출력 신호 쌍이 현재 단의 지연 셀의 제2 차동 입력 신호 쌍에 대응되는 형태의 루프이다. 이때 차동 출력 신호 쌍의 극성을 반대로 하여 제2 차동 입력 신호 쌍이 된다. 예컨대, 지연 셀(110)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(130)의 제2 차동 입력 신호 쌍(P+, P-)으로, 지연 셀(120)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(140)의 제2 차동 입력 신호 쌍(P+, P-)으로, 지연 셀(130)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(110)의 제1 차동 입력 신호 쌍(P+, P-)으로, 지연 셀(140)의 차동 출력 신호 쌍(OUT-, OUT+)이 지연 셀(120)의 다시 제1 차동 입력 신호 쌍(P+, P-)으로 되는 것이다.
도 2는 도 1에 도시된 피드포워드 링 오실레이터를 구성하는 지연 셀의 회로도이다.
본 실시예에 따른 지연 셀은 다중 독립 게이트 전계-효과 트랜지스터(Multiple Independent Gate Field-Effect Transistor)를 이용하여 구성된다. 다중 독립 게이트 전계-효과 트랜지스터는 하나의 트랜지스터 안에 독립적으로 동작하는 여러 개의 게이트를 집적해 넣은 것을 말한다.
도 3은 본 실시예에서 사용하는 다중 독립 게이트 전계-효과 트랜지스터의 구조를 나타낸다. 본 실시예에 따른 다중 독립 게이트 전계-효과 트랜지스터는 독립된 두 개의 게이트(fgate, bgate)를 구비하는 4단자 소자로서, fgate와 bgate에 서로 다른 전압(Vfg, Vbg)을 인가하는 것이 가능하다. 그러면 실리콘 내의 전하 분포가 양쪽의 게이트에 인가되는 전압에 따라서 비대칭적으로 형성된다. 따라서 각 게이트에 인가되는 전압을 달리 함으로써 서로 다른 문턱전압을 가지는 두 개의 트랜지스터처럼 동작시킬 수 있다.
다시 도 2를 참조하면, 지연 셀은 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터와(P1, P2), 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2), 그리고 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2)에 전류를 공급하는 전류원(200)을 구비한다. 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2)는 P형 전계-효과 트랜지스터이고, 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2)는 N형 전계-효과 트랜지스터이다.
제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2)는 각각 소스가 전압원 VDD와 연결되며, 각각 드레인은 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2)의 드레인과 연결된다. 제1 다중 독립 게이트 전계-효과 트랜지스터(P1)는 게이트 중 하나에 제2 차동 입력 신호 쌍 중 하나(VP+)가 입력되고, 게이트 중 다른 하나에 게이트 전압을 제어하여 동작 주파수를 조절하기 위한 제어 전압(Vcontrol)이 인가된다. 제2 다중 독립 게이트 전계-효과 트랜지스터(P2)는 게이트 중 하나에 제2 차동 입력 신호 쌍 중 다른 하나(VP-)가 입력되고, 게이트 중 다른 하나에 게이트 전압을 제어하여 동작 주파수를 조절하기 위한 제어전압(Vcontrol)이 인가된다.
제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2)는 각각 소스가 전류원(200)과 연결된다. 제3 다중 독립 게이트 전계-효과 트랜지스터(N1)는 두 게이트를 공통으로 하여 두 게이트에 제1 차동 입력 신호 쌍 중 하나(VIN+)가 입력되고, 제4 다중 독립 게이트 전계-효과 트랜지스터(N2)는 두 개의 게이트를 공통으로 하여 두 게이트에 제1 차동 입력 신호 쌍 중 다른 하나(VIN-)가 입력된다.
그리고 제3 다중 다중 독립 게이트 전계-효과 트랜지스터(N1)의 드레인 단이 차동 출력 신호 쌍 중 하나(VIN+)가 되고, 제4 다중 다중 독립 게이트 전계-효과 트랜지스터(N2)의 드레인 단이 차동 출력 신호 쌍 중 다른 하나(VIN-)가 된다.
본 실시예에 의하면, 지연 셀에 구비되는 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2) 각각의 한쪽 게이트에 전전 단의 지연 셀로부터의 차동 출력 신호 쌍이 입력된다. 따라서 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2)의 한쪽은 세컨더리 루프를 형성하는 역할을 한다. 이렇게 형성되는 세컨더리 루프로 인해, 프라이머리 루프만을 가지는 링 오실레이터보다 지연 셀 당 지연값이 작아지게 된다.
그리고 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2) 각각의 다른 쪽 게이트에는 제어전압(Vcontrol)이 인가된다. 따라서 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터(P1, P2)의 다른 쪽은 제어전압(Vcontrol)에 따라서 저항이 변화하게 되어 부하 역할을 하게 된다.
제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터(N1, N2)는 각각 두 게이트를 공통으로 하여 두 게이트에 전단의 지연 셀로부터의 차동 출력 신호 쌍이 입력되므로, 일반적인 NMOS와 동일한 기능을 하게 된다.
이와 같이, 상술한 본 발명에 의하면, 다중 독립 게이트 전계-효과 트랜지스터를 사용하여 하나의 소자로 부하 역할과 피드포워드 역할을 동시에 수행하는 것이 가능한 회로를 구현할 수가 있다. 따라서 피드포워드 링 오실레이터의 지연 셀을 구성하는 소자의 수를 줄일 수 있고, 이로 인해 차지하는 면적이 감소되고 회로의 집적도를 향상시킬 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시에에 따른 피드포워드 링 오실레이터의 구성을 나타낸다.
도 2는 도 1에 도시된 피드포워드 링 오실레이터를 구성하는 지연 셀의 회로도이다.
도 3은 본 발명의 일 실시예에서 사용하는 다중 독립 게이트 전계-효과 트랜지스터의 구조를 나타낸다.

Claims (5)

  1. 삭제
  2. 피드포워드 링 오실레이터에 있어서,
    제1 차동 입력 신호 쌍 및 제2 차동 입력 신호 쌍을 입력으로 하여 차동 출력 신호 쌍을 출력하는 복수 개의 지연 셀을 포함하고,
    상기 지연 셀은 링 형태로 연결되어 있으며,
    각각의 지연 셀에서, 전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제1 차동 입력 신호 쌍으로 하고, 전전 단의 지연 셀의 차동 출력 신호 쌍을 상기 제2 차동 입력 신호 쌍으로 하고,
    상기 지연 셀 각각은 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 구성되며,
    상기 지연 셀 각각은, 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터를 포함하고,
    상기 제2 차동 입력 신호 쌍 중 하나가 상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 제1 게이트로 입력되고,
    상기 제2 차동 입력 신호 쌍 중 다른 하나가 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제1 게이트로 입력되며,
    상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트와 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트에 제어전압이 연결되는 것을 특징으로 하는 피드포워드 링 오실레이터.
  3. 제2항에 있어서,
    상기 지연 셀 각각은,
    상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터와 각각 직렬로 연결된 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터를 더 포함하고,
    상기 제1 차동 입력 신호 쌍 중 하나가 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 두 게이트로 입력되고,
    상기 제1 차동 입력 신호 쌍 중 다른 하나가 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 두 게이트로 입력되는 것을 특징으로 하는 피드포워드 링 오실레이터.
  4. 제3항에 있어서,
    상기 지연 셀 각각은, 상기 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터에 전류를 공급하는 전류원을 더 포함하는 것을 특징으로 하는 피드포워드 링 오실레이터.
  5. 제3항에 있어서,
    상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터는 P형 전계-효과 트랜지스터이고, 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터는 N형 전계-효과 트랜지스터이며,
    상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 드레인이 각각 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인에 연결되며,
    상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단이 상기 차동 출력 신호 쌍이 되는 것을 특징으로 하는 피드포워드 링 오실레이터.
KR1020090063558A 2009-07-13 2009-07-13 피드포워드 링 오실레이터 KR101064129B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090063558A KR101064129B1 (ko) 2009-07-13 2009-07-13 피드포워드 링 오실레이터
US13/318,833 US8742855B2 (en) 2009-07-13 2009-12-28 Feed-forward ring oscillator
PCT/KR2009/007819 WO2011007944A1 (ko) 2009-07-13 2009-12-28 피드포워드 링 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090063558A KR101064129B1 (ko) 2009-07-13 2009-07-13 피드포워드 링 오실레이터

Publications (2)

Publication Number Publication Date
KR20110006088A KR20110006088A (ko) 2011-01-20
KR101064129B1 true KR101064129B1 (ko) 2011-09-15

Family

ID=43449541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090063558A KR101064129B1 (ko) 2009-07-13 2009-07-13 피드포워드 링 오실레이터

Country Status (3)

Country Link
US (1) US8742855B2 (ko)
KR (1) KR101064129B1 (ko)
WO (1) WO2011007944A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564880B2 (en) * 2014-12-23 2017-02-07 Motorola Solutions, Inc. Systems and methods for generating injection-locked, frequency-multiplied output signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025790A (ko) * 1997-09-18 1999-04-06 이계철 다중궤환 루프 링발진기 및 그 지연셀
KR20080046260A (ko) * 2005-10-14 2008-05-26 프리스케일 세미컨덕터, 인크. 다중 게이트 트랜지스터를 갖는 전압 제어 발진기 및 그방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936659A (ja) * 1995-07-21 1997-02-07 Takeshi Ikeda 発振器
KR100275329B1 (ko) * 1997-06-30 2001-01-15 김영환 반도체 소자의 링 오실레이터
US6424192B1 (en) * 1998-07-24 2002-07-23 Gct Semiconductor, Inc. Phase lock loop (PLL) apparatus and method
KR100434432B1 (ko) * 2002-05-30 2004-06-07 (주)다윈텍 Ｐｖｔ 변화에 둔감한 저전압 고속용 셀프-오실레이터
US7256657B2 (en) * 2005-10-14 2007-08-14 Freescale Semiconductor, Inc. Voltage controlled oscillator having digitally controlled phase adjustment and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025790A (ko) * 1997-09-18 1999-04-06 이계철 다중궤환 루프 링발진기 및 그 지연셀
KR20080046260A (ko) * 2005-10-14 2008-05-26 프리스케일 세미컨덕터, 인크. 다중 게이트 트랜지스터를 갖는 전압 제어 발진기 및 그방법

Also Published As

Publication number Publication date
KR20110006088A (ko) 2011-01-20
US20120098605A1 (en) 2012-04-26
WO2011007944A1 (ko) 2011-01-20
US8742855B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
EP2879292B1 (en) Amplifier arrangement
US9270273B2 (en) Level shifter
US20060114044A1 (en) Differential delay cell having controllable amplitude output
KR101531887B1 (ko) 네거티브 레벨 쉬프터
JP5731759B2 (ja) デカップリング回路及び半導体集積回路
US8823440B2 (en) Level shifting circuit with dynamic control
US9432008B2 (en) Variable delay element
US9276534B2 (en) High speed amplifier
JP2018519510A (ja) 電圧モニタ
US9349439B2 (en) Semiconductor device
JP2000077985A (ja) 電圧制御発振器
KR101064129B1 (ko) 피드포워드 링 오실레이터
KR20060007039A (ko) 증폭기 회로 및 방법
JP2005353677A (ja) ディレイ値調整方法および半導体集積回路
JP2004228879A (ja) レベルシフト回路
KR102034903B1 (ko) Cmos 인버터 회로장치
US8803551B2 (en) Low supply voltage logic circuit
US20150029049A1 (en) Electronic circuit
JP2011003799A (ja) 半導体集積回路
KR101070374B1 (ko) 다중 독립 게이트 전계-효과 트랜지스터를 이용한 피드포워드 제한 증폭기
US8044689B2 (en) Semiconductor circuit
US9294091B1 (en) Method and apparatus for providing a differential output driver with a cross-coupled cell
US9088254B2 (en) Differential-to-single-end converter
JP2016213644A (ja) 半導体装置
US7888998B1 (en) Low-voltage CMOS error amplifier with implicit reference

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee