KR100231686B1 - 반도체장치의 제조장치 및 제조방법 - Google Patents

반도체장치의 제조장치 및 제조방법 Download PDF

Info

Publication number
KR100231686B1
KR100231686B1 KR1019950013870A KR19950013870A KR100231686B1 KR 100231686 B1 KR100231686 B1 KR 100231686B1 KR 1019950013870 A KR1019950013870 A KR 1019950013870A KR 19950013870 A KR19950013870 A KR 19950013870A KR 100231686 B1 KR100231686 B1 KR 100231686B1
Authority
KR
South Korea
Prior art keywords
cooling
reaction chamber
cooling gas
gas
gas path
Prior art date
Application number
KR1019950013870A
Other languages
English (en)
Other versions
KR950034617A (ko
Inventor
나오토 미야시타
이치로 가타카베
히로시 가와모토
겐지 도이
츠요시 오쿠다
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR950034617A publication Critical patent/KR950034617A/ko
Application granted granted Critical
Publication of KR100231686B1 publication Critical patent/KR100231686B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명은, 반응실을 냉각하는 냉각속도를 각 온도범위에 있어서 제어할 수 있는 반도체장치의 제조장치를 제공한다.
이를 위해 본 발명에서는, 반응실(11)의 외측에 균열관(14)을 설치하고, 균열관(14)의 외측에 가열히터(15)를 설치하며, 히터(15)와 균열관(14)간에 제1가스 경로(17)를 설치한다. 히터(15)의 외측에 단열재(19)를 설치하고, 단열재(19)와 히터(15)간에 제2가스 경로(21)를 설치한다. 제1경로(17)의 일단(17a)을 제1송풍기(24)에 접속하고, 제2경로(21)의 일단(21a)을 제2송풍기(27)에 접속하며, 제2경로(21)의 타단(21b)을 송풍기(24,27)에 접속하고, 송풍기(24,27)를 제어수단(29)에 접속하며, 제어수단(29)을 내부 열전쌍(30a)에 접속하고, 열전쌍(30a)을 반응실(11)내에 삽입한다. 제1경로(17)내에 외부 열전쌍(30b~30e)을 삽입하고, 제어수단(29)에 기억부(29a)를 설치하며, 기억부(29a)에 냉각특성의 입력데이터를 입력하고 있다. 따라서, 반응실을 냉각하는 냉각속도를 각 온도범위에 있어서 제어할 수 있다.

Description

반도체장치의 제조장치 및 제조방법
제1도는 본 발명의 제1실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제2도는 본 발명 및 종래 각각의 반도체장치의 제조장치의 냉각특성 및 반도체 웨이퍼에 슬립 등의 조성변형이 생기는 냉각특성의 경계를 나타낸 그래프.
제3도는 본 발명의 제2실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제4도는 본 발명의 제3실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제5도는 본 발명의 제4실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제6도는 본 발명의 제5실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제7도는 본 발명의 제6실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제8도는 본 발명의 제7실시예에 따른 반도체장치의 제조장치를 나타낸 구성도.
제9도는 종래의 반도체장치의 제조장치를 나타낸 구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반응실 튜브 12 : 반도체 웨이퍼
13 : 웨이퍼 재치대 14 : 균열관
15 : 히터(가열수단) 16 : 제1화살표
17 : 제1냉각용 가스 경로 17a : 제1냉각용 가스 경로의 일단
17b : 제1냉각용 가스 경로의 타단 17c : 제1냉각용 가스 경로의 배기구
17d : 제1냉각용 가스 경로의 흡기구 18 : 단열포
19 : 단열재(보온수단) 20 : 제2화살표
21 : 제2냉각용 가스 경로 21a : 제2냉각용 가스 경로의 일단
21b : 제2냉각용 가스 경로의 타단 21c : 제2냉각용 가스 경로의 배기구
21d : 제2냉각용 가스 경로의 흡기구 22 : 제1튜브
23 : 제1라디에이터 24 : 제1송풍기
25 : 제2튜브 26 : 제2라디에이터
27 : 제2송풍기 28 : 제3튜브
29 : 제어수단 29a : 기억부
30a : 내부 열전쌍 30b : 제1외부 열전쌍
30c : 제2외부 열전쌍 30d : 제3외부 열전쌍
30e : 제4외부 열전쌍
32 : 본 발명의 반도체장치의 제조장치에 있어서 반도체 웨이퍼에 슬립 등의 결함이 발생하는 냉각특성의 경계로 되는 냉각시간과 반응실 튜브내의 온도와의 관계
33 : 종래의 반도체장치의 제조장치에 있어서 웨이퍼를 냉각했을 때의 냉각시간과 반응실 튜브내의 열전쌍에 의해 측정한 온도와의 관계
34 : 반도체 웨이퍼에 슬립이 발생하는 경계조건(32)에 슬립이 발생하지 않는 측의 마진을 갖게 한 냉각특성의 일례
36 : 제1인버터 37 : 제2인버터
40 : 제1셔터 41 : 제2셔터
43 : 구체형(球體型)의 가열히터 44 : 구체형의 단열재
51 : 제2화살표 52 : 제1밸브
53 : 제2튜브 53a : 제2튜브의 제1단부
53b : 제2튜브의 제2단부 53c : 제2튜브의 제3단부
54 : 송풍기 55 : 제2밸브
56 : 제3튜브 57 : 제4튜브
[산업상의 이용분야]
본 발명은, 반도체기판을 열처리할 때, 이 반도체기판에서의 슬립(slip)등의 결함의 발생을 방지함과 더불어, 각 반도체기판의 냉각속도를 균일하게 한 반도체장치의 제조장치 및 제조방법에 관한 것이다.
[종래의 기술]
제9도는 종래의 반도체장치의 제조장치를 나타낸 구성도이다. 반응실 튜브(1)내에는 복수의 반도체 웨이퍼(2)를 싣는 웨이퍼 장착지그(jig)(3)가 설치되어 있다. 이 반응실 튜브(1)의 외측에는 가열히터(4)가 설치되어 있고, 이 히터(4)와 반응실 튜브(1)간에는 화살표(5)의 방향으로 도시하지 않은 냉각용 가스를 통과시키기 위한 냉각용 가스 경로(6)가 설치되어 있다. 이 냉각용 가스 경로(6)의 일단(6a)은 제1튜브(7)에 의해 송풍기(blower; 8)를 매개해서 라디에이터(9)와 접속되어 있다. 이 라디에이터(9)는 제2튜브(10)에 의해 냉각용 가스 경로(6)의 타단(6b)과 접속되어 있다.
상기 구성에 있어서, 먼저 웨이퍼 장착지그(3)에는 복수의 반도체 웨이퍼(2)가 장착되고, 이들 반도체 웨이퍼(2)는 웨이퍼 장착지그(3)와 함께 반응실 튜브(1)의 내부에 삽입된다. 이후, 상기 반도체 웨이퍼(2)에는 반도체장치의 제조공정에서의 소정의 열처리가 행해진다.
다음에, 반도체 웨이퍼(2)의 온도를 강온(降溫)하기 위해 송풍기(8)가 작동됨으로써, 냉각용 가스 경로(6)에 도시하지 않은 냉각용 가스가 화살표(5)의 방향으로 강제적으로 흐른다. 이후, 냉각용 가스 경로(6)를 통과함으로써 온도가 상승한 가스는 라디에이터(9)에 의해 냉각된다. 그리고, 이 냉각된 가스는 제2튜브(10)를 통해 다시 냉각용 가스 경로(6)로 들어간다. 이렇게 하여, 히터(4)의 내측면 및 반응실 튜브(1)의 외측면이 냉각됨으로써, 반응실 튜브(1)내의 반도체 웨이퍼(2)가 냉각된다.
그런데, 상기 종래의 반도체장치의 제조장치에서는, 장치의 가동효율을 향상시키는 경우 또는 소자의 접합(junction)제어를 목적으로 냉각시에 공기송풍(air blow)에 의한 급냉을 행하는 경우, 보다 효율을 올리기 위해 공냉용(空冷用) 송풍기의 용량을 증가시켜 대응하고 있었다. 이러한 대응에서는, 예컨대 800℃~1200℃의 영역에서의 냉각속도를 빠르게 하는 것은 가능하지만, 800℃이하의 영역에서의 냉각속도를 빠르게 할 수는 없다. 이에 대해, 웨이퍼의 면내 온도차에 의한 슬립의 발생율은 이것과는 반대의 경향이 있다. 즉, 냉각속도를 같게 한 경우, 800℃~1200℃의 고온의 영역에서는 슬립이 발생하고, 800℃ 이하의 저온의 영역에서는 슬립이 발생하지 않는다고 하는 경향이 있다. 따라서, 상기 종래의 제조장치에서는 고온의 영역에서의 냉각속도의 제어를 적절히 행할 수 없기 때문에, 냉각속도를 올리면 반도체 웨이퍼에 슬립이 발생한다.
또, 상기 제조장치에서는 냉각용 가스 경로(6)의 하부로부터 상부를 향하여 냉각용 가스를 흘리는 구성으로 하고 있기 때문에, 반응실 튜브(1)내의 하부에 장착되어 있는 반도체 웨이퍼(2)의 냉각속도가 그 상부에 장착되어 있는 웨이퍼(2)의 냉각속도보다 커진다. 이러한 반응실 튜브(1)내의 냉각속도의 오차에 의해 웨이퍼(2)의 상호간에서의 반도체장치의 특성이 변동한다고 하는 문제가 일어난다.
[발명의 목적]
본 발명은 상기한 사정을 고려하여 이루어진 것으로, 반응실을 냉각하는 냉각속도를 각 온도범위에 있어서 제어할 수 있으며, 더욱이 반응실내에 있어서 냉각속도를 균일하게 한 반도체장치의 제조장치 및 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명은, 반도체 웨이퍼에 소정의 열처리를 행하는 반응실과, 이 반응실의 외측에 설치된 가열수단, 상기 반응실의 외측에 설치된 보온수단, 상기 반응실과 상기 가열수단간에 설치된 제1냉각용 가스 경로, 상기 가열수단과 상기 보온수단간에 설치된 제2냉각용 가스 경로, 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘림으로써 상기 반응실을 냉각하는 냉각수단 및, 이 냉각수단을 제어하는 제어수단을 구비한 것을 특징으로 하고 있다.
또, 상기 제어수단은, 상기 반응실이 특정의 냉각속도로 냉각되도록 상기 냉각수단을 제어하는 것을 특징으로 하고 있다.
또, 상기 제어수단은, 상기 냉각수단에 의해 상기 반응실을 냉각할 때의 냉각속도가 상기 반도체 웨이퍼에 결함이 생기지 않는 속도로 되도록 제어하는 것을 특징으로 하고 있다.
또, 웨이퍼에 소정의 열처리를 행하는 반응실과, 이 반응실의 외측에 설치된 히터, 상기 반응실의 외측에 설치된 단열재, 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로, 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로, 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기 및, 상기 반응실이 특정의 냉각속도로 냉각되도록 상기 송풍기를 제어하는 제어수단을 구비한 것을 특징으로 하고 있다.
또, 웨이퍼에 소정의 열처리를 행하는 반응실과, 이 반응실의 외측에 설치된 히터, 상기 반응실의 외측에 설치된 단열재, 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로, 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로, 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기, 이 송풍기에 접속된 인버터 및, 이 인버터를 제어함으로써 상기 반응실을 냉각할 때의 냉각속도를 제어하는 제어수단을 구비한 것을 특징으로 하고 있다.
또, 웨이퍼에 소정의 열처리를 행하는 반응실과, 이 반응실의 외측에 설치된 히터, 상기 반응실의 외측에 설치된 단열재, 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로, 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로, 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기, 상기 제1 및 제2냉각용 가스 경로 각각을 개폐시키는 셔터 및, 상기 반응실을 냉각할 때의 냉각속도를 제어하는 제어수단을 구비한 것을 특징으로 하고 있다.
또, 복수의 반도체 웨이퍼가 삽입되어 있는 반응실 튜브와, 그 튜브의 외측에 설치된 히터 및, 그 히터의 외측에 설치된 단열재가 있고, 상기 반응실 튜브와 상기 히터간에 냉각된 가스를 소정의 방향으로 흘림과 더불어 상기 히터와 상기 단열재간에 냉각용 가스를 상기 소정의 방향과 반대의 방향으로 흘리는 것을 특징으로 하고 있다.
[작용]
본 발명은, 반응실과 가열수단간에 제1냉각용 가스 경로를 설치하고, 상기 가열수단과 보온수단간에 제2냉각용 가스 경로를 설치하며, 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘림으로써, 상기 반응실을 냉각하는 구성으로 하고 있다. 이 냉각시에, 냉각수단을 제어수단에 의해 제어함으로써 반응실내의 냉각속도를 각 온도범위에 있어서 제어할 수 있다.
또, 제2냉각용 가스 경로의 가스의 진행방향을 제1냉각용 가스 경로의 가스의 진행방향에 대해 반대방향으로 함으로써, 반응실내의 각 영역에서의 냉각속도를 균일하게 할 수 있다. 즉, 제1 및 제2냉각용 가스 경로 각각의 가스의 진행방향을 동일방향으로 하면, 상기 냉각용 가스 경로에 있어서 가스가 흡기되는 측의 냉각속도가 빨라지고, 가스가 배기되는 측의 냉각속도가 느려지는데 반해, 상기 가스의 진행방향을 반대방향으로 하면, 반응실내의 각 영역에서의 냉각속도를 균일하게 할 수 있다.
[실시예]
이하, 도면을 참조하여 본 발명을 실시예에 의거 상세히 설명한다.
제1도는 본 발명의 제1실시예에 따른 반도체장치의 제조장치를 나타낸 구성도이다. 석영 또는 SiC로 이루어진 반응실 튜브(11)내에는 복수의 반도체 웨이퍼(12)를 싣는 웨이퍼 재치대(載置臺; 13)가 설치되어 있다. 상기 반응실 튜브(1)의 외측에는 균열관(14)이 설치되어 있다. 이 균열관(14)의 외측에는 균열관(14)을 덮도록 가열히터(15)가 설치되어 있고, 이 히터(15)와 균열관(14)간에는 제1화살표(16)의 방향으로 도시하지 않은 냉각용의 가스를 통과시키기 위한 제1냉각용 가스 경로(17)가 설치되어 있다. 상기 가열히터(15)의 아래에는 단열포(18)가 설치되어 있다. 상기 가열히터(15)의 외측 및 균열관(14)의 위에는 단열재(19)가 설치되어 있고, 이 단열재(19)와 가열히터(15)간에는 제2화살표(20)의 방향으로 도시하지 않은 냉각용의 가스를 통과시키기 위한 제2냉각용 가스 경로(21)가 설치되어 있다.
상기 제1냉각용 가스 경로(17)의 일단(17a)은 제1튜브(22)에 의해 제1라디에이터(23)를 매개해서 제1송풍기(blower; 24)와 접속되어 있다. 상기 제2냉각용 가스 경로(21)의 일단(21a)은 제2튜브(25)에 의해 제2라디에이터(26)를 매개해서 제2송풍기(27)와 접속되어 있다. 상기 제2냉각용 가스 경로(21)의 타단(21b)은 제3튜브(28)에 의해 제1 및 제2송풍기(24,27)와 접속되어 있다. 이들 제1 및 제2송풍기(24,27)는 제어수단(29)에 접속되어 있고, 이 제어수단(29)은 내부 열전쌍(internal thermocouple; 30a)과 접속되어 있다. 이 내부 열전쌍(30a)은 반응실 튜브(11)내의 온도를 측정하기 위해 이 튜브(11)내에 삽입되어 있다. 상기 제1냉각용 가스 경로(17)내에는 이 제1경로(17)내의 온도를 측정하기 위해 제1~제4외부 열전쌍(30b~30e)이 삽입되어 있다.
상기 제어수단(29)에는 기억부(29a)가 설치되어 있고, 이 기억부(29a)에는 후술하는 냉각특성의 입력데이타가 입력되어 있다. 이 냉각특성이란, 반응실 튜브(11)를 냉각할 때의 냉각시간과 내부 열전쌍(30a)에 의해 측정된 반응실 튜브(11)내의 온도와의 특정의 관계이다.
제2도는 본 발명 및 종래 각각의 반도체장치의 제조장치의 냉각특성 및 반도체 웨이퍼에 슬립(slip) 등의 조성변형이 생기는 냉각특성의 경계를 나타낸 것이다. 이 슬립은, 반도체 웨이퍼에서의 중앙부와 주변부의 온도차에 의해 생기는 것이다. 참조부호 32는 본 발명의 반도체장치의 제조장치에 있어서 반도체 웨이퍼에 슬립 등의 결함이 발생하는 냉각특성의 경계로 되는 냉각시간과 반응실 튜브내의 온도와의 관계를 나타낸 것, 즉 시뮬레이션에 의해 나온 슬립 발생시의 반도체 웨이퍼의 각 외주(外周)온도에서의 웨이퍼면내의 온도차로부터 개산(槪算)한 것이다. 참조부호 33은 종래의 반도체장치의 제조장치에 있어서 웨이퍼를 냉각했을 때의 냉각시간과 반응실 튜브내의 열전쌍에 의해 측정한 온도와의 관계를 나타낸 것이다. 참조부호 34는 반도체 웨이퍼에 슬립이 발생하는 경계조건(32)에 슬립이 발생하지 않는 측의 마진을 갖게 한 냉각특성의 일례로서, 본 발명의 반도체장치의 제조장치에서의 제어수단의 기억부에 입력되는 입력데이터를 나타낸 것이다.
이 도면으로부터, 종래의 반도체장치의 제조장치의 냉각특성에서는 반도체 웨이퍼에 슬립 등의 조성변형이 발생함을 알 수 있고, 본 발명의 반도체장치의 제조장치의 냉각특성에서는 반도체 웨이퍼에 슬립 등이 발생하지 않음을 알 수 있다.
상기 참조부호 34에 대해서는 본 발명의 냉각특성의 단순한 일례를 나타낸 것으로서, 참조부호 32로 나타낸 곡선보다 우측에 위치하는 냉각특성이면 반도체 웨이퍼에 슬립 등이 발생하는 일이 없다.
상기 구성에 있어서, 제1도에 나타낸 바와 같이, 먼저 웨이퍼 재치대(13)에는 복수의 반도체 웨이퍼(12)가 실리고, 이들 반도체 웨이퍼(12)는 웨이퍼 재치대(13)와 함께 반응실 튜브(11)의 내부에 삽입된다. 이후, 반응실 튜브(11)는 가열히터(15)에 의해 1000℃ 이상의 온도까지 가열되고, 상기 반도체 웨이퍼(12)에는 반도체장치의 제조공정에서의 소정의 열처리가 행해진다.
다음에, 반도체 웨이퍼(12)의 온도를 강온하기 위해 내부 열전쌍(30a), 외부 열전쌍(30b~30e) 각각의 온도측정결과를 이용한 PID(비례, 적분, 미분치)제어에 의해 제어되는 종속제어방식에 의해 상기 가열히터(15)의 파워가 제어된다. 그와 동시에, 제2송풍기(27)가 작동됨으로써, 제2냉각용 가스 경로(21)에 도시하지 않은 냉각용의 N2가 제2화살표(20)의 방향으로 강제적으로 흐른다. 이후, 제2냉각용 가스 경로(21)를 통과함으로써 온도가 상승한 N2는 제2라디에이터(26)에 의해 냉각된다. 그리고, 이 냉각된 N2는 제2, 3튜브(25,28)를 통해 다시 제2냉각용 가스 경로(21)로 들어간다. 이렇게 하여, 히터(15)의 외측면 및 단열재(19)의 내측면이 냉각됨으로써, 반응실 튜브(11)내는 약 600℃~700℃부근까지 냉각된다. 이때, 상기 가열히터(15)는 600℃~800℃의 사이에서 오프된다.
이때의 냉각속도는, 기억부(29a)에 기억되어 있는 반도체 웨이퍼(12)에 슬립 등의 결함이 발생하지 않는 속도인 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제2송풍기(27)의 온ㆍ오프가 제어된다.
이후, 제1송풍기(24)가 작동됨으로써, 제1냉각용 가스 경로(17)에 도시하지 않은 냉각용의 N2가 제1화살표(16)의 방향으로 강제적으로 흐른다. 이후, 제1냉각용 가스 경로(17)를 통과함으로써 온도가 상승한 N2는 제1라디에이터(23)에 의해 냉각된다. 그 결과, 제1 및 제2냉각용 가스 경로(17,21)의 양쪽에 냉각용의 N2가 흘러 반응실 튜브(11)내의 냉각속도는 증가한다. 이와 같이 냉각속도를 증가시키면, 반도체 웨이퍼(12)에서의 면내 온도차가 커지지만, 반도체 웨이퍼(12)의 외주온도가 낮은 경우는 상기 면내 온도차가 커져도 슬립이 발생하지 않는다.
상기 반응실 튜브(11)내의 온도가 약 600℃~700℃부근 이하로 되었을 때의 튜브(11)내의 냉각속도에 있어서도, 기억부(29a)에 기억되어 있는 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제1 및 제2송풍기(24,27) 각각의 온ㆍ오프가 제어된다.
상기 제1실시예에 의하면, 제어수단(29)에 의해 제1 및 제2송풍기(24,27)의 온ㆍ오프를 제어하는 것 및, 고온의 영역에서는 제2냉각용 가스 경로(21)에만 냉각용의 N2를 흘림으로써, 제2도의 참조부호 34로 나타낸 조건으로 반도체 웨이퍼(12)를 냉각할 수 있다. 즉, 제어수단에서의 기억부(29a)에 냉각속도의 데이터를 입력함으로써, 이 데이터와 같은 적절한 냉각속도, 결국 슬립이 발생하지 않는 냉각속도로 반도체 웨이퍼(12)를 냉각할 수 있다. 그와 동시에, 제1 및 제2경로(17,21)를 이용하고 있기 때문에, 종래의 장치보다 냉각속도를 올릴 수 있다. 특히, 800℃ 이하의 저온의 영역에서의 냉각속도를 종래의 장치보다 증가시킬 수 있다.
또한, 상기 제1실시예에서는 제1 및 제2냉각용 가스 경로(17,21)에 흐르는 가스로서 N2가스를 이용하고 있지만, 다른 불활성 가스 또는 공기를 이용하는 것도 가능하다.
제3도는 본 발명의 제2실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제1도와 동일한 부분에는 동일한 참조부호를 붙이고 제1실시예와 다른 부분에 대해서만 설명한다.
제1 및 제2송풍기(24,27) 각각은 제1 및 제2인버터(36,37)를 갖추고 있다. 이들 제1 및 제2인버터(36,37)는 제어수단(29)에 접속되어 있다.
상기 구성에 있어서, 제3도에 나타낸 바와 같이 반도체 웨이퍼(12)를 약 600℃~700℃부근까지 강온시킬 때의 냉각속도가 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제2인버터(37)를 갖춘 제2송풍기(27)가 제어된다.
이후, 반도체 웨이퍼(12)를 더 냉각할 때의 냉각속도에 있어서도, 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 인버터(36,37)를 갖춘 제1 및 제2송풍기(24,27)가 제어된다.
상기 제2실시예에 있어서도 제1실시예와 동일한 효과를 얻을 수 있다.
제4도는 본 발명의 제3실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제1도와 동일한 부분에는 동일한 참조부호를 붙이고 제1실시예와 다른 부분에 대해서만 설명한다.
제1냉각용 가스 경로(17)의 타단(17b)에는 제1셔터(40)가 설치되어 있다. 제1 및 제2송풍기(24,27) 각각은 제3튜브(28)에 의해 제2냉각용 가스 경로(21)의 타단(21b)과 접속되어 있고, 이 제2냉각용 가스 경로(21)의 타단(21b)에는 제2셔터(41)가 설치되어 있다. 이들 제1 및 제2셔터(40,41) 각각은 제어수단(29)과 접속되어 있다.
상기 구성에 있어서, 제4도에 나타낸 바와 같이 반도체 웨이퍼(12)의 온도를 강온할 때, 제1셔터(40)가 닫힌 상태로 되고, 제2셔터(41)가 열린 상태로 되어 제1 및 제2송풍기(24,27)가 작동된다. 그 결과, 제2냉각용 가스 경로(21)에 도시하지 않은 냉각용의 N2가 흐른다. 이에 따라, 반응실 튜브(11)내는 약 600℃~700℃부근까지 냉각된다. 이때의 냉각속도는 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제2셔터(41)의 개폐가 제어된다.
이후, 제1셔터(40)을 엶으로써 제1냉각용 가스 경로(17)로 냉각용의 N2가 흐른다. 이에 따라 반응실 튜브(11)내를 더 냉각할 때의 냉각속도에 있어서도, 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제1 및 제2셔터(40,41) 각각의 개폐가 제어된다.
상기 제3실시예에 있어서도 제1실시예와 동일한 효과를 얻을 수 있다.
제5도는 본 발명의 제4실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제1도와 동일한 부분에는 동일한 참조부호를 붙이고 제1실시예와 다른 부분에 대해서만 설명한다.
복수의 반도체 웨이퍼(12)가 실리는 등온구체형(等溫球體型) 반응실(42)의 외측에는 반응실(42)을 덮도록 구체형(球體型)의 가열히터(43)가 설치되어 있다. 이 히터(43)와 반응실(42)간에는 제1화살표(16)의 방향으로 도시하지 않은 냉각용의 가스를 통과시키기 위한 제1냉각용 가스 경로(17)가 설치되어 있다. 상기 가열히터(43)의 외측에는 구체형의 단열재(44)가 설치되어 있고, 이 단열재(44)와 가열히터(43)간에는 제2화살표(20)의 방향으로 도시하지 않은 냉각용의 가스를 통과시키기 위한 제2냉각용 가스 경로(21)가 설치되어 있다.
상기 제1냉각용 가스 경로(17)의 배기구(17c)는 제1튜브(22)에 의해 제1라디에이터(23)를 매개해서 제1송풍기(24)와 접속되어 있고, 상기 제2냉각용 가스 경로(21)의 배기구(21c)는 제2튜브(25)에 의해 제2라디에이터(26)를 매개해서 제2송풍기(27)와 접속되어 있다. 상기 제1냉각용 가스 경로(17)의 흡기구(17d)는 제3튜브(8)에 의해 제1 및 제2송풍기(24,27)와 접속되어 있다. 상기 제1냉각용 가스 경로(17)내에는 제1~제4외부 열전쌍이 삽입되어 있지 않다.
상기 구성에 있어서, 제5도에 나타낸 바와 같이 반응실(42)내에는 복수의 반도체 웨이퍼(12)가 삽입되고, 이들 반도체 웨이퍼(12)에는 소정의 열처리가 행해진다.
다음에, 반도체 웨이퍼(12)의 온도를 강온하기 위해 제2송풍기(27)가 작동됨으로써, 제2냉각용 가스 경로(21)에 도시하지 않은 냉각용의 N2가 흐른다. 이에 따라, 히터(43)의 외표면 및 단열재(19)의 내표면이 냉각되어, 등온구체형 반응실(42)내는 약 600℃~700℃부근까지 냉각된다. 이때의 냉각속도는 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다.
이후, 제1송풍기(24)가 작동됨으로써, 제1냉각용 가스 경로(17)에 도시하지 않은 냉각용의 N2가 제1화살표(16)의 방향으로 흐른다. 다음에, 제1냉각용 가스 경로(17)를 통과함으로써 온도가 상승한 N2는 제1라디에이터(23)에 의해 냉각된다. 그리고, 이 냉각된 N2는 제3튜브(28)를 통해 다시 제1냉각용 가스 경로(17)로 들어간다. 그 결과, 제1 및 제2냉각용 가스 경로(17,21)의 양쪽에 냉각용의 N2가 흘러 반응실 튜브(11)내의 냉각속도는 증가한다.
상기 제4실시예에 있어서도 제1실시예와 동일한 효과를 얻을 수 있다.
또, 상기 실시예에서는 등온구체형 반응실(42), 구체형의 가열히터(43) 및 구체형의 단열재(44)를 사용하고 있기 때문에, 소스페이스(space)화, 소로트(lot)화, 게다가 에너지저감화가 가능하게 된다. 즉, 종래의 튜브형의 확산로와 비교하여 컴팩트하고 여분의 균열존(zone)을 필요로 하지 않기 때문에, 에너지저감화, 소스페이스화가 가능하게 된다. 게다가, 반응실내의 온도를 제어하는데 필요한 열전쌍도 1개로 족하다. 따라서, 제어계를 포함하여 장비비용을 낮출 수 있다. 더욱이, 승온(昇溫)온도, 강온온도의 양쪽을 제어하는 것이 가능하고, 무슬립으로 고속의 승ㆍ강온이 가능하다.
제6도는 본 발명의 제5실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제5도와 동일한 부분에는 동일한 참조부호를 붙이고 제4실시예와 다른 부분에 대해서만 설명한다.
제1 및 제2송풍기(24,27) 각각은 제1 및 제2인버터(36,37)를 갖추고 있다. 이들 제1 및 제2인버터(36,37)는 제어수단(29)에 접속되어 있다.
상기 구성에 있어서, 제6도에 나타낸 바와 같이 반도체 웨이퍼(12)를 약 600℃~700℃부근까지 강온시킬 때의 냉각속도가 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제2인버터(37)를 갖춘 제2송풍기(27)가 제어된다.
이후, 반도체 웨이퍼(12)를 더 냉각할 때의 냉각속도에 있어서도, 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제1 및 제2인버터(36,37)를 갖춘 제1 및 제2송풍기(24,27)가 제어된다.
상기 제5실시예에 있어서도 제4실시예와 동일한 효과를 얻을 수 있다.
제7도는 본 발명의 제6실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제5도와 동일한 부분에는 동일한 참조부호를 붙이고 제4실시예와 다른 부분에 대해서만 설명한다.
제1 및 제2송풍기(24,27) 각각은 제3튜브(28)에 의해 제1냉각용 가스 경로(17)의 흡기구(17d)와 접속되어 있고, 이 제1경로의 흡기구(17d)에는 제1셔터(40)가 설치되어 있다. 제2냉각용 가스 경로(21)의 흡기구(21d)에는 제2셔터(41)가 설치되어 있다. 이들 제1 및 제2셔터(40,41) 각각은 제어수단(29)과 접속되어 있다.
상기 구성에 있어서, 제7도에 나타낸 바와 같이 반도체 웨이퍼(12)의 온도를 강온할 때, 제1셔터(40)가 닫힌 상태로 되고, 제2셔터(41)가 열린 상태로 되어 제1 및 제2송풍기(24,27)가 작동된다. 그 결과, 제2냉각용 가스 경로(21)에 도시하지 않은 냉각용의 N2가 흐른다. 이에 따라, 등온구체형 반응실(42)내는 약 600℃~700℃부근까지 냉각된다. 이때의 냉각속도는 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제2셔터(41)의 개폐가 제어된다.
이후, 제1셔터(40)을 엶으로써 제1냉각용 가스 경로(17)로 냉각용의 N2가 흐른다. 이에 따라 반응실(42)내를 더 냉각할 때의 냉각속도에 있어서도, 제2도의 참조부호 34로 나타낸 속도로 되도록 제어수단(29)에 의해 제어된다. 즉, 상기 속도로 되도록 제어수단(29)에 있어서 내부 열전쌍(30a)에 의해 측정된 온도정보에 기초하여 제1 및 제2셔터(40,41) 각각의 개폐가 제어된다.
상기 제6실시예에 있어서도, 제4실시예와 동일한 효과를 얻을 수 있다.
제8도는 본 발명의 제7실시예에 따른 반도체장치의 제조장치를 나타낸 구성도로서, 제1도와 동일한 부분에는 동일한 참조부호를 붙이고 제1실시예와 다른 부분에 대해서만 설명한다.
단열재(19)와 가열히터(15)간에는 제2화살표(51)의 방향으로 도시하지 않은 냉각용의 가스를 통과시키기 위한 제2냉각용 가스 경로(21)가 설치되어 있다.
제1냉각용 가스 경로(17)의 일단(17a)은 제1튜브(22)에 의해 제1라디에이터(23)를 매개해서 유량의 조절이 가능한 제1밸브(52)의 한쪽과 접속되어 있고, 제1밸브(52)의 다른쪽은 제3튜브(53)의 제1단부(53a)와 접속되어 있다. 이 제2튜브(53)의 제2단부(53b)는 송풍기(54)와 접속되어 있고, 제2튜브(53)의 제3단부(53c)는 유량의 조절이 가능한 제2밸브(55)의 한쪽과 접속되어 있다.
상기 제2냉각용 가스 경로(21)의 일단(21a)은 제3튜브(56)에 의해 상기 송풍기(54)와 접속되어 있고, 상기 제2냉각용 가스 경로(21)의 타단(21b)은 제4튜브(57)에 의해 제2라디에이터(26)를 매개해서 제2밸브(55)의 다른쪽과 접속되어 있다. 이들 제1 및 제2밸브(52,55) 각각은 제어수단(29)과 접속되어 있다.
상기 구성에 있어서, 제8도에 나타낸 바와 같이 반도체 웨이퍼(12)의 온도를 강온할 때, 제 1 및 제2밸브(52,55)가 열려진 상태에서 송풍기(54)가 작동된다. 이에 따라, 제1 및 제2냉각용 가스 경로(17,21) 각각에 도시하지 않은 냉각용의 N2가 제1 및 제2화살표(16,51)의 방향으로 흐른다. 이때, 제1냉각용 가스 경로(17)를 통과함으로써 온도가 상승한 N2는 제1라디에이터(23)에 의해 냉각된다. 그리고, 이 냉각된 N2는 제1~제3튜브(22,53,56)를 통해 제2냉각용 가스 경로(21)로 들어간다. 또, 제2냉각용 가스 경로(21)를 통과함으로써 온도가 상승한 N2는 제2라이에이터(26)에 의해 냉각된다. 그리고, 이 냉각된 N2는 제2~제4튜브(57,53,56)를 통해 다시 제2냉각용 가스 경로(21)로 들어간다. 이와 같이 반도체 웨이퍼(12)의 온도를 강온할 때는, 제1~제4외부 열전쌍(30b~30e)으로 각 존의 온도가 모니터된다. 이 정보에 기초하여, 각 존에서의 강온온도가 균일하게 되도록 냉각용의 N2의 유량이 제1 및 제2밸브(52,55)에 의해 조절된다.
상기 제7실시예에 의하면, 제2냉각용 가스 경로(21)의 냉각용의 N2의 흐르는 방향을 제1냉각용 가스 경로(17)의 냉각용의 N2의 흐르는 방향에 대해 반대 방향으로 하고 있다. 이에 따라, 반응실 튜브(11)내의 각 존에서의 강온온도의 변동을 없애는 것, 즉 각 존에서의 강온온도를 균일하게 할 수 있다. 즉, 제2냉각용 가스 경로(21)의 냉각용의 N2의 흐르는 방향을 제1냉각용 가스 경로(17)의 냉각용의 N2의 흐르는 방향과 같게 하면, 제1~제4외부 열전쌍(30b~30e) 각각에 있어서 측정된 냉각속도는 다음과 같이 되었다. 이 냉각속도는 반응실 튜브를 640℃~300℃까지 냉각시킨 것이다.
제1외부 열전쌍(30b)에 의한 측정결과는 39.1℃/min이고, 제2 및 제3외부 열전쌍(30c,30d) 각각에 의한 측정결과는 42.6℃/min이며, 제4외부 열전쌍(30e)에 의한 측정결과는 78.3℃/min이었다.
이에 대해, 냉각용의 N2의 흐르는 방향을 상기 제7실시예와 같이 한 경우, 제1~제4외부 열전쌍(30b~30e) 각각에 의한 냉각속도의 측정결과는 균일한 것으로 된다. 따라서, 종래기술과 같은 각 존에서의 냉각속도의 변동에 의해 생기는 각 반도체 웨이퍼 상호간에서의 반도체장치의 특성의 변동을 방지할 수 있다.
또, 반응실 튜브(11)내의 냉각속도를 종래의 반도체장치의 제조장치의 냉각속도에 비해 빠르게 할 수 있다. 이는, 종래의 제조장치에서는 상기 실시예의 제1냉각용 가스 경로(17)에 상당하는 부분에만 냉각용의 가스를 흘리고 있었는데 반해, 상기 실시예의 경우 제1 및 제2냉각용 가스 경로(17,21)의 양쪽에 냉각용의 가스를 흘리는 구성으로 하였기 때문이다.
또, 제1 및 제2밸브(52,55)를 사용함으로써, 송풍기(54)를 하나로 하고 있는 점에서는, 제1~제6실시예에 의한 것보다 비용을 적게 할 수 있다.
또한, 상기 각 실시예의 구성요소를 임의로 선택적으로 조합함으로써 상기 실시예와는 동등 또는 다른 기능을 갖는 장치를 구성하여, 이것을 새로운 실시예로 해도 좋다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 반응실을 냉각하는 냉각속도를 각 온도범위에 있어서 제어할 수 있는 반도체장치의 제조장치 및 제조방법을 제공할 수 있다. 또, 반응실내에 있어서 냉각속도를 균일하게 한 반도체장치의 제조장치 및 제조방법을 제공할 수 있다.

Claims (30)

  1. 반도체 웨이퍼에 소정의 열처리를 행하는 반응실(11,42)과, 상기 반응실의 외측에 설치된 가열수단(15,43), 상기 반응실의 외측에 설치된 보온수단(19,44), 상기 반응실과 상기 가열수단간에 설치된 제1냉각용 가스 경로(17), 상기 가열수단과 상기 보온수단간에 설치된 제2냉각용 가스 경로(21), 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘림으로써 상기 반응실을 냉각하는 냉각수단(22~28,36,37,40,41,52~57) 및, 상기 냉각수단을 제어하는 제어수단(29,29a)을 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  2. 제1항에 있어서, 상기 제어수단(29,29a)은, 상기 반응실이 특정의 냉각속도로 냉각되도록 상기 냉각수단을 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  3. 제1항에 있어서, 상기 제어수단(29,29a)은, 상기 냉각수단에 의해 냉각중의 상기 반응실 내부의 온도를 측정하는 측정수단을 갖춘 것을 특징으로 하는 반도체장치의 제조장치.
  4. 웨이퍼에 소정의 열처리를 행하는 반응실(11,42)과, 상기 반응실의 외측에 설치된 히터(15,43), 상기 반응실의 외측에 설치된 단열재(19,44), 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로(17), 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로(21), 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기(24,27,54) 및, 상기 반응실이 특정의 냉각속도로 냉각되도록 상기 송풍기를 제어하는 제어수단(29,29a)을 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  5. 제4항에 있어서, 상기 제어수단(29,29a)은, 상기 송풍기의 온·오프를 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  6. 웨이퍼에 소정의 열처리를 행하는 반응실(11,42)과, 상기 반응실의 외측에 설치된 히터(15,43), 상기 반응실의 외측에 설치된 단열재(19,44), 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로(17), 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로(21), 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기(24,27), 상기 송풍기에 접속된 인버터(36,37) 및, 상기 인버터를 제어함으로써 상기 반응실을 냉각할 때의 냉각속도를 제어하는 제어수단(29,29a)을 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  7. 웨이퍼에 소정의 열처리를 행하는 반응실(11,42)과, 상기 반응실의 외측에 설치된 히터(15,43), 상기 반응실의 외측에 설치된 단열재(19,44), 상기 반응실과 상기 히터간에 설치된 제1냉각용 가스 경로(17), 상기 히터와 상기 단열재간에 설치된 제2냉각용 가스 경로(21), 상기 반응실을 냉각할 때에 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘리는 송풍기(24,27), 상기 제1 및 제2냉각용 가스 경로 각각을 개폐시키는 셔터(40,41) 및, 상기 반응실을 냉각할 때의 냉각속도를 제어하는 제어수단(29,29a)을 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  8. 제7항에 있어서, 상기 제어수단(29,29a)은, 상기 셔터의 개폐를 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  9. 제1항에 있어서, 상기 소정의 가스는 공기 또는 불활성 가스인 것을 특징으로 하는 반도체장치의 제조장치.
  10. 제1항에 있어서, 상기 반응실(42)은 등온구체형 반응실인 것을 특징으로 하는 반도체장치의 제조장치.
  11. 제1항에 있어서, 상기 가열수단(43) 및 상기 보온수단(44) 각각은 구체형인 것을 특징으로 하는 반도체장치의 제조장치.
  12. 제1항에 있어서, 상기 제1냉각용 가스 경로(17)의 가스의 진행방향은 상기 제2냉각용 가스 경로(21)의 가스의 진행방향에 대해 반대방향으로 되어 있는 것을 특징으로 하는 반도체장치의 제조장치.
  13. 제4항에 있어서, 상기 제어수단(29,29a)은, 상기 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 600~700℃부근의 온도까지 냉각된 후, 상기 제1 및 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 상기 온도보다 낮은 온도로 냉각되도록 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  14. 제4항에 있어서, 상기 소정의 가스는 공기 또는 불활성 가스인 것을 특징으로 하는 반도체장치의 제조장치.
  15. 제4항에 있어서, 상기 반응실(42)은 등온구체형 반응실인 것을 특징으로 하는 반도체장치의 제조장치.
  16. 제4항에 있어서, 상기 히터(43) 및 상기 단열재(44) 각각은 구체형인 것을 특징으로 하는 반도체장치의 제조장치.
  17. 제4항에 있어서, 상기 제1냉각용 가스 경로(17)의 가스의 진행방향은 상기 제2냉각용 가스 경로(21)의 가스의 진행방향에 대해 반대방향으로 되어 있는 것을 특징으로 하는 반도체장치의 제조장치.
  18. 제6항에 있어서, 상기 제어수단(29,29a)은, 상기 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 600~700℃부근의 온도까지 냉각된 후, 상기 제1 및 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 상기 온도보다 낮은 온도로 냉각되도록 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  19. 제6항에 있어서, 상기 소정의 가스는 공기 또는 불활성 가스인 것을 특징으로 하는 반도체장치의 제조장치.
  20. 제6항에 있어서, 상기 반응실(42)은 등온구체형 반응실인 것을 특징으로 하는 반도체장치의 제조장치.
  21. 제6항에 있어서, 상기 히터(43) 및 상기 단열재(44) 각각은 구체형인 것을 특징으로 하는 반도체장치의 제조장치.
  22. 제6항에 있어서, 상기 제1냉각용 가스 경로(17)의 가스의 진행방향은 상기 제2냉각용 가스 경로(21)의 가스의 진행방향에 대해 반대방향으로 되어 있는 것을 특징으로 하는 반도체장치의 제조장치.
  23. 제7항에 있어서, 상기 제어수단(29,29a)은, 상기 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 600~700℃부근의 온도까지 냉각된 후, 상기 제1 및 제2냉각용 가스 경로에 소정의 가스를 흘림으로써 상기 반도체 웨이퍼가 상기 온도보다 낮은 온도로 냉각되도록 제어하는 것을 특징으로 하는 반도체장치의 제조장치.
  24. 제7항에 있어서, 상기 소정의 가스는 공기 또는 불활성 가스인 것을 특징으로 하는 반도체장치의 제조장치.
  25. 제7항에 있어서, 상기 반응실(42)은 등온구체형 반응실인 것을 특징으로 하는 반도체장치의 제조장치.
  26. 제7항에 있어서, 상기 히터(43) 및 상기 단열재(44) 각각은 구체형인 것을 특징으로 하는 반도체장치의 제조장치.
  27. 제7항에 있어서, 상기 제1냉각용 가스 경로(17)의 가스의 진행방향은 상기 제2냉각용 가스 경로(21)의 가스의 진행방향에 대해 반대방향으로 되어 있는 것을 특징으로 하는 반도체장치의 제조장치.
  28. 반도체 웨이퍼에 소정의 열처리를 행하는 반응실(11,42)과, 상기 반응실의 외측에 설치된 가열수단(15,43), 상기 반응실의 외측에 설치된 보온수단(19,44), 상기 반응실과 상기 가열수단간에 설치된 제1냉각용 가스 경로(17), 상기 가열수단과 상기 보온수단간에 설치되고, 상기 제1냉각용 가스 경로의 가스의 진행방향에 대해 반대방향으로 된 가스의 진행방향을 갖는 제2냉각용 가스 경로(21) 및, 상기 제1 및 제2냉각용 가스 경로 각각에 소정의 가스를 흘림으로써 상기 반응실을 냉각하는 냉각수단(22,23,26,52~57)을 구비한 것을 특징으로 하는 반도체장치의 제조장치.
  29. 복수의 반도체 웨이퍼가 각 온도범위에 있어서 특정의 냉각속도로 되도록 제어수단에 의해 상기 반도체 웨이퍼의 냉각속도가 제어되는 것을 특징으로 하는 반도체장치의 제조방법.
  30. 복수의 반도체 웨이퍼가 삽입되어 있는 반응실 튜브와, 그 튜브의 외측에 설치된 히터 및, 그 히터의 외측에 설치된 단열재가 있고, 상기 반응실 튜브와 상기 히터간에 냉각용 가스를 소정의 방향으로 흘림과 더불어 상기 히터와 상기 단열재간에 냉각용 가스를 상기 소정의 방향과 반대의 방향으로 흘리는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950013870A 1994-05-30 1995-05-30 반도체장치의 제조장치 및 제조방법 KR100231686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-117046 1994-05-30
JP11704694A JP3583467B2 (ja) 1994-05-30 1994-05-30 半導体装置の製造装置及び製造方法

Publications (2)

Publication Number Publication Date
KR950034617A KR950034617A (ko) 1995-12-28
KR100231686B1 true KR100231686B1 (ko) 1999-11-15

Family

ID=14702093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013870A KR100231686B1 (ko) 1994-05-30 1995-05-30 반도체장치의 제조장치 및 제조방법

Country Status (4)

Country Link
US (1) US5878191A (ko)
JP (1) JP3583467B2 (ko)
KR (1) KR100231686B1 (ko)
TW (1) TW280008B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328820B1 (ko) * 1999-02-25 2002-03-14 박종섭 화학기상증착 장비의 가스분사장치
US7563328B2 (en) * 2001-01-19 2009-07-21 Tokyo Electron Limited Method and apparatus for gas injection system with minimum particulate contamination
KR100431657B1 (ko) * 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
US6744017B2 (en) 2002-05-29 2004-06-01 Ibis Technology Corporation Wafer heating devices for use in ion implantation systems
KR100938534B1 (ko) * 2003-09-19 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US7190889B2 (en) * 2004-05-17 2007-03-13 Neocera, Llc Non-contact heater and method for non-contact heating of a substrate for material deposition
KR100706790B1 (ko) * 2005-12-01 2007-04-12 삼성전자주식회사 산화 처리 장치 및 방법
US9638466B2 (en) * 2012-12-28 2017-05-02 Jonathan Y. MELLEN Furnace system with active cooling system and method
JP6368686B2 (ja) * 2015-06-10 2018-08-01 東京エレクトロン株式会社 熱処理装置、熱処理装置の調整方法、及び、プログラム
JP6804309B2 (ja) * 2017-01-12 2020-12-23 東京エレクトロン株式会社 熱処理装置及び温度制御方法
US10712034B2 (en) * 2018-03-20 2020-07-14 Johnson Controls Technology Company Variable frequency drives systems and methods
JP7055075B2 (ja) * 2018-07-20 2022-04-15 東京エレクトロン株式会社 熱処理装置及び熱処理方法
CN113436996A (zh) * 2021-06-22 2021-09-24 北京北方华创微电子装备有限公司 用于热处理设备的冷却装置及热处理设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195820A (en) * 1978-04-10 1980-04-01 Pyreflex Corporation Precise thermal processing apparatus
JPH0693439B2 (ja) * 1987-03-20 1994-11-16 株式会社日立製作所 半導体ウエハの熱処理装置
JPS6451619A (en) * 1987-08-21 1989-02-27 Dainippon Screen Mfg Heat treatment equipment for substrate
FR2620207B1 (fr) * 1987-09-04 1990-01-12 Physique Appliquee Ind Four electrique notamment pour traitement thermique
KR960012876B1 (ko) * 1988-06-16 1996-09-25 도오교오 에레구토론 사가미 가부시끼가이샤 열처리 장치
US5207835A (en) * 1989-02-28 1993-05-04 Moore Epitaxial, Inc. High capacity epitaxial reactor
US5053247A (en) * 1989-02-28 1991-10-01 Moore Epitaxial, Inc. Method for increasing the batch size of a barrel epitaxial reactor and reactor produced thereby
JP2998903B2 (ja) * 1990-11-14 2000-01-17 東京エレクトロン株式会社 熱処理装置
US5249960A (en) * 1991-06-14 1993-10-05 Tokyo Electron Sagami Kabushiki Kaisha Forced cooling apparatus for heat treatment apparatus
JP2755876B2 (ja) * 1992-07-30 1998-05-25 株式会社東芝 熱処理成膜装置
US5507639A (en) * 1993-06-30 1996-04-16 Tokyo Electron Kabushiki Kaisha Heat treatment apparatus and method thereof

Also Published As

Publication number Publication date
JPH07326592A (ja) 1995-12-12
JP3583467B2 (ja) 2004-11-04
TW280008B (ko) 1996-07-01
KR950034617A (ko) 1995-12-28
US5878191A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
KR100231686B1 (ko) 반도체장치의 제조장치 및 제조방법
US5651670A (en) Heat treatment method and apparatus thereof
JP3380988B2 (ja) 熱処理装置
US9255736B2 (en) Vertical-type heat treatment apparatus
US8835811B2 (en) Thermal processing apparatus and method of controlling the same
KR19990072527A (ko) 재순환히터배출냉각시스템을구비한반도체열프로세서
TWI669411B (zh) Substrate processing apparatus, cooling unit, heat insulating structure, and method of manufacturing semiconductor device
CN111223795A (zh) 热处理装置和热处理方法
US6838643B2 (en) Method and apparatus for performing baking treatment to semiconductor wafer
JP2006203033A (ja) 熱処理装置
JP2008279502A (ja) リフロー装置
JP7186096B2 (ja) 熱板の冷却方法及び加熱処理装置
JPH07135182A (ja) 熱処理装置
JPH11260744A (ja) 熱処理炉
JPH0567577A (ja) 縦型拡散・ｃｖｄ炉
KR100501530B1 (ko) 퍼지가스 온도 조절장치를 구비한 급속 열처리장치의 공정챔버
JP2000012478A (ja) 基板熱処理装置
JP2002134491A (ja) 熱処理装置
KR100299113B1 (ko) 열처리장치및열처리방법
JPS5833083A (ja) 熱処理炉
US20220119951A1 (en) Substrate processing apparatus, method of processing substrate, method of manufacturing semiconductor device and recording medium
JPS63166218A (ja) 半導体熱処理装置のウエ−ハ冷却方法
JPH05299369A (ja) 熱処理装置
JP2570201B2 (ja) 熱処理炉
JPH10172977A (ja) 化合物半導体基板の熱処理方法及び熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee