KR100226120B1

KR100226120B1 - 파일롯신호성분을 디지탈신호에서 검출하는 검출장치, 검출방법 및 재생장치

Info

Publication number: KR100226120B1
Application number: KR1019950012970A
Authority: KR
Inventors: 신이찌 하타에
Original assignee: 미타라이 하지메; 캐논 가부시끼가이샤
Priority date: 1994-05-25
Filing date: 1995-05-24
Publication date: 1999-10-15
Also published as: KR950034190A; DE69518796T2; EP0684734B1; CN1115525A; EP0684734A2; EP0684734A3; DE69518796D1; US6271981B1; CN1042865C

Abstract

본 발명은 정실데이터와 파일롯신호성분을 함유하는 디지털변조신호에서 파일롯신호성분을 검출하는 신호검출장치로서, 디지털변조신호를 애널로그/디지털변환하는 A/D변환기와, A/D변환기의 출력을 사용하여 정보데이터를 복원하는 복원회로로 이루어진다. 이런 신호검출장치에서는, 파일롯신호성분이 A/D변환기의 출력을 사용하여 검출되기 때문에, 디지털변조신호로 중첩된 파일롯신호를 검출하기 위해 디지털회로만을 사용할 수 있고, 또한, 파일롯신호를 검출하기 위한 A/D변환기로서 복원회로와 동등한 A/D변환기를 사용할 수 있으므로, 단순한 회로구성에 의해서 파일롯신호의 검출을 실현할 수 있다.

Description

파일롯신호성분을 디지털신호에서 검출하는 검출장치, 검출방법 및 재생장치

제1도는 종래의 디지털VTR용 기록계의 구성을 개략적으로 도시한 블록도.

제2도는 제1도에 도시한 디지털VTR에 의해 자기테이프위에 형성한 기록패턴의 개략도.

제3도는 제2도에 도시한 기록패턴을 재생하는 디지털VTR의 재생계의 구성예를 개략적으로 도시한 블록도.

제4도는 본 발명의 제1실시예에 따른 디지털VTR의 재생계의 전체구조를 개략적으로 도시한 블록도.

제5도는 제4도에 도시한 재생계에 도시한 MPU의 동작을 도시한 플로우챠트.

제6도는 제4도에 도시한 재생계에 사용한 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제7도는 제1실시예의 변형에 따라 제4도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제8a 및 8b도는 제6도에 도시한 파일롯신호검출회로의 각종 부분에 사용된 신호의 주파수밴드를 도시한 도면.

제9도는 제1실시예의 다른 변형에 따라 제4도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제10a 및 10b도는 제6도에 도시한 변형예에 사용된 신호의 주파수밴드를 도시한 도면.

제11도는 제1실시예의 다른 변형에 따라 제4도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제12도는 제1실시예의 다른 변형에 따라 제4도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제13도는 제1실시예의 다른 변형에 따라 제4도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제14도는 본 발명의 제2실시예에 따른 디지털VTR의 재생계의 전체구성을 개략적으로 도시한 블록도.

제15도는 본 발명의 제2실시예에 따른 제14도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제16a, 16b 및 16c도는 제15도에 도시한 파일롯신호검출회로의 각종부분에 사용된 신호의 주파수밴드를 도시한 도면.

제17도는 제2실시예의 다른 변형에 따라 제14도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

제18도는 제2실시예의 다른 변형에 따라 제14도에 도시한 재생계에서 파일롯신호검출회로의 구성을 개략적으로 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

201 : 입력단자 202 : 디지털밴드패스필터

203, 208 : 데시메이트회로 205 : 가산회로

206 : 평방기 211 : 1/N주파수분조회로

212 : 지연유닛 213 : 주파수분조기

본 발명은 신호검출장치, 신호검출방법 및 신호재생장치에 관한 것으로, 특히, 정보데이터 및 파일롯신호성분을 함유하는 디지털변조신호에서 파일롯신호성분을 검출하는 검출장치, 검출방법 및 이런 검출방법을 이용하여 트래킹제어를 행하는 신호재생장치에 관한 것이다.

근년, 디지털자기기록/재생기술의 진보에 의해, 디지털VTR의 개발이 집중적으로 행하여 지고 있다. 이런 디지털VTR분야에 있어서, 종래의 애널로그VTR과 마찬가지로 재생시에는 트래킹제어를 행할 필요가 있어 다양한 트래킹제어방법이 제안되어 있다.

그중에서도, 기록하는 디지털신호데이터열을 디지털변조하기전에 소정의 파일롯신호성분을 중첩하고, 재생시에 소정의 파일롯신호성분을 사용하여 트래킹제어를 행하는 방법이 주목되고 있다.

제1도는 이런 종류의 트래킹제어방법을 사용하는 디지털VTR의 기록계의 구성을 개략적으로 도시하는 블록도이다. 제1도에 도시한바와 같이, 회전헤드 Ch1, Ch2는 회전드럼(도시안함)에 180°의 위상차를 지니고 고정되어 있어, 디지털변조신호를 기록매체인 자기테이프T위에 기록할 수 있다.

이하, 기록계의 동작에 대해 설명한다.

단자(1)에서 입력된 비디오신호는, 디지털기록신호처리회로(2)에 공급되고, 디지털기록신호처리회로(2)는 비디오신호를 고능률부호데이터로 부호화하고, 이 데이터를 에러정정부호화함으로서, 오디오데이터 및 다른 보조데이터를 함유하는 디지털데이터열을 기록데이터포맷에 따라 형성한다.

이 디지털데이터열은 디지털변조·파일롯신호부가회로(3)에 공급되고, 디지털변조·파일롯신호부가회로(3)는 24∼25변환등의 데이터에 용장도를 부가하는 디지털변조를 디지털기록신호처리회로(2)에서 공급된 데이터열에 실시하고, 용장도를 이용하여 파일롯신호성분을 변조디지털데이터열에 부가한다.

구체적으로는, 예를 들어, 24비트 데이터마다 선두에 1 또는 0의 선두비트를 부가하여 2종류의 25비트데이터를 형성하고, 이들 2종류의 25비트데이터를 각각 비트스트리임로서 출력한다. 다음, 이들 비트스트리임을 각각 NRZI변조한다. 다음, NRZI변조된 2종류의 비트스트리임에서 DC성분, f1(제1파일롯신호의 주파수)성분, f2(제2파일롯신호의 주파수)성분을 각각 추출하고, 이들 성분의 합계를 산출한다. 이 합계를 과거합계의 누적값에 가산하여 각각의 비트스트리임마다 누적값을 형성한다. 다음, 이들 2종류의 누적값을 각각 비교하여, 이 누적값을 보다 작게하는 쪽의 25비트의 비트스트리임을 선택하여 출력한다. 이 경우 출력되는 비트스트리임은 DC, f1, f2성분이 각각 억압된 비트스트리임이다.

여기서, 추출된 DC성분에 소정의 패턴신호를 중첩(예를 들면, 감산)하면, 상기 비트스트리임은 소정의 패턴신호에 대해 주파수성분을 지니게되므로, 소정패턴신호의 주파수를 소망의 주파수 f1, f2 중의 하나로 설정함으로서, 소망의 주파수의 파일롯신호성분이 변조된 디지털비트스트리임으로 중첩될 수 있다.

예를 들면, 각 비트스트리임의 비트레이트를 fb로하고, 제1파일롯신호의 주파수 f1을 fb/90, 제2파일롯신호의 주파수f2를 fb/120으로 규정하면, 90 혹은 120비트주기로 반복하는 패턴신호를 검출된 2종류의 DC성분에서 각각 감산할 수 있어, 소망주파수f1 혹은 f2의 파일롯신호성분을 변조된 디지털비트스트리임으로 중첩할 수 있다. 이렇게 얻어진 디지털변조비트스트리임은 디지털변조된 기록신호로서 스위칭회로(4)에 공급되고, 각회전헤드Ch1, Ch2의 회전위상에 따라 형성된 헤드스위칭펄스(HSW)에 의해 교호로 회전헤드Ch1, Ch2에 공급된다. 회전헤드Ch1, Ch2는 180°의 위상차를 지니고 회전하여, 자기테이프T를 교호로 트레이스하여, 평행한 다수의 나선형트랙을 순차 형성하면서 디지털변조된 기록신호를 기록한다.

제2도는 자기테이프T위에 형성한 기록패턴의 일례를 도시한 것이다. 도시한 바와같이, 상기 방법으로 형성한 다수의 나선형트랙에는 1트랙걸러 제1, 제2파일롯신호가 중첩됨으로서, 주파수f1의 제1파일롯신호와 주파수f2의 제2파일롯신호가 4트랙주기로 각각 중첩되어, 제1, 제2파일롯신호가 교호로 1트랙걸러 기록된다. 이런 기록패턴은, 예를 들어, 자기헤드Ch1가 기록을 행하는 기간에 f1, f2의 주파수성분을 지니는 패턴신호를 교호로 상기 DC성분에서 감산하여, 자기헤드Ch2가 기록을 행하는 기간에는 패턴신호를 DC성분에서 감산하는 것을 억제함으로서 형성된다.

제3도는 제2도에 도시한 기록포맷에 기록된 디지틀변조기록신호를 자기테이프 T에서 재생하는 종래의 재생계의 구성예를 도시하는 블록도이다.

자기헤드Ch1, Ch2에 의해 교호로 재생된 변조신호는 재생앰프(7), (8)를 통하여 헤드스위칭회로(9)에 입력된다. 헤드스위칭회로(9)는 드럼회전검출회로(15)에서 공급된 헤드스위칭펄스HSW에 의해 절환됨으로서, 자기헤드Ch1, Ch2에서 교호로 공급된 변조신호가 연속재생신호로 형성된다.이 연속재생신호는 디지털재생신호처리회로(10), f1검출회로(12) 및 f2검출회로(13)에 입력된다. 디지털재생신호처리회로(10)는 디지털복호처리, 에러정정처리 및 고능률부호화데이터의 복호처리등의 소정처리를 행하여, 재현된 정보데이터(비디오데이터)를 출력단자(11)로 출력한다.

f1검출회로(12), f2검출회로(13)는 각각 애널로그밴드패스필터등으로 형성되고, 이들f1, f2검출회로(12), (13)로 추출된 파일롯신호성분이 트래킹제어회로(16)에 공급된다. 트래킹제어회로(16)는, 각각의 회로(12), (13)에서 출력된 파일롯신호성분의 레벨을 검출하여 검출레벨간의 차이를 발견한다. 자기헤드Ch2가 자기헤드Ch2자체에 의해 형성된 기록트랙을 재생할 수 있도록 트래킹제어를 행하면, 자기헤드Ch2는 파일롯신호가 중첩되어 있지 않은 트랙을 트레이스한다. 자기헤드Ch2가 이런 트랙중의 하나를 트레이스할 때 양쪽 인접트랙에서 f1 및 f2성분이 얻어진다. 이때, 파일롯신호성분f1, f2간의 차이를 발견하여, 자기헤드Ch2에 대해 트래킹에러를 나타내는 신호를 얻을 수 있고, 또, 자기헤드Ch1가 트레이스하는 동안 트래킹에러신호는 얻어지지 않으므로, 트래킹제어회로(16)는 직전의 트래킹에러신호를 샘플링하여 보유한다. 또, 트래킹에러신호의 극성은 2트랙주기로 반전하므로, 헤드스위칭펄스HSW와 동기하여 상기 차이값은 극성에 대응하여 반전된다.

이렇게 얻은 트래킹제어신호는 캡스턴제어회로(17)에 공급되고, 캡스턴제어회로(17)는 자기테이프T의 반송을 제어함으로서, 각각의 자기헤드Ch1, Ch2가 소망의 트랙을 트레이스할 수 있다.

그러나, 종래의 이런 종류의 장치는 수많은 단점을 지니고 있는바, 그중하나로, 각각의 파일롯신호를 검출하기 위해 애널로그밴드패스필터를 사용하며, 실질적으로 디지털처리회로로 구성된 디지털VTR에 있어서 외부애널그회로를 구비해야만하고, 디지털VTR에서는 구성부품의 설치를 위해 커다란 스페이스를 필요로 한다는 점이다. 다른 단점으로는, 각각의 밴드패스필터의 후단에 구비된 회로를 검출하여 보다 고주파성분이 생성되므로, 이것을 제거하기 위해 로우패스필터등도 구비해야한다는 것으로, 이러한 단점들은 효율적인 회로배치의 달성을 어렵게 한다.

따라서, 본 발명의 목적은 상기 문제점을 해결하는 것이다.

본 발명의 다른 목적은 디지털변조신호로 중첩시킨 파일롯신호를 디지털적으로 검출할 수 있는 검출장치, 방법 및 이것을 사용하여 양호한 트래킹제어를 행할 수 있는 재생장치를 제공하는 것이다. 상기 목적을 달성하기 위해, 본 발명의 일측면에 의하면, 정보데이터 및 파일롯신호성분을 함유하는 디지털변조신호에서 파일롯신호성분을 검출하는 장치가 제공되며, 이 장치는 디지털변조신호를 A/D변환하는 A/D변환수단, A/D변환수단의 출력을 사용하여 정보데이터를 복원하는 복원수단, A/D변환수단의 출력을 사용하여 파일롯신호성분을 검출하는 검출수단을 구비한다.

다른 구성으로서는, 재생디지털변조신호에 동기한 클락에 따라 디지털변조신호를 A/D변환하는 A/D변환수단과, A/D변환수단의 출력을 사용하여 파일롯신호성분을 검출하는 검출수단을 구비한다.

상기 구성에 의해, 디지털변조신호증에 함유된 파일롯신호성분을 애널로그회로를 사용하는 것없이 정확하게 검출할 수 있고, 재생장치를 구성하는 모든 회로를 디지털화 할수 있어, 전체재생장치를 소형화하는데 크게 공헌한다.

본 발명의 다른 목적은 상기 디지털변조신호로 중첩되어 있는 파일롯신호를, 비교적 소규모이고 소비전력이 작은 회로로 검출할 수 있는 검출장치, 검출방법 및 이것을 사용하여 양호한 트래킹제어를 행할 수 있는 재생장치를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명의 다른 측면에 의하면, A/D변환출력에서 데이타추출레이트를 축소하는 구성이 제공된다.

본 발명의 다른 목적은 상기 디지털변조신호로 중첩된 파일롯신호를 디지털적으로 검출할 수 있고, 회로의 많은 부분을 소프트웨어화할 수 있는 재생장치를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명의 다른측면에 의하면, 검출된 파일롯신호성분의 값을 재생장치의 동작주파수에 대응하는 주파수를 지닌 클락과 동기하여 샘플링할 수 있는 구성이 제공된다.

본 발명의 상기 이외의 목적 및 그 특징은, 첨부도면과 관련하여 본 발명의 바람직한 실시예에 따른 상세한 설명을 통해 명백해진다.

제4도는 본 발명의 제1실시예에 따른 디지털VTR의 재생계의 구성을 개략적으로 도시하는 블록도이다. 제1실시예에 의한 디지털VTR은 제1도와 관련하여 상술한 기록장치에 의해 제2도에 도시한 바와같이 기록된 자기테이프T에서 비디오신호를 재생하도록 구성된 것이다.

제4도에서, 제3도와 동일한 요소에는 동일번호를 사용하였다. 헤드스위칭회로(9)에서의 출력(디지털변조신호)은 적분등화기(107)에 공급되며, 적분등화기(107)는, 기록신호가 전자기변환으로 결정된 전달함수에 의해 둘둘 말려서, 재생신호의 위상 및 진폭특성이 변화하므로, 재생신호의 위상, 진폭특성을 코사인롤오프특성으로 조정하기 위해 적분등화한다. 적분등화기(107)의 출력은 AGC(자동이득제어)회로(108)에 공급되어, 재생신호의 진폭이 소정 진폭값으로 조정된다.

AGC회로(108)에서 출력된 재생변조신호는 A/D(애널로그/디지털)변환기(109)에 입력되며, 후술하는 PLL회로(111)에 의해 형성된 클락에 따라 표본되어 양자화된다. A/D변환기(109)는 표본마다 m비트(m은 2이상의 정수)로 양자화하여 m비트디지털데이터로 출력한다. A/D변환기(109)의 후단에 설치된 비터비복호회로(110)를 고려하면, A/D변환기는 적어도 표본마다 6비트정도로 양자화하는 것이 바람직하다. m비트디지털데이터는 PLL회로(111)에 공급되고 PLL회로(111)는 m비트디지털데이터를 사용함으로서 재생변조신호에 동기한 클락신호를 발생한다. 각각의 비트스트리임의 비트레이트가 전술한 바와같이 fb인 것으로 하면, 이 클락의 주파수도 fb가 되게된다.

A/D변환기(109)에 의해 이산양자화된 m비트변조신호는 비터비복호회로(110)에 의해 비트스트리임으로 복호된다. 이 비트스트리임은 디지털재생신호처리회로(114)에 공급되어 비트스트리임이 워드마다 24비트로 이루어지는 데이터로 디지털복호된다. 디지털재생신호처리회로(114)는 또한 에러정정처리 및 고능률복호화처리등의 소정처리를 행함으로서 원래의 정보데이터(비디오데이터)를 복원시킨다. 복원된 정보데이터는 단자(115)에서 출력된다.

한편, A/D변환기(109)에서 출력된 m비트변조신호는 ATF검출회로(130)의 f1검출회로(112) 및 f2검출회로(113)에 모두 입력된다. f1, f2검출회로(112), (113)는 각각 양자화된 재생변조신호에서 f1, f2성분을 디지털적으로 추출검출하고, ATF검출회로(130)의 후단에 설치된 마이크로프로세서 유닛(MUP)(140)에 데이터로서 f1, f2성분을 입력시킨다.

MPU(140)는 제4도에 점선으로 나타낸 바와같이 트래킹제어회로, 캡스턴제어회로에 대응하는 기능을 행함으로서, 캡스턴모터(120)의 회전을 제어한다. 캡스턴모터(120)의 회전속도는 캡스턴FG회로(121)에 의해 검출되며, 캡스턴FG회로(121)는 캡스턴(도시하지않음)의 회전속도에 대응하는 주파수의 FG펄스를 출력한다. 회전자기헤드ch1, ch2가 구비된 회전드럼을 회전시키는 드럼모터(123)의 회전속도는 드럼PG회로(15)에 의해 검출된다. 드럼PG회로(15)는 회전드럼이 특정위상에 이를 때 예를 들어 1회전에 대해 2개의 PG펄스를 출력한다. 캡스턴FG회로(121)과 드럼PG회로(15)에서 각각 출력된 FG펄스 및 PG펄스는 MPU(140)에 입력된다.

제5도는 MPU(140)의 동작을 도시하는 플로우챠트이다. 제1실시예의 트래킹제어동작에 대해 플로우챠트와 관련하여 하기 셜명한다.

트래킹제어는, 전술한바와 같이 자기헤드ch2가 재생상태에 있을 때 재생된 f1 및 f2성분을 비교함으로서 재생되며, 예를 들어, MPU(140)에 있어서, 자기헤드ch1, ch2가 1회전할때마다, ATF타이밍이 발생하여 트래킹에러신호가 형성된다. 상세하게는, 제5도의 스텝S1에서, MPU(140)는, PG펄스가 MPU(140)에 입력된 후의 경과시간에 따라 ATF타이밍이 도달하였는가를 검출한다. ATF타이밍이 검출되면, 스텝S2 및 S3에서 f1 및 f2성분의 검출값이 각각 MPU(140)에 입력된다.

스텝S4에서, 내부변수X가 0인가를 판정한다. 내부변수X는 ATF타이밍이 도달할 때 마다 1과 0을 교대로 반복하는 변수로, 트래킹에러신호의 극성을 반전시키는데 사용한다. 내부변수X가 형성되는 이유는, 회전드럼이 1회전을 할 때마다 각각 파일롯신호f1, f2가 발생되는 방향이 자기헤드ch1가 주로 트레이스하는 트래킹목표트랙에 대해 반전하기 때문이다. 내부변수X가 0이면, 스텝S5로 진행하여, 트래킹에러데이터TE가 f1(f1성분검출값)-f2(f2성분검출값)으로부터 구해지며, 내부변수X가 1이면, 스텝S7로 진행하여 트래킹에러데이터TE가 f2-(f2성분검출값)-f1(f1성분검출값)으로부터 구해진다. 다음, 스텝S6 또는 S8에서는, 다음검출의 준비로 내부변수X가 반대값으로 절환되고, 스텝S12에서 캡스턴제어데이터(cc)가 갱신된 후에 스텝S1으로 되돌아간다.

스텝S1에서 ATF타이밍이 검출되지 않으면, 스텝S9로 진행하여, 캡스턴FG펄스가 도달했는가를 판단한다. 캡스턴FG펼스가 도달했으면, 스텝S10으로 진행하여, 캡스턴FG펄스와 직전캡스턴FG펄스간의 주기(간격)를 측정한다. 스텝S11에서, 캡스턴속도제어테이타(SE)가 이 간격을 소정시간주기로 조정하도록 갱신된다. 다음, 스텝S12에서, 캡스턴제어테이타CC가 갱신된다. 비록, 애널로그회로에 사용되는 소위 로우패스필터에 대응하는 적분처리가 캡스턴속도제어데이터SE 혹은 트래킹에러데이터TE를 갱신하기 위해 실제로 삽입되기는 하나, 이런 적분처리스텝에 대해서는 플로우챠트의 단순화를 위해 생략한다. 스텝S12에서, 갱신된 캡스턴속도제어데이터SE 및 트래킹에러데이터TE는 각각 소정계수K₁, K₂에 의해 곱해져서, 이들을 가산함으로서 캡스턴제어데이터CC를 얻는다. 캡스턴제어데이터CC는 캡스턴모터(120)에 공급되는 제어신호로서 MPU(140)에서 출력된다.

이하, 제4도에 도시한 각각의 f1검출회로(112) 및 f2검출회로(113)의 구성예에 대해 설명한다. 제6도는 f1혹은 f2검출회로(112), (113)로서 사용할 수 있는 디지털검출회로의 구성예를 개략적으로 도시하는 블록도이다.

제6도와 관련하여, 상기 방법으로 표본마다 m비트로 양자화된 재생변조신호를 입력단자(201)를 통해 디지털밴드패스필터(BPF)(202)에 입력한다. BPF(202)는 제8a도에 도시한 바와 같이 재생변조신호에서 f1의 주파수성분만을 추출한다. 이와같이 불필요한 노이즈 및 디지털변조된 비트스트리임데이터의 스펙트럼을 제거한 재생변조신호는 데시메이트회로(203), (208)에 입력된다. 각각의 데시메이트회로(203), (208)는 신호처리시스템의 샘플링레이트를 저하시키는 처리, 즉, 디지털 신호스트리임에서 개별신호를 서브샘플링처리한다. 이 처리는 디지털데이터의 서브샘플링에 상당한다.

제6도에 도시한 회로를 f1성분을 검출하는데 사용하면, 예를 들어, 데시메이션시 서브샘플링주파수는 f1으로 된다. 이를 위해, PLL회로(111)에서 출력된 주파수fb의 클락을 클락발생회로(210)에서 입력하고, 1/N주파수분조회로(211)에 의해 주파수f1의 클락으로 주파수분조한다. 전술한바와 같이 f1=fb/90이면, 1/N주파수분조회로(211)의 주파수분조비는 1/90이 된다.

한편, 클락발생회로(210)에서 입력된 주파수fb의 클락이 지연유닛(212)에 공급되고, 주파수fb의 클락은 지연유닛(212)에 의해 주파수f1(fb/90)의 1/4주기로 지연하고, 주파수분조기(213)는 지연된 클락의 주파수를 1/90로 분조하여 주파수f1의 주파수분조클락을 출력한다. 따라서, 데시메이트회로(203), (208)의 동작위상은 주파수f1의 1/4주기로 서로 다르게 된다.

제1실시예에서는, 전술한 바와 같이 나이퀴스트주파수가 f1/2로 되도록 리샘플링(서브샘플링)을 행한다. 주파수f1으로 파일롯신호f1를 리샘플링하는 경우, 샘플링타이밍이 파일롯신호f1의 피크값에서 주파수f1의 1/4주기와 동등한 위상차로 오프셋되면, 리샘플출력, 즉 데시메이트된 출력이 완전히 0으로 되어 버린다. 이 때문에, 제1실시예에서는, 직교관계를 지니는 위상(90°시프트한 위상)에 의해 입력파일롯신호f1를 데시메이트함으로서 제8b도에 나타낸바와 같이, 각각 DC와 f1의 정수배의 주기로 접혀진 형태로 스펙트럼이 검출된다.

이와같이, 직교관계에 있는 클락에 의해 데시메이트하여 백터의 크기를 얻음으로서 입력신호의 특징 주파수성분의 진폭을 얻을수 있다. 따라서, 데시메이트된 한쪽신호가 2승회로(204)에 의해 2승되고, 다른 한쪽은 2승회로(209)에 의해 2승된다. 2승회로(204), (209)의 출력은 가산회로(205)에 의해 가산되어, 가산회로(205)의 합계출력이 평방기(206)에 입력된다. 평방기(206)는 가산회로(205)의 출력의 평방근을 구하여 f1신호성분의 벡터크기를 얻는다. 평방기(206)의 출력은 f1값데이터로서 단자(207)를 통해 MPU(140)에 입력된다.

상기 방법으로, 데시메이트회로(203), (208) 및 다음 회로들이 데시메이트를 위해 주파수분조된 클락과 동기하여 동작한다. 따라서, 로우패스필터등의 특별한 회로를 필요로 하지 않는다.

상기 설명은 제6도에 도시한 회로를 파일롯신호f1를 검출하는데 사용한 경우의 구성에 관한 것이나, 주파수f2의 클락을 형성하기위해 주파수분조비를 변화시키면, 제6도의 회로를 파일롯신호f2를 검출하는데에도 사용할 수 있다.

제7도는 제1실시예의 변형에 따른, f1혹은 f2검출회로(112), (113)의 다른 구체적인 구성예를 개략적으로 도시한 블록도이다. 제7도에서, 제6도에 나타낸 것과 동일한 요소에는 동일번호를 사용하였다. 제7도에 도시한 실시예에서, 1/N주파수분조회로(211)는, 제7도에 도시한 회로가 파일롯신호f1를 검출하기 위해 사용되는 경우, 1/90주파수분조기로 된다. 1/N주파수분조회로(211)는 클락발생회로(210)에서 공급된 주파수fb의 클락을 주파수분조하여 주파수f1의 클락을 형성한다. 1/N주파수분조회로(211)의 출력은 동작클락으로서 데시메이트회로(203)에 공급된다. 1/N주파수분조회로(211)의 출력은 또한 지연회로(232)에도 공급되어, 주파수f1의 1/4주기로 지연된다. 지연회로(232)의 출력은 동작클락으로서 데시메이트회로(208)에 공급된다. 기타동작들은 제6도에 도시한 실시예와 유사하다.

상술한바와 같이, 제7도의 회로에서는, 제6도의 회로와 마찬가지로, f1 및 f2등의 파일롯신호를 디지털적으로 검출할 수 있다. 또한, 제7도의 회로에서 주파수분조회로의 수는 제6도의 회로에 비해 1개감소되어 있어, 제7도의 회로는 1개의 주파수분조회로를 사용함으로서 2종류의 클락을 생성할 수 있다.

제9도는 제1실시예의 다른 변형에 따른 f1 또는 f2검출회로(112), (113)의 구체적인 구성예를 개략적으로 도시한 블록도이다. 제9도에서, 제6도와 동일한 요소에는 동일한 부호로 표기하였다. 제9도에 나타낸 실시예에서는, 절대값검출회로(ABS)(244), (249)각각의 데시메이트가 구비되어, 회로(203), (208)의 출력의 절대값을 검출하고, 이들 후단에 설치된 가산회로(245)에 검출된 절대값을 출력한다. 가산회로(245)에서, 양쪽 절대값이 가산되어 DC성분으로서 f1혹은 f2파일롯신호성분이 추출된다. 가산회로(245)의 출력은 디지털로우패스필터(246)를 관통하여 노이즈를 제거한 다음 단자(207)에 공급된다. 도시한 회로에 있어서는, 고S/N비의 DC성분을 얻을 필요가 있는 경우이외에는 비용절감을 위해 디지털로우패스필터(246)를 생략할 수 있다.

상기 설명으로부터 명백한 바와 같이, 제1실시예에 의하면, 거의 디지털회로로 구성할 수 있고, 거의 모든 처리를 MPU에 의해 실행할 수 있는 파일롯신호검출장치와 트래킹제어장치를 구성할 수 있다. 또한, 애널로그회로를 사용하지 않으므로, 전체장치의 실제크기를 축소할 수 있고, 또한 장치의 다른 디지털장비와의 상용성도 향상시킬 수 있다.

제1실시예에서는, 필요에 따라, 데시메이트를 위한 주파수분조비, 디지털변조신호를 양자화하는 표본마다의 비트수, 클락발생방법등을 변경할 수 있다.

상기 설명으로부터 명백한바와 같이, 제1실시예 및 상기 변형예에 의하면, 디지털변조신호를 A/D변환하여 디지힘출력을 얻고, 디지털출력에서 정보데이터를 복원하는 동시에 디지털출력에서 파일롯신호성분을 검출하는 구성이 제공되므로, 새롭게 A/D변환기를 부가하지 않고, 디지털신호처리회로만을 사용함으로서 디지털변조신호로 중첩된 파일롯신호를 정확하게 검출할 수 있다.

제1실시예의 다른 변형예에 의하면, 재생변조된 신호정보데이터로 동기된 클락과 동기하여 디지털변조신호의 A/D변환을 행하는 A/D변환수단, A/D변환수단의 출력을 사용하여 파일롯신호성분을 검출하는 검출수단을 구비한 구성이 제공되므로, 애널로그회로를 사용함없이 디지털변조된 신호에 함유된 파일롯신호성분을 정확하게 검출할 수 있고, 재생장치를 구성하는 모든 회로를 디지털화할 수 있어 전체재생장치의 크기를 대폭 축소할 수 있다.

제1실시예 및 변형예 각각에서 서브샘플링주파수는 f1으로 되어 있지만, 일반적으로 서브샘플링주파수를 f1보다 낮은 주파수인 f1/M(M은 2이상의 정수)으로 설정할 수 있다.

이 때문에, PLL회로(111)에서 출력된 주파수fb의 클락이 클락발생회로(210)를 통해 입력되어 1/N주파수분조회로(211)에 의해 주파수분조됨으로서 주파수f1/M의 클락을 생성한다. 전술한 바와같이 f1=fb/90이면, 1/N주파수분조회로(211)의 주파수분조비는 1/(90×M)이 된다.

한편, 클락발생회로(210)에서 주파수fb의 클락이 지연유닛(212)에 공급되고, 지연유닛(212)은 주파수f1(=fb/90)의 1/4주기로 클락을 지연시킨다. 지연된 클락은 주파수분조기(213)에서 (90×M)으로 주파수분조되어 주파수f1/M의 주파수분조클락을 출력할 수 있게 된다. 따라서, 데시메이트회로(203), (208)의 동작위상은 주파수f1의 1/4주기로 서로 다르게 된다.

이런 변형예의 경우, 제10b도에 도시한 바와 같이, M=3으로 가정하면, 각각 DC와 f1/3의 정수배의 주기로 접힌 형태로 스펙트럼이 검출된다.

제11도는 제1실시예의 다른 변형예에 따른 제4도의 f1 및 f2검출회로(112), (113)로서 사용할 수 있는 디지털검출회로의 구성예를 개략적으로 도시한 블록예이다. 제11도에서, 제6도와 동일한 요소에서 동일한 부호로 표기하였다.

제11도와 관련하여, 전술한 방법에서 표본마다 m비트로 양자화된 재생변조신호는 입력단자(201)를 통해 디지털밴드패스필터(BPF)(202)에 입력된다. BPF(202)는 제8a도에 도시한 바와 같이 재생변조신호에서 주파수f1성분만을 추출한다. 이 방법으로, 불필요한 노이즈 및 디지털변조된 비트스트리임데이터의 스펙트럼을 제거한 재생변조신호가 데시메이트수단인 래치회로(253), (258)에 입력된다. 데시메이트라는 용어는 신호처리계의 샘플링레이트를 저하시키는 처리, 즉, 디지털신호스트리임에서 특정신호를 서브샘플링하는 처리를 말하며, 이처리는 디지털데이터의 서브샘플링에 상당한다.

PLL회로(111)에서 출력된 주파수fb의 클락은 클락발생회로(210)에서 입력된 다음 2/N주파수분조회로(261)에 의해 주파수f1의 2배인 주파수 2fb/N의 클락으로 주파수분조된다. 주파수2fb/N의 클락은 1/2주파수분조회로(265)에 의해 주파수f1(fb/N)의 클락으로 주파수분조된다. 제11도에 도시한 실시예에서, 제4도의 회로는 파일롯신호성분f1을 검출하기 위해 사용되므로, 데시메이트를 위한 래치주파수는 f1으로 설정된다. 전술한바와 같이 f1=fb/90이면, 1/N주파수분조회로(261)의 주파수분조비는 1/45로 된다.

한편, 클락발생회로(210)에서 입력된 주파수fb의 클락은 지연유닛(212)으로 공급된다. 주파수fb의 클락은 지연유닛(212)에 의해 주파수f1(fb/90)의 1/4주기로 지연되고, 주파수분조기(213)는 지연된 클락의 주파수를 90으로 분조하여 주파수f1의 주파수분조클락을 출력한다. 따라서, 데시메이트회로(253), (258)의 동작위상은 주파수f1의 1/4주기로 서로 다르게 된다.

상기 방법에서 직교관계에 있는 클락을 사용하여 래치회로(253), (258)는 데시메이트를 실행하므로, 입력신호의 특정주파수성분의 진폭을 얻을 수 있다. 그러나, 단순한 데시메이트상태인 경우는 입력된 파일롯신호와 래치회로(253), (258)각각의 래치동작간의 타이밍으로 결정된 플러스 혹은 마이너스부호가 남아있기 때문에 벡터의 크기를 얻을 수 없다.

이때문에, 래치회로(253), (258)의 출력은 2/N주파수분조회로(261)에서 공급된 클락과 동기하여 스위치(259)에 의해 절환되며, 스위치(259)의 출력은 2승검출회로(254)에 입력된다. 2승검출회로(254)에서 출력된 각각의 래치회로(253), (258)의 출력성분은 2/N주파수분조회로(261)에서 공급된 클락과 동기하여 스위치(264)에 의해 마찬가지로 절환되며, 각각의 래치회로(268), (269)에 공급된다. 각각의 래치회로(253), (258)의 출력성분은 1/2주파수분조회로(265)와 주파수분조기(213)에서 공급된 클락과 동기하여 각각 동작하는 각각의 래치회로(268), (269)를 통해 가산기(205)에 입력된다. 각각의 래치회로(253), (258)에 의해 래치된 성분의 2승을 가산기(205)에 의해 가산되고, 가산기(205)의 합계출력은 평방기(206)에 입력된다. 평방기(206)는 가산기(205)의 출력의 평방근을 추출함으로서, f1신호성분의 벡터크기를 구한다. 평방기(206)의 출력은 f1값데이터로서 단자(207)를 통해 MPU(140)에 입력된다.

상기 구성에 의해, 비교적 커다란 회로 스케일을 지니는 2승회로를 2개의 다른 위상으로 래치된(데시메이트된)파일롯신호성분에 적용할 수 있으므로, 전체회로규모를 비교적 작게 할수 있다.

파일롯신호f1를 검출하기 위해 상기 구성을 사용하였으나, 주파수변조비를 주파수f2의 클락을 형성하기 위해 변화시키면, 파일롯신호f2를 검출하는 구성을 사용할 수도 있다.

제12도는 제1실시예의 다른 변형에 따라 제4도의 f1 및 f2검출회로(112), (113)로서 사용할 수 있는 또 다른 구성예를 개략적으로 도시한 블록도이다. 제12도에서 제11도와 동일한 요소에는 동일 부호를 표기하였다.

제12도와 관련하여, 상기 스위치(259)의 출력은 절대값검출회로(284)에 공급된다. 절대값검출회로(284)는 각각의 래치회로(253), (258)의 출력성분에서 절대값을 검출한다. 절대값으로 검출된 성분은 스위치(286)에 의해 추출되고, 래치회로(288), (289)에 의해 래치된다. 래치회로(288), (289)의 출력은 가산기(245)에 의해 가산되어 DC성분을 얻는다. 이 DC성분은 디지털로우패스필터(246)을 통과하여 노이즈성분을 제거한 다음 단자(207)에 공급된다.

도시한 회로에서, 고S/N비의 DC성분을 얻을 필요가 있는 경우이외에는 비용절감을 위해 디지털로우패스필터(246)를 생략할 수 있다.

상기 설명으로부터 명백한 바와 같이, 제12도의 회로에 있어, 제11도의 회로와 마찬가지로 f1 및 f2등의 파일롯신호를 디지털적으로 검출할 수 있다. 제12도의 회로에 있어서, 절대값검출회로(284)는 2개의 다른 위상으로 래치된 파일롯신호성분의 절대값을 검출하는데 사용되므로, 제11도의 회로와 마찬가지로 전체회로규모를 비교적 작게할 수 있다.

제13도는 제1실시예의 다른 변형에 따라 f1 및 f2검출회로(112), (113)에 적용할 수 있는 다른 구성예를 개략적으로 도시한 블록도이다. 제13도에서 제11도와 동일한 요소에는 동일한 부호로 표기하였다. 제13도와 관련하여, OR회로(296)는 주파수분조회로(265)에서 출력된 클락과 1/N주파수분조회로(213)에서 출력된 클락사이의 논리OR를 행하며, 이들 클락의 논리합계에 따라 래치회로(253)가 동작한다. 따라서, 래치회로(253)는 구비하는 대신 래치회로(258)는 생략한다. 물론, 실시예 11에 도시한 실시예와 마찬가지로, 2승회로(291)는 2개의 다른위상으로 래치된 파일롯신호성분을 2승시킨다.

상기 구성에 의해, 1개의 래치회로를 2개의 다른 위상으로 파일롯신호성분을 래치하는데 사용할 수 있다. 따라서, 제11도에 도시한 실시예와 비교하여 전체회로스케일과 전력소모를 더욱 절감시킬 수 있다.

상기 설명으로부터 명백한 바와 같이, 제11∼13도에 도시한 변형예에 의하면, 거의 디지털회로로 구성할 수 있고, 거의 모든 처리를 MPU에 의해 실행할 수 있는 파일롯신호검출장치와 트래킹제어장치를 구성할 수 있다. 또한, 애널로그회로를 사용하지 않으므로, 전체장치의 실제크기를 축소할 수 있고, 더구나, 2개의 다른 위상으로 데시메이트된 파일롯신호성분에 1개의 검출회로를 적용시킬 수 있으므로, 전력소모를 절감시킬 수 있다.

더욱이, 2승회로 혹은 절대값검출회로등의 검출회로를 소프트웨어형태로 MPU에 내장할 수 있으며, 이경우, 검출수단을 위한 복잡한 루틴을 소프트웨어의 연산알고리즘에 공통인 루틴으로서 준비할수 있으므로, ROM의 용량을 줄일 수 있다.

제14도는 본 발명의 제2실시예에 따른 디지털VTR의 재생계의 구성을 개략적으로 도시한 블록도이다. 제14도에서 제4도와 동일한 요소에는 동일 부호로 표기하였다.

제2실시예는, 상기 PG펄스를 MPU(140)뿐만아니라 ATF검출회로(130)에도 입력시켜, f1 및 f2주파수 값을 출력하는 타이밍을 결정하는 점에서 제4도의 실시예와 다르다.

이하, 제14도에 도시한 각각의 f1검출회로(112) 및 f2검출회로(113)의 구체적인 구성예에 대해 설명한다. 제15도는 본 발명의 제2실시예에 따른 f1 혹은 f2검출회로(112), (113)로서 사용할 수 있는 디지털검출회로의 구성예를 개략적으로 도시하는 블록도이다. 제15도에서 제11도와 동일한 요소에는 동일한 부호로 표기하였다.

제15도와 관련하여, 전술한 방법에서 표본마다 m비트로 양자화된 재생변조신호는 입력단자(201)를 통해 디지털밴드패스필터(BPF)(202)에 입력된다. BPF(202)는 제16a도에 도시한 바와 같이 재생변조신호에서 주파수f1성분만을 추출한다. 이 방법으로, 불필요한 노이즈 및 디지털변조된 비트스트리임데이터의 스펙트럼을 제거한 재생변조신호가 데시메이트수단인 래치회로(253), (258)에 입력된다.

PLL회로(111)에서 출력된 주파수fb의 클락은 클락발생회로(210)에서 입력된 다음 2/N주파수분조회로(261)에 의해 주파수f1의 2배인 주파수 2fb/N의 클락으로 주파수분조된다. 주파수2fb/N의 클락은 1/2주파수분조회로(265)에 의해 주파수f1(fb/N)의 클락으로 주파수분조된다. 제15도에 도시한 실시예에서, 제14도의 회로는 파일롯신호성분f1을 검출하기 위해 사용되므로, 데시메이트를 위한 래치주파수는 f1으로 설정된다. 전술한바와 같이 f1=fb/90이면, 1/N주파수분조회로(261)의 주파수분조비는 1/45로 된다.

한편, 클락발생회로(210)에서 입력된 주파수fb의 클락은 지연유닛(212)으로 공급된다. 주파수fb의 클락은 지연유닛(212)에 의해 주파수f1(fb/90)의 1/4주기로 지연되고, 주파수분조기(213)는 지연된 클락의 주파수를 90으로 분조하여 주파수f1의 주파수분조클락을 출력한다. 따라서, 데시메이트회로(253), (258)의 동작위상은 주파수f1의 1/4주기로 서로 다르게 된다. 제2실시예에서, 직교관계에 있는 위상(90°시프트된 위상)을 사용하여 입력파일롯신호f1를 데시메이트하여, 상기 방법에서 직교관계에 있는 클락을 사용하여 래치회로(253), (258)는 데시메이트를 실행하므로, 입력신호의 특정주파수성분의 진폭을 얻을 수 있다. 제16b도에 도시한 바와 같이, DC와 f1의 정수배인 주기로 각각 접혀있는 형태로 스펙트럼이 검출된다.

래치회로(253), (258)의 출력은 2/N주파수분조회로(261)에서 공급된 클락과 동기하여 스위치(259)에 의해 절환되며, 스위치(259)의 출력은 2승검출회로(254)에 입력된다. 2승검출회로(254)에서 출력된 각각의 래치회로(253), (258)의 출력성분은 2/N주파수분조회로(261)에서 공급된 클락과 동기하여 스위치(264)에 의해 마찬가지로 절환되어 출력된다. 스위치(264)의 출력은 예를 들면, 단자(318)를 통해 입력된 상기 PG필터에 따라 클락fpg와 동기하여 상기 ATF타이밍에 따라 래치회로(316), (317)에 의해 래치된다. 래치회로(316), (317)의 출력은 가산기(205)에 입력된다. 각각의 래치회로(253), (258)에 의해 래치된 성분의 2승을 가산기(205)에 의해 가산되고, 가산기(205)의 합계출력은 평방기(206)에 입력된다. 평방기(206)는 가산기(205)의 출력의 평방근을 추출함으로서, f1신호성분의 벡터크기를 구한다. 평방기(206)의 출력은 f1값데이터로서 단자(207)를 통해 MPU(140)에 입력된다.

상기 방법으로, 데시메이트회로(253), (258) 및 다음 회로들이 데시메이트를 위해 주파수분조된 클락과 동기하여 동작한다. 또한, MPU(140)에 데이터를 입력하는 경우를 고려하여, 래치회로(316), (317) 및 다음 회로는 MPU(140)에 의해 검출된 ATF타이밍과 동기한 클락fpg과 동기하여 동작한다. 제16c도는 평방기(206)에서 출력된 검출결과의 주파수특성을 도시하는 도면이다.

상기 구성에 의해, 비교적회로 규모가 큰 1개의 2승회로를 2개의 다른 위상으로 래치된(데시메이트된)파일롯신호성분에 적용할 수 있으므로, 전체회로규모를 비교적 작게 할 수 있다. 래치회로(316), (317) 및 그다음 회로를 위한 동작타이밍은 MPU(140)의 동작을 고려하여 결정된다. 따라서, 제2실시예에서, 래치회로(253), (258) 및 그다음회로를 하드웨어로서 구성하고 있으나, 제5도의 플로우챠트에 도시한 MPU(140)에 있어서 소프트웨어처리에 용이하게 결합시킬 수 있다.

제15도의 회로 역시 제1실시예와 마찬가지로 파일롯신호성분f2검출용으로 사용할 수 있다.

제17도는 제2실시예의 다른 변형에 따른 제14도의 f1검출회로(112) 및 f2검출회로(113)에 적용할 수 있는 다른 구성예를 개략적으로 도시한 블록도이다. 제17도에서, 제15도와 동일요소에는 동일부호로 표기하였다. 제17도에 도시한 실시예에서, 스위치(264)로부터의 2개의 출력은 주파수분조기(265), (213)에서 출력된 클락과 동기하여 래치회로(268), (269)에 의해 각각 래치되며, 래치회로(268), (269)의 출력은 가산기(205)에 의해 가산된다. 가산기(205)의 출력은 상기 클락fpg과 동기하여 래치회로(326)에 의해 래치된다. 이 방법으로, 상기 ATF타이밍으로 동기한 검출성분출력은 제5도의 플로우챠트에 따라 MPU(140)에 의해 처리된다.

상기 설명한바와 같이, 제17도의 회로에서, 제15도의 회로와 마찬가지로, f1 및 f2등의 파일롯신호는 디지털적으로 검출될 수 있으며, 검출된 성분출력의 타이밍은 MPU(140)의 동작타이밍과 일치한다. 래치회로(326) 및 그 다음회로의 동작은 소프트웨어로서 실현할 수 있다.

제18도는 제2실시예의 다른 변형에 따른 제14도의 f1검출회로(112), f2검출회로(113)에 적용할 수 있는 다른 구성예를 개략적으로 도시한 블록도이다. 제18도에서 제15도와 동일한 요소에는 동일 부호로 표기하였다. 제18도에 도시한 실시예에서, 상기 스위치(259)의 출력은 절대값검출회로(284)에 공급된다. 절대값검출회로(284)는 각각의 래치회로(253), (258)의 출력성분에서 절대값을 검출하며, 절대값으로 검출된 성분은 스위치(286)에 의해 추출되어 래치회로(288), (289)에 의해 래치된다. 래치회로(288), (289)의 출력은 가산기(245)로 가산되어 DC성분을 얻는다. 이 DC성분은 클락fpg와 동기하여 래치회로(336)에 의해 더욱 래치됨으로서 DC성분의 타이밍이 AFT타이밍과 일치하게 된다. DC성분은 디지털로우패스필터(246)를 통과하여 노이즈성분을 제거한 다음 단자(207)에 공급된다. 도시한 회로에서, 고S/N비를 지닌 DC성분을 얻을 필요가있는 경우이외에는 비용절감을 위해 디지털로우패스필터(246)를 생략할 수 있다.

상기 설명으로부터 명백한 바와 같이, 제15∼18도에 도시한 실시예에 따라, 거의 디지털회로로 구성할 수 있고, 거의 모든처리를 MPU에 의해 실행할 수 있는 파일롯신호검출장치와 트래킹제어장치를 구성할 수 있다. 또한, 애널로그회로를 사용하지 않으므로, 전체장치의 실제크기를 축소할 수 있고, 또한 장치의 다른 디지털장비와의 상용성도 향상시킬 수 있다. 더욱이, 1개의 검출회로를 2개의 다른 위상으로 데시메이트된 파일롯신호성분에 적용할 수 있으므로 전력소모를 절감할 수 있다.

더욱이, 검축회로의 일부, 즉, 래치회로(316), (317), (326), (336) 및 그다음의 회로를 소프트웨어형태로 MPU에 구성할 수 있다. 이 경우, 소프트웨어의 동작주기는 클락fpg에 따라 매우 늘려진 주기이므로, ROM의 용량을 대폭 축소할 수 있다.

상술한 실시예로 부터 명백하듯이, 디지털변조신호에서 소정주파수의 파일롯신호성분을 검출하는 경우, 파일롯신호성분의 레벨은 디지털변조신호를 A/D변환시키는 A/D변환수단의 출력으로부터 검출되고, 검출수단의 검출성분출력은 재생수단의 동작주파수에 상당하는 주파수의 클락과 동기하여 샘플링수단에 의해 샘플된다. 따라서, 디지털변조신호로 중첩된 파일롯신호를 디지털신호처리회로만으로 정확하게 검출할 수 있다. 또한, 샘플링수단과 그다음의 회로의 동작은 재생수단의 동작주파수와 동기한 동작주파수로 실행되므로, 이런 동작을 소프트웨어를 사용하여 처리할 수 있고, 또 소프트웨어로의 부담을 매우 작게할 수 있다.

Claims

정보데이터 및 파일롯신호성분을 함유하는 바이너리(binary)변조신호로부터 파일롯신호성분을 검출하는 신호검출장치로, 디지털변조신호를 바이너리비트의 정보데이터에 대응하는 각 샘플링점에서 복수의 비트데이터로 변환하는 A/D변환수단과, 상기 A/D변환수단의 출력을 사용하여 정보데이터를 복원하는 복원수단과, 상기 A/D변환수단의 출력을 사용하여 파일롯신호성분을 검출하는 검출수단을 구비한 것을 특징으로 하는 신호검출장치.
제1항에 있어서, 상기 복원수단은 복수의 비트데이터를 사용하여 정보데이터를 북원하는 비터비복호기를 포함하는 것을 특징으로 하는 신호검출장치.
제1항에 있어서, 상기 검출수단은 2승회로를 포함하는 것을 특징으로 하는 신호검출장치.
제1항에 있어서, 상기 검출수단은 절대값검출회로를 포함하는 것을 특징으로 하는 신호검출장치.
제1항에 있어서, 상기 검출수단은 상기 A/D변환수단에서 출력된 복수의 샘플에 대응하는 데이터에서 단일 데이터를 추출하는 것을 특징으로 하는 신호검출장치.
제5항에 있어서, 상기 검출수단은 복수의 샘플에 대응하는 데이터를 가산하는 가산수단을 포함하는 것을 특징으로 하는 신호검출장치.
제5항에 있어서, 상기 검출수단은 상기 A/D변환수단의 출력을 서브샘플링하는 서브샘플링수단을 포함하는 것을 특징으로 하는 신호검출장치.
제7항에 있어서, 상기 서브샘플링수단은 파일롯신호성분의 주파수에 관련하는 주파수로 상기A/D변환수단의 출력을 서브샘플링하는 것을 특징으로 하는 신호검출장치.
제8항에 있어서, 상기 서브샘플링수단은 상기 A/D변환수단의 출력을 파일롯신호성분의 주파수에 관련하는 제1클락과 제1클락과 동일주파수에서 위상이 다른 제2클락에 따라 서브샘플링하는 것을 특징으로 하는 신호검출장치.
제8항에 있어서, 상기 서브샘플링수단은 상기 A/D변환수단의 출력을 파일롯신호성분의 주파수의 1/M(M은 2이상의 정수)인 주파수를 지닌 클락에 따라 서브샘플링하는 것을 특징으로 하는 신호검출장치.
제10항에 있어서, 디지털변조신호는 복수종의 서로 다른 주파수의 파일롯신호를 함유하고, 클락주파수는 복수종의 파일롯신호중의 어느 주파수에 대하여도 정수분의 1의 주파수로 되는 것을 특징으로 하는 신호검출장치.
제1항에 있어서, 기록매체에서 디지털변조신호를 재생하는 재생수단을 또 구비한 것을 특징으로 하는 신호검출장치.
제12항에 있어서, 상기 검출수단의 출력을 상기 재생수단의 동작주파수에 상당하는 주파수를 지닌 클락에 따라 샘플링하는 샘플링수단을 더욱 구비한 것을 특징으로 하는 신호검출장치.
제13항에 있어서, 상기 재생수단은 회전헤드를 포함하고, 클락의 주파수는 상기 회전헤드의 회전주기와 관련한 주파수인 것을 특징으로 하는 신호검출장치.
제12항에 있어서, 상기 검출수단의 출력을 사용하여 상기 재생수단과 기록매체와의 상대위치를 제어하는 제어수단을 또 구비한 것을 특징으로 하는 신호검출장치.
제15항에 있어서, 디지털변조신호는 서로 다른 주파수를 지니는 복수의 파일롯신호를 함유하고, 상기 제어수단은 복수의 파일롯신호성분을 검출하고, 검출된 복수의 파일롯신호성분을 서로 비교함으로서 상기 재생수단에 의해 사용되는 트래킹에러신호를 형성하는 것을 특징으로 하는 신호검출장치.
정보데이터 및 파일롯신호성분을 함유하는 바이너리(binary)변조신호로부터 파일롯신호성분을 검출하는 신호검출방법으로, 디지털변조신호를 1바이너리비트의 정보데이터에 대응하는 각 샘플링점에서 복수의 비트데이터로 A/D변환하는 공정과, 상기 A/D변환공정에서 얻은 디지털데이터를 사용하여 정보데이터를 복원하는 공정과, 상기 A/D변환공정으로 얻은 디지털데이터를 사용하여 파일롯신호성분을 검출하는 공정으로 이루어진 것을 특징으로 하는 신호검출방법.
제17항에 있어서, 상기 복원공정은 복수의 비트데이터를 사용하여 정보데이터를 비터비복호에 의해 복원하는 것을 특징으로 하는 신호검출방법.
제17항에 있어서, 상기 검출공정은 상기 A/D변환공정으로 얻은 복수의 샘플에 상당하는 데이터에서 단일 데이터를 추출하는 것을 특징으로 하는 신호검출방법.
제19항에 있어서, 상기 검출공정은 복수의 샘플에 상당하는 데이터를 가산하는 것을 특징으로 하는 신호검출방법.