JP3380282B2 - ディジタル信号再生装置及び再生方法 - Google Patents
ディジタル信号再生装置及び再生方法Info
- Publication number
- JP3380282B2 JP3380282B2 JP03647493A JP3647493A JP3380282B2 JP 3380282 B2 JP3380282 B2 JP 3380282B2 JP 03647493 A JP03647493 A JP 03647493A JP 3647493 A JP3647493 A JP 3647493A JP 3380282 B2 JP3380282 B2 JP 3380282B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- sample
- value
- read
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、記録媒体に記録されて
いるディジタル信号の再生装置に関する。
いるディジタル信号の再生装置に関する。
【０００２】
【従来の技術】記録情報の大容量化にともない、記録情
報の高密度記録化が行われている。しかしながら、上述
の如く高密度記録された記録媒体から記録情報の再生を
行うと、得られた再生信号は波形干渉を大きく受けたも
のとなり、この再生信号の復号の際に誤り率が高くな
る。そこで、上述の如き波形干渉を受けた再生信号に対
してビタビ復号を行い、復号の際の誤り率を低減させる
ことが提案されている。
報の高密度記録化が行われている。しかしながら、上述
の如く高密度記録された記録媒体から記録情報の再生を
行うと、得られた再生信号は波形干渉を大きく受けたも
のとなり、この再生信号の復号の際に誤り率が高くな
る。そこで、上述の如き波形干渉を受けた再生信号に対
してビタビ復号を行い、復号の際の誤り率を低減させる
ことが提案されている。
【０００３】図１に、かかるビタビ復号器を有するディ
ジタル信号再生装置を示す。図において、記録情報が高
密度記録された記録媒体から図示せぬピックアップにて
読み取られた読取信号は、イコライザ１及び２に夫々供
給される。イコライザ１は、供給された読取信号をクロ
ック信号に適した等化特性にて増幅するとともにノイズ
の除去を行い、得られた信号をパルス化回路３に供給す
る。パルス化回路３は、供給された信号と基準電圧とを
比較してパルス化し、得られたパルス信号をクロック発
生回路４に供給する。クロック発生回路４は、供給され
たパルス信号に位相同期したクロック信号を発生し、こ
れをサンプリングクロック信号としてＡ／Ｄ変換器５に
供給する。イコライザ２は、供給された読取信号をデー
タ判別に適した等化特性にて増幅するとともにノイズの
除去を行い、得られた信号をＡ／Ｄ変換器５に供給す
る。Ａ／Ｄ変換器５は、供給されたサンプリングクロッ
ク信号のタイミングにて、イコライザ２から供給された
信号をディジタル信号に変換してサンプル化し、得られ
たサンプル値をビタビ復号器６に供給する。ビタビ復号
器６は、供給されたサンプル値を系列として観測し、入
力サンプル値系列に対して最も存在確率の高い復号デー
タ系列を復号出力する。
ジタル信号再生装置を示す。図において、記録情報が高
密度記録された記録媒体から図示せぬピックアップにて
読み取られた読取信号は、イコライザ１及び２に夫々供
給される。イコライザ１は、供給された読取信号をクロ
ック信号に適した等化特性にて増幅するとともにノイズ
の除去を行い、得られた信号をパルス化回路３に供給す
る。パルス化回路３は、供給された信号と基準電圧とを
比較してパルス化し、得られたパルス信号をクロック発
生回路４に供給する。クロック発生回路４は、供給され
たパルス信号に位相同期したクロック信号を発生し、こ
れをサンプリングクロック信号としてＡ／Ｄ変換器５に
供給する。イコライザ２は、供給された読取信号をデー
タ判別に適した等化特性にて増幅するとともにノイズの
除去を行い、得られた信号をＡ／Ｄ変換器５に供給す
る。Ａ／Ｄ変換器５は、供給されたサンプリングクロッ
ク信号のタイミングにて、イコライザ２から供給された
信号をディジタル信号に変換してサンプル化し、得られ
たサンプル値をビタビ復号器６に供給する。ビタビ復号
器６は、供給されたサンプル値を系列として観測し、入
力サンプル値系列に対して最も存在確率の高い復号デー
タ系列を復号出力する。
【０００４】以上の如く、従来のディジタル信号再生装
置においては、データ信号系及びクロック信号生成系に
夫々専用の波形等化用イコライザが必要となる。又、イ
コライザ１、パルス化回路３及びクロック発生回路４か
らなるクロック信号生成系の遅延と、データ信号系であ
るイコライザ２との遅延は必ずしも同一とはならない。
よって、精度良く読取信号の位相に同期したサンプリン
グクロック信号を得るためには、データ信号系及びクロ
ック信号生成系の遅延を同一遅延とする遅延調整回路が
必要となる。しかしながら、温度変化等の要因により各
回路の遅延が変化した場合は、上述の如き遅延調整回路
では遅延調整の対応が出来ないため、読取信号の位相に
同期したサンプリングクロック信号を得ることが出来な
くなるという問題があった。
置においては、データ信号系及びクロック信号生成系に
夫々専用の波形等化用イコライザが必要となる。又、イ
コライザ１、パルス化回路３及びクロック発生回路４か
らなるクロック信号生成系の遅延と、データ信号系であ
るイコライザ２との遅延は必ずしも同一とはならない。
よって、精度良く読取信号の位相に同期したサンプリン
グクロック信号を得るためには、データ信号系及びクロ
ック信号生成系の遅延を同一遅延とする遅延調整回路が
必要となる。しかしながら、温度変化等の要因により各
回路の遅延が変化した場合は、上述の如き遅延調整回路
では遅延調整の対応が出来ないため、読取信号の位相に
同期したサンプリングクロック信号を得ることが出来な
くなるという問題があった。
【０００５】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、読取信号の位相に同
期した精度良いサンプリングクロックにてディジタル信
号の再生が可能なディジタル信号再生装置を提供するこ
とを目的とする。
を解決すべくなされたものであり、読取信号の位相に同
期した精度良いサンプリングクロックにてディジタル信
号の再生が可能なディジタル信号再生装置を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の請求項１に記載
の発明は、ディジタル信号が記録されている記録媒体か
ら読取られる読取信号からディジタル信号を再生するデ
ィジタル信号再生装置であって、読取信号をサンプリン
グクロックにて順次サンプリングしてサンプル値系列を
得るＡ／Ｄ変換器と、サンプル値系列中から互いに隣接
するサンプル値同士のレベル差が大なるサンプル値の各
々を検出する検出手段と、検出手段によって検出された
サンプル値各々の平均値を求める平均値演算手段と、こ
の平均値にて位相補正した前記サンプリングクロックを
発生するクロック発生手段とを備えることを特徴とす
る。 また、請求項３に記載の発明は、ディジタル信号が
記録されている記録媒体から読取られる読取信号からデ
ィジタル信号を再生するディジタル信号再生装置であっ
て、読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と、サンプ
ル値系列中から互いに隣接するサンプル値同士で極性が
異なるサンプル値の各々を検出する検出手段と、検出手
段によって検出されたサンプル値各々の平均値を求める
平均値演算手段と、この加算値にて位相補正した前記サ
ンプリングクロックを発生するクロック発生手段とを備
えることを特徴とする。また、請求項５に記載の発明
は、ディジタル信号が記録されている記録媒体から読取
られる読取信号からディジタル信号を再生するディジタ
ル信号再生装置であって、 読取信号をサンプリングク
ロックにて順次サンプリングしてサンプル値系列を得る
Ａ／Ｄ変換器と、サンプル値系列中から互いに隣接する
サンプル値同士のレベル差が大なるサンプル値の各々を
検出する検出手段と、検出手段によって検出されたサン
プル値各々の加算値を求める加算値演算手段と、この加
算値にて位相補正した前記サンプリングクロックを発生
するクロック発生手段とを備えることを特徴とする。 ま
た、請求項７に記載の発明は、ディジタル信号が記録さ
れている記録媒体から読取られる読取信号からディジタ
ル信号を再生するディジタル信号再生装置であって、前
記読取信号をサンプリングクロックにて順次サンプリン
グしてサンプ ル値系列を得るＡ／Ｄ変換器と、サンプル
値系列中から互いに隣接するサンプル値同士で極性が異
なるサンプル値の各々を検出する検出手段と、検出手段
によって検出されたサンプル値各々の加算値を求める加
算値演算手段と、この加算値にて位相補正した前記サン
プリングクロックを発生するクロック発生手段とを備え
ることを特徴とする。また、請求項９に記載の発明は、
ディジタル信号が記録されている記録媒体から読取られ
る読取信号からディジタル信号を再生するディジタル信
号再生方法であって、読取信号をサンプリングクロック
にて順次サンプリングしてサンプル値系列を得る行程
と、サンプル値系列の内レベル変化の比較的大きな複数
のサンプル値を検出し、これら複数のサンプル値により
位相誤差信号を生成して前記サンプリングクロックの位
相補正を行う行程と、を備えることを特徴とする。
の発明は、ディジタル信号が記録されている記録媒体か
ら読取られる読取信号からディジタル信号を再生するデ
ィジタル信号再生装置であって、読取信号をサンプリン
グクロックにて順次サンプリングしてサンプル値系列を
得るＡ／Ｄ変換器と、サンプル値系列中から互いに隣接
するサンプル値同士のレベル差が大なるサンプル値の各
々を検出する検出手段と、検出手段によって検出された
サンプル値各々の平均値を求める平均値演算手段と、こ
の平均値にて位相補正した前記サンプリングクロックを
発生するクロック発生手段とを備えることを特徴とす
る。 また、請求項３に記載の発明は、ディジタル信号が
記録されている記録媒体から読取られる読取信号からデ
ィジタル信号を再生するディジタル信号再生装置であっ
て、読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と、サンプ
ル値系列中から互いに隣接するサンプル値同士で極性が
異なるサンプル値の各々を検出する検出手段と、検出手
段によって検出されたサンプル値各々の平均値を求める
平均値演算手段と、この加算値にて位相補正した前記サ
ンプリングクロックを発生するクロック発生手段とを備
えることを特徴とする。また、請求項５に記載の発明
は、ディジタル信号が記録されている記録媒体から読取
られる読取信号からディジタル信号を再生するディジタ
ル信号再生装置であって、 読取信号をサンプリングク
ロックにて順次サンプリングしてサンプル値系列を得る
Ａ／Ｄ変換器と、サンプル値系列中から互いに隣接する
サンプル値同士のレベル差が大なるサンプル値の各々を
検出する検出手段と、検出手段によって検出されたサン
プル値各々の加算値を求める加算値演算手段と、この加
算値にて位相補正した前記サンプリングクロックを発生
するクロック発生手段とを備えることを特徴とする。 ま
た、請求項７に記載の発明は、ディジタル信号が記録さ
れている記録媒体から読取られる読取信号からディジタ
ル信号を再生するディジタル信号再生装置であって、前
記読取信号をサンプリングクロックにて順次サンプリン
グしてサンプ ル値系列を得るＡ／Ｄ変換器と、サンプル
値系列中から互いに隣接するサンプル値同士で極性が異
なるサンプル値の各々を検出する検出手段と、検出手段
によって検出されたサンプル値各々の加算値を求める加
算値演算手段と、この加算値にて位相補正した前記サン
プリングクロックを発生するクロック発生手段とを備え
ることを特徴とする。また、請求項９に記載の発明は、
ディジタル信号が記録されている記録媒体から読取られ
る読取信号からディジタル信号を再生するディジタル信
号再生方法であって、読取信号をサンプリングクロック
にて順次サンプリングしてサンプル値系列を得る行程
と、サンプル値系列の内レベル変化の比較的大きな複数
のサンプル値を検出し、これら複数のサンプル値により
位相誤差信号を生成して前記サンプリングクロックの位
相補正を行う行程と、を備えることを特徴とする。
【０００７】
【作用】読取信号をＡ／Ｄ変換して得られたサンプリン
グデータから所定のサンプル値系列を検出し、このサン
プル値系列の各サンプル値の平均値又は加算値を求めこ
の平均値又は加算値に基づいて位相補正したサンプリン
グクロックを発生する。
グデータから所定のサンプル値系列を検出し、このサン
プル値系列の各サンプル値の平均値又は加算値を求めこ
の平均値又は加算値に基づいて位相補正したサンプリン
グクロックを発生する。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
２に本発明によるディジタル信号再生装置の構成を示
す。図示せぬイコライザ回路にて波形等化された読取信
号（ｐ）はＡ／Ｄ変換４１に供給される。Ａ／Ｄ変換４
１は、この読取信号（ｐ）をクロック発生回路４２から
供給されるサンプリング用クロック（ｖ）のタイミング
にてサンプリングし、サンプル値（ｑ）をビタビ復号器
４３、差分検出回路４４及び平均値演算回路４５に各々
供給する。
２に本発明によるディジタル信号再生装置の構成を示
す。図示せぬイコライザ回路にて波形等化された読取信
号（ｐ）はＡ／Ｄ変換４１に供給される。Ａ／Ｄ変換４
１は、この読取信号（ｐ）をクロック発生回路４２から
供給されるサンプリング用クロック（ｖ）のタイミング
にてサンプリングし、サンプル値（ｑ）をビタビ復号器
４３、差分検出回路４４及び平均値演算回路４５に各々
供給する。
【０００９】ビタビ復号器４３は、サンプリング用クロ
ック（ｖ）のタイミングにてサンプル値（ｑ）を取り込
み、取り込んだサンプル値（ｑ）を系列として観測し、
入力サンプル値系列に対して最も存在確率の高い復号デ
ータ系列を復号出力する。差分検出回路４４は、サンプ
ル値（ｑ）の比較的大きなレベル変化を検出した場合は
「１」、レベル変化が小さい時は「０」のフラグ（ｒ）
を平均値演算回路４５に供給する。又、差分検出回路４
４は、サンプル値（ｑ）の比較的大きなレベル変化を検
出し、このレベル変化の変化傾向が上昇傾向である場合
は「１」、下降傾向である場合は「０」のフラグ（ｔ）
を極性切換回路４６に供給する。平均値演算回路４５
は、フラグ（ｒ）が「０」から「１」へ変化する時、及
び「１」から「０」へ変化する時における２つのサンプ
ル値（ｑ）を各々加算して、この加算結果を１／２する
ことにより平均値を算出し、平均値（ｓ）として極性切
換回路４６に供給する。極性切換回路４６は、フラグ
（ｔ）が「１」である時は平均値（ｓ）から所定レベル
減算した信号を位相誤差信号（ｕ）としてクロック発生
回路４２に供給し、「０」である時は平均値（ｓ）から
所定レベル減算した信号の極性を反転させた信号を位相
誤差信号（ｕ）としてクロック発生回路４２に供給す
る。クロック発生回路４２は、位相誤差信号（ｕ）をも
とにしてサンプリング用クロック（ｖ）を発生する。
ック（ｖ）のタイミングにてサンプル値（ｑ）を取り込
み、取り込んだサンプル値（ｑ）を系列として観測し、
入力サンプル値系列に対して最も存在確率の高い復号デ
ータ系列を復号出力する。差分検出回路４４は、サンプ
ル値（ｑ）の比較的大きなレベル変化を検出した場合は
「１」、レベル変化が小さい時は「０」のフラグ（ｒ）
を平均値演算回路４５に供給する。又、差分検出回路４
４は、サンプル値（ｑ）の比較的大きなレベル変化を検
出し、このレベル変化の変化傾向が上昇傾向である場合
は「１」、下降傾向である場合は「０」のフラグ（ｔ）
を極性切換回路４６に供給する。平均値演算回路４５
は、フラグ（ｒ）が「０」から「１」へ変化する時、及
び「１」から「０」へ変化する時における２つのサンプ
ル値（ｑ）を各々加算して、この加算結果を１／２する
ことにより平均値を算出し、平均値（ｓ）として極性切
換回路４６に供給する。極性切換回路４６は、フラグ
（ｔ）が「１」である時は平均値（ｓ）から所定レベル
減算した信号を位相誤差信号（ｕ）としてクロック発生
回路４２に供給し、「０」である時は平均値（ｓ）から
所定レベル減算した信号の極性を反転させた信号を位相
誤差信号（ｕ）としてクロック発生回路４２に供給す
る。クロック発生回路４２は、位相誤差信号（ｕ）をも
とにしてサンプリング用クロック（ｖ）を発生する。
【００１０】図３に、クロック発生回路４２の構成を示
す。Ｄ／Ａ変換回路４２ａは、極性切換回路４６から供
給された位相誤差信号（ｕ）をアナログ電圧に変換して
ローパスフィルタ４２ｂに供給する。ローパスフィルタ
４２ｂは、供給されたアナログ電圧を平均化してＶＣＯ
４２ｃに供給する。ＶＣＯ４２ｃは、ローパスフィルタ
４２ｂから供給された平均アナログ電圧に応じた発振周
波数を有するサンプリング用クロック（ｖ）を出力す
る。
す。Ｄ／Ａ変換回路４２ａは、極性切換回路４６から供
給された位相誤差信号（ｕ）をアナログ電圧に変換して
ローパスフィルタ４２ｂに供給する。ローパスフィルタ
４２ｂは、供給されたアナログ電圧を平均化してＶＣＯ
４２ｃに供給する。ＶＣＯ４２ｃは、ローパスフィルタ
４２ｂから供給された平均アナログ電圧に応じた発振周
波数を有するサンプリング用クロック（ｖ）を出力す
る。
【００１１】上述の如き構成により、クロック発生回路
４２は位相誤差信号（ｕ）に応じて位相補正したサンプ
リング用クロック（ｖ）を出力する。図４は、図２に示
された装置の内部動作を示す図である。図中の符号は図
２に示された本発明によるディジタル信号再生装置の各
部の出力信号を示すものであり、図２と同一信号には同
一符号が付されている。又、図中の、サンプル値（ｑ）
の内で黒点で示されているものは平均値演算回路４５の
出力である平均値（ｓ）を示す。
４２は位相誤差信号（ｕ）に応じて位相補正したサンプ
リング用クロック（ｖ）を出力する。図４は、図２に示
された装置の内部動作を示す図である。図中の符号は図
２に示された本発明によるディジタル信号再生装置の各
部の出力信号を示すものであり、図２と同一信号には同
一符号が付されている。又、図中の、サンプル値（ｑ）
の内で黒点で示されているものは平均値演算回路４５の
出力である平均値（ｓ）を示す。
【００１２】図５は、図２の本発明によるディジタル信
号再生装置によるクロック（ｖ）の位相補正動作を説明
する図であり、図中の破線は読取信号（ｐ）に対する正
常なサンプルタイミング位置を示す。図５（ａ）は、読
取信号（ｐ）のレベル変化が上昇傾向の際に、クロック
（ｖ）が読取信号（ｐ）に対して正常な位相で生成さ
れ、Ａ／Ｄ変換４１が、この正常な位相で生成されたク
ロック（ｖ）にてサンプリングを行いサンプル値（ｑ
1）、（ｑ2）を出力した場合を示す。
号再生装置によるクロック（ｖ）の位相補正動作を説明
する図であり、図中の破線は読取信号（ｐ）に対する正
常なサンプルタイミング位置を示す。図５（ａ）は、読
取信号（ｐ）のレベル変化が上昇傾向の際に、クロック
（ｖ）が読取信号（ｐ）に対して正常な位相で生成さ
れ、Ａ／Ｄ変換４１が、この正常な位相で生成されたク
ロック（ｖ）にてサンプリングを行いサンプル値（ｑ
1）、（ｑ2）を出力した場合を示す。
【００１３】図５（ａ）においては、読取信号（ｐ）の
レベル変化が上昇傾向であるので差分検出回路４４は、
フラグ（ｔ）として「１」を極性切換回路４６に供給す
る。又、サンプル値（ｑ1）、（ｑ2）は正常な位置でサ
ンプリングされているので、平均値演算回路４５から出
力されるサンプル値（ｑ1）、（ｑ2）の平均値（ｓ）
は、所定レベルＱと等しくなる。従って、極性切換回路
４６は、
レベル変化が上昇傾向であるので差分検出回路４４は、
フラグ（ｔ）として「１」を極性切換回路４６に供給す
る。又、サンプル値（ｑ1）、（ｑ2）は正常な位置でサ
ンプリングされているので、平均値演算回路４５から出
力されるサンプル値（ｑ1）、（ｑ2）の平均値（ｓ）
は、所定レベルＱと等しくなる。従って、極性切換回路
４６は、
【００１４】
【数１】［平均値（ｓ）］−［所定レベルＱ］＝０
すなわち、位相誤差信号（ｕ）として「０」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）が「０」であるので、現状の位
相にてクロックの発生を行う。
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）が「０」であるので、現状の位
相にてクロックの発生を行う。
【００１５】図５（ｂ）は、読取信号（ｐ）のレベル変
化が上昇傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して進んだ位相で生成され、Ａ／Ｄ変換４１が、こ
の進んだ位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｂ）においては、読取信号（ｐ）のレベル変化が上
昇傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「１」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも早いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも小なる値となる。従っ
て、極性切換回路４６は、
化が上昇傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して進んだ位相で生成され、Ａ／Ｄ変換４１が、こ
の進んだ位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｂ）においては、読取信号（ｐ）のレベル変化が上
昇傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「１」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも早いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも小なる値となる。従っ
て、極性切換回路４６は、
【００１６】
【数２】［平均値（ｓ）］−［所定レベルＱ］＝−Ｓ
（Ｓは平均値（ｓ）と所定レベルＱとのレベル差の絶対
値） すなわち、位相誤差信号（ｕ）として「−Ｓ」をクロッ
ク発生回路４２に供給する。この際、クロック発生回路
４２は位相誤差信号（ｕ）がマイナスの値であるので、
現状よりも「Ｓ」に応じた分位相を遅らせたクロック
（ｖ）の発生を行う。
値） すなわち、位相誤差信号（ｕ）として「−Ｓ」をクロッ
ク発生回路４２に供給する。この際、クロック発生回路
４２は位相誤差信号（ｕ）がマイナスの値であるので、
現状よりも「Ｓ」に応じた分位相を遅らせたクロック
（ｖ）の発生を行う。
【００１７】図５（ｃ）は、読取信号（ｐ）のレベル変
化が上昇傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して遅れた位相で生成され、Ａ／Ｄ変換４１が、こ
の遅れた位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｃ）においては、読取信号（ｐ）のレベル変化が上
昇傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「１」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも遅いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも大きな値となる。従っ
て、極性切換回路４６は、
化が上昇傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して遅れた位相で生成され、Ａ／Ｄ変換４１が、こ
の遅れた位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｃ）においては、読取信号（ｐ）のレベル変化が上
昇傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「１」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも遅いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも大きな値となる。従っ
て、極性切換回路４６は、
【００１８】
【数３】［平均値（ｓ）］−［所定レベルＱ］＝Ｓ
（Ｓは平均値（ｓ）と所定レベルＱとのレベル差の絶対
値） すなわち、位相誤差信号（ｕ）として「Ｓ」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）がプラスの値であるので、現状
よりも「Ｓ」に応じた分位相を進ませたクロック（ｖ）
の発生を行う。
値） すなわち、位相誤差信号（ｕ）として「Ｓ」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）がプラスの値であるので、現状
よりも「Ｓ」に応じた分位相を進ませたクロック（ｖ）
の発生を行う。
【００１９】図５（ｄ）は、読取信号（ｐ）のレベル変
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して正常な位相で生成され、Ａ／Ｄ変換４１が、こ
の正常な位相で生成されたクロック（ｖ）にてサンプリ
ングを行いサンプル値（ｑ1）、（ｑ2）を出力した場合
を示す。図５（ｄ）においては、読取信号（ｐ）のレベ
ル変化が下降傾向であるので差分検出回路４４は、フラ
グ（ｔ）として「０」を極性切換回路４６に供給する。
又、サンプル値（ｑ1）、（ｑ2）は正常な位置でサンプ
リングされているので、平均値演算回路４５から出力さ
れるサンプル値（ｑ1）、（ｑ2）の平均値（ｓ）は、所
定レベルＱと等しくなる。従って、極性切換回路４６
は、
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して正常な位相で生成され、Ａ／Ｄ変換４１が、こ
の正常な位相で生成されたクロック（ｖ）にてサンプリ
ングを行いサンプル値（ｑ1）、（ｑ2）を出力した場合
を示す。図５（ｄ）においては、読取信号（ｐ）のレベ
ル変化が下降傾向であるので差分検出回路４４は、フラ
グ（ｔ）として「０」を極性切換回路４６に供給する。
又、サンプル値（ｑ1）、（ｑ2）は正常な位置でサンプ
リングされているので、平均値演算回路４５から出力さ
れるサンプル値（ｑ1）、（ｑ2）の平均値（ｓ）は、所
定レベルＱと等しくなる。従って、極性切換回路４６
は、
【００２０】
【数４】
−｛［平均値（ｓ）］−［所定レベルＱ］｝＝０
すなわち、位相誤差信号（ｕ）として「０」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）が「０」であるので、現状の位
相にてクロックの発生を行う。
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）が「０」であるので、現状の位
相にてクロックの発生を行う。
【００２１】図５（ｅ）は、読取信号（ｐ）のレベル変
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して進んだ位相で生成され、Ａ／Ｄ変換４１が、こ
の進んだ位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｅ）においては、読取信号（ｐ）のレベル変化が下
降傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「０」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも早いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも大きな値となる。従っ
て、極性切換回路４６は、
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して進んだ位相で生成され、Ａ／Ｄ変換４１が、こ
の進んだ位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｅ）においては、読取信号（ｐ）のレベル変化が下
降傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「０」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも早いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも大きな値となる。従っ
て、極性切換回路４６は、
【００２２】
【数５】
−｛［平均値（ｓ）］−［所定レベルＱ］｝＝−Ｓ
（Ｓは平均値（ｓ）と所定レベルＱとのレベル差の絶対
値） すなわち、位相誤差信号（ｕ）として「−Ｓ」をクロッ
ク発生回路４２に供給する。この際、クロック発生回路
４２は位相誤差信号（ｕ）がマイナスの値であるので、
現状よりも「Ｓ」に応じた分位相を遅らせたクロック
（ｖ）の発生を行う。
値） すなわち、位相誤差信号（ｕ）として「−Ｓ」をクロッ
ク発生回路４２に供給する。この際、クロック発生回路
４２は位相誤差信号（ｕ）がマイナスの値であるので、
現状よりも「Ｓ」に応じた分位相を遅らせたクロック
（ｖ）の発生を行う。
【００２３】図５（ｆ）は、読取信号（ｐ）のレベル変
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して遅れた位相で生成され、Ａ／Ｄ変換４１が、こ
の遅れた位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｆ）においては、読取信号（ｐ）のレベル変化が下
降傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「０」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも遅いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも小なる値となる。従っ
て、極性切換回路４６は、
化が下降傾向の際に、クロック（ｖ）が読取信号（ｐ）
に対して遅れた位相で生成され、Ａ／Ｄ変換４１が、こ
の遅れた位相のクロック（ｖ）にてサンプリングを行い
サンプル値（ｑ1）、（ｑ2）を出力した場合を示す。図
５（ｆ）においては、読取信号（ｐ）のレベル変化が下
降傾向であるので差分検出回路４４は、フラグ（ｔ）と
して「０」を極性切換回路４６に供給する。又、サンプ
ル値（ｑ1）、（ｑ2）は正常な位置よりも遅いタイミン
グでサンプリングされているので、平均値演算回路４５
から出力されるサンプル値（ｑ1）、（ｑ2）の平均値
（ｓ）は、所定レベルＱよりも小なる値となる。従っ
て、極性切換回路４６は、
【００２４】
【数６】
−｛［平均値（ｓ）］−［所定レベルＱ］｝＝Ｓ
（Ｓは平均値（ｓ）と所定レベルＱとのレベル差の絶対
値） すなわち、位相誤差信号（ｕ）として「Ｓ」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）がプラスの値であるので、現状
よりも「Ｓ」に応じた分位相を進ませたクロック（ｖ）
の発生を行う。
値） すなわち、位相誤差信号（ｕ）として「Ｓ」をクロック
発生回路４２に供給する。この際、クロック発生回路４
２は位相誤差信号（ｕ）がプラスの値であるので、現状
よりも「Ｓ」に応じた分位相を進ませたクロック（ｖ）
の発生を行う。
【００２５】以上の如く、読取信号から得られたサンプ
リングデータの比較的大きなレベル変化を検出し、この
際のレベル変化の前後のサンプル値により平均値を求
め、この平均値と所定レベルＱ（正常なサンプリングタ
イミングにて得られたサンプル値の平均値）とのレベル
差により位相誤差信号を生成してサンプリング用クロッ
クの位相補正を行う構成としている。
リングデータの比較的大きなレベル変化を検出し、この
際のレベル変化の前後のサンプル値により平均値を求
め、この平均値と所定レベルＱ（正常なサンプリングタ
イミングにて得られたサンプル値の平均値）とのレベル
差により位相誤差信号を生成してサンプリング用クロッ
クの位相補正を行う構成としている。
【００２６】尚、上述の実施例における平均値演算回路
４５は、２つのサンプル値のみを使用し、この間を直線
補間して内挿値を求めて平均値を算出するものである
が、使用するサンプルを２サンプルに限定する必要はな
い。３サンプル以上のサンプルを使用して、これらに対
して重み付け加算を行った対称加重平均値を演算しても
よい。この演算はＦＩＲ（Finite Impulse Respons
e）フィルタにより実現することができる。
４５は、２つのサンプル値のみを使用し、この間を直線
補間して内挿値を求めて平均値を算出するものである
が、使用するサンプルを２サンプルに限定する必要はな
い。３サンプル以上のサンプルを使用して、これらに対
して重み付け加算を行った対称加重平均値を演算しても
よい。この演算はＦＩＲ（Finite Impulse Respons
e）フィルタにより実現することができる。
【００２７】図６に、平均値演算回路４５を、かかるＦ
ＩＲフィルタにより構成した一例を示す。図において
は、３サンプルを用いて対称加重平均値を求め、これを
平均値（ｓ）として出力するものである。図２における
Ａ／Ｄ変換４１から出力されたサンプル値（ｑ）は、Ｄ
フリップフロップＤ１及び乗算器Ｍ１に夫々供給され
る。ＤフリップフロップＤ１は、図２におけるクロック
発生回路４２から供給されるクロック（ｖ）のタイミン
グにてサンプル値（ｑ）を取り込み、Ｄフリップフロッ
プＤ２及び乗算器Ｍ２に夫々供給する。Ｄフリップフロ
ップＤ２は、ＤフリップフロップＤ１から供給された信
号をクロック（ｖ）のタイミングにて取り込み乗算器Ｍ
３に供給する。乗算器Ｍ１は、供給されたサンプル値
（ｑ）に１／４乗算して得られた信号を加算器Ａ１に供
給する。乗算器Ｍ２は、ＤフリップフロップＤ１から供
給された信号に１／２乗算して得られた信号を加算器Ａ
１に供給する。乗算器Ｍ３は、ＤフリップフロップＤ２
から供給された信号に１／４乗算して得られた信号を加
算器Ａ１に供給する。加算器Ａ１は、乗算器Ｍ１ないし
Ｍ３から供給された信号を夫々加算し、加算信号をゲー
ト回路Ｇ１に供給する。ゲート回路Ｇ１は、図２におけ
る差分検出回路４４からフラグ（ｒ）が供給されている
間のみ、上述の加算信号を通過せしめてこれを平均値
（ｓ）として出力とする。
ＩＲフィルタにより構成した一例を示す。図において
は、３サンプルを用いて対称加重平均値を求め、これを
平均値（ｓ）として出力するものである。図２における
Ａ／Ｄ変換４１から出力されたサンプル値（ｑ）は、Ｄ
フリップフロップＤ１及び乗算器Ｍ１に夫々供給され
る。ＤフリップフロップＤ１は、図２におけるクロック
発生回路４２から供給されるクロック（ｖ）のタイミン
グにてサンプル値（ｑ）を取り込み、Ｄフリップフロッ
プＤ２及び乗算器Ｍ２に夫々供給する。Ｄフリップフロ
ップＤ２は、ＤフリップフロップＤ１から供給された信
号をクロック（ｖ）のタイミングにて取り込み乗算器Ｍ
３に供給する。乗算器Ｍ１は、供給されたサンプル値
（ｑ）に１／４乗算して得られた信号を加算器Ａ１に供
給する。乗算器Ｍ２は、ＤフリップフロップＤ１から供
給された信号に１／２乗算して得られた信号を加算器Ａ
１に供給する。乗算器Ｍ３は、ＤフリップフロップＤ２
から供給された信号に１／４乗算して得られた信号を加
算器Ａ１に供給する。加算器Ａ１は、乗算器Ｍ１ないし
Ｍ３から供給された信号を夫々加算し、加算信号をゲー
ト回路Ｇ１に供給する。ゲート回路Ｇ１は、図２におけ
る差分検出回路４４からフラグ（ｒ）が供給されている
間のみ、上述の加算信号を通過せしめてこれを平均値
（ｓ）として出力とする。
【００２８】図７に、かかるＦＩＲフィルタにて構成さ
れた平均値演算回路４５の動作の一例について説明す
る。サンプル値ｑ1ないしｑ10の各々が、クロック
（ｖ）のタイミングにて供給され、Ｄフリップフロップ
Ｄ１及びＤ２にて順次シフトされながら乗算器Ｍ１ない
しＭ３に供給される。加算器Ａ１は、乗算器Ｍ１ないし
Ｍ３から供給された信号を夫々加算し、ａないしｉの如
く順次出力する。
れた平均値演算回路４５の動作の一例について説明す
る。サンプル値ｑ1ないしｑ10の各々が、クロック
（ｖ）のタイミングにて供給され、Ｄフリップフロップ
Ｄ１及びＤ２にて順次シフトされながら乗算器Ｍ１ない
しＭ３に供給される。加算器Ａ１は、乗算器Ｍ１ないし
Ｍ３から供給された信号を夫々加算し、ａないしｉの如
く順次出力する。
【００２９】
【数７】
ａ＝（1/4）・ｑ1
ｂ＝（1/2）・ｑ1＋（1/4）・ｑ2
ｃ＝（1/4）・ｑ1＋（1/2）・ｑ2＋（1/4）・ｑ3
ｄ＝（1/4）・ｑ2＋（1/2）・ｑ3＋（1/4）・ｑ4
ｅ＝（1/4）・ｑ3＋（1/2）・ｑ4＋（1/4）・ｑ5
ｆ＝（1/4）・ｑ4＋（1/2）・ｑ5＋（1/4）・ｑ6
ｇ＝（1/4）・ｑ5＋（1/2）・ｑ6＋（1/4）・ｑ7
ｈ＝（1/4）・ｑ6＋（1/2）・ｑ7＋（1/4）・ｑ8
ｉ＝（1/4）・ｑ7＋（1/2）・ｑ8＋（1/4）・ｑ9
この際、図２における差分検出回路４４は、サンプル値
（ｑ3、ｑ4、ｑ5）及び（ｑ7、ｑ8、ｑ9）の如き傾斜を
有する系列を検出した時、その系列の最終サンプル値で
あるｑ5及びｑ9のタイミングにて検出フラグ（ｒ）を出
力する。ゲート回路Ｇ１は、このフラグ（ｒ）が供給さ
れている間のみ、加算器Ａ１の出力を通過せしめる。こ
の際、フラグ（ｒ）に応じて、加算器Ａ１の出力の内、
（ｑ3、ｑ4、ｑ5）及び（ｑ7、ｑ8、ｑ9）の如き傾斜を
有する系列を検出した時、その系列の最終サンプル値で
あるｑ5及びｑ9のタイミングにて検出フラグ（ｒ）を出
力する。ゲート回路Ｇ１は、このフラグ（ｒ）が供給さ
れている間のみ、加算器Ａ１の出力を通過せしめる。こ
の際、フラグ（ｒ）に応じて、加算器Ａ１の出力の内、
【００３０】
【数８】ｅ＝（1/4）・ｑ3＋（1/2）・ｑ4＋（1/4）・ｑ5
ｉ＝（1/4）・ｑ7＋（1/2）・ｑ8＋（1/4）・ｑ9
を夫々平均値（ｓ）として出力する。尚、図６において
は、３サンプルを用いて対称加重平均を求める構成を示
したが、３サンプルに限定されるものではなく、４以上
のサンプル数にても対称加重平均を求めることが出来る
のは言うまでもない。
は、３サンプルを用いて対称加重平均を求める構成を示
したが、３サンプルに限定されるものではなく、４以上
のサンプル数にても対称加重平均を求めることが出来る
のは言うまでもない。
【００３１】又、上述の実施例においては、フラグ
（ｒ）が「０」から「１」へ変化する時、及び「１」か
ら「０」へ変化する時における２つのサンプル値（ｑ）
を各々加算して、この加算結果を１／２することにより
平均値を算出し、この平均値を極性切換回路４６に供給
するものであるが、加算結果をそのまま極性切換回路４
６に供給するようにしても同様な効果が得られる。この
際、平均値演算回路４５が、加算値演算回路として機能
し、所定レベルＱを、正常なサンプリングタイミングに
て得られたサンプル値の加算値とする。
（ｒ）が「０」から「１」へ変化する時、及び「１」か
ら「０」へ変化する時における２つのサンプル値（ｑ）
を各々加算して、この加算結果を１／２することにより
平均値を算出し、この平均値を極性切換回路４６に供給
するものであるが、加算結果をそのまま極性切換回路４
６に供給するようにしても同様な効果が得られる。この
際、平均値演算回路４５が、加算値演算回路として機能
し、所定レベルＱを、正常なサンプリングタイミングに
て得られたサンプル値の加算値とする。
【００３２】又、実施例においては、サンプル値（ｑ）
から比較的大きなレベル変化を検出してフラグ（ｒ）を
生成する構成としているが、読取信号（ｐ）の中心レベ
ルが０［Ｖ］の場合は、サンプル値（ｑ）の極性がプラ
スからマイナスもしくはマイナスからプラスへ極性が変
化したことを検出してフラグ（ｒ）を生成する構成とし
ても良い。
から比較的大きなレベル変化を検出してフラグ（ｒ）を
生成する構成としているが、読取信号（ｐ）の中心レベ
ルが０［Ｖ］の場合は、サンプル値（ｑ）の極性がプラ
スからマイナスもしくはマイナスからプラスへ極性が変
化したことを検出してフラグ（ｒ）を生成する構成とし
ても良い。
【００３３】さらに、上述の実施例においては、読取信
号から得られたサンプリングデータの内、比較的大きな
レベル変化を有するサンプル値系列を差分検出回路４４
にて検出し、この検出時におけるサンプル値の平均値を
求める構成としているが、必ずしも上述の如き差分検出
を行う必要はない。例えば、記録媒体への情報記録時
に、記録情報の他に一定の繰り返し周波数を有する同期
パターンを記録しておき、再生の際には、この同期パタ
ーンを検出し、この際得られたサンプル値系列の平均を
求める構成としても良い。又、ＲＬＬ符号を用いると、
読み取られる読取信号の中心レベル付近は平坦になら
ず、所定の傾斜を有する場合がある。従って、この場合
は差分検出を行わず、読取信号の中心レベル付近のサン
プル値系列の平均を求めても良い。
号から得られたサンプリングデータの内、比較的大きな
レベル変化を有するサンプル値系列を差分検出回路４４
にて検出し、この検出時におけるサンプル値の平均値を
求める構成としているが、必ずしも上述の如き差分検出
を行う必要はない。例えば、記録媒体への情報記録時
に、記録情報の他に一定の繰り返し周波数を有する同期
パターンを記録しておき、再生の際には、この同期パタ
ーンを検出し、この際得られたサンプル値系列の平均を
求める構成としても良い。又、ＲＬＬ符号を用いると、
読み取られる読取信号の中心レベル付近は平坦になら
ず、所定の傾斜を有する場合がある。従って、この場合
は差分検出を行わず、読取信号の中心レベル付近のサン
プル値系列の平均を求めても良い。
【００３４】
【発明の効果】以上の如く本発明によるディジタル信号
再生装置は、読取信号をＡ／Ｄ変換しうて得られたサン
プリングデータから所定のサンプル値系列を検出し、こ
のサンプル値系列の各サンプル値の平均値又は加算値を
求めこの平均値又は加算値に基づいて位相補正したサン
プリングクロックを発生する構成としている。
再生装置は、読取信号をＡ／Ｄ変換しうて得られたサン
プリングデータから所定のサンプル値系列を検出し、こ
のサンプル値系列の各サンプル値の平均値又は加算値を
求めこの平均値又は加算値に基づいて位相補正したサン
プリングクロックを発生する構成としている。
【００３５】よって、本発明によれば、読取信号をＡ／
Ｄ変換して得られたサンプル値に基づいてサンプリング
クロックを生成しているので、サンプル値がデータ復号
にとって最適なタイミングとなるように、サンプリング
クロックの位相補正をすることができる。さらに、この
サンプリングクロックに同期したサンプル値に基づいて
サンプリングクロックの位相補正をしているので、温度
変化等によって回路遅延が変化する結果位相精度が悪化
するという問題も無い。
Ｄ変換して得られたサンプル値に基づいてサンプリング
クロックを生成しているので、サンプル値がデータ復号
にとって最適なタイミングとなるように、サンプリング
クロックの位相補正をすることができる。さらに、この
サンプリングクロックに同期したサンプル値に基づいて
サンプリングクロックの位相補正をしているので、温度
変化等によって回路遅延が変化する結果位相精度が悪化
するという問題も無い。
【図１】従来のディジタル信号再生装置の構成図。
【図２】本発明のディジタル信号再生装置の構成図。
【図３】本発明のディジタル信号再生装置におけるクロ
ック発生回路の構成図。
ック発生回路の構成図。
【図４】本発明のディジタル信号再生装置における動作
を表す図。
を表す図。
【図５】本発明のディジタル信号再生装置における動作
を表わす図。
を表わす図。
【図６】ＦＩＲフィルタによる平均値演算回路４５の構
成の一例を表す図。
成の一例を表す図。
【図７】ＦＩＲフィルタによる平均値演算回路４５の動
作を表わす図。
作を表わす図。
４４ 差分検出回路
４５ 平均値演算回路
Claims (9)
- 【請求項１】ディジタル信号が記録されている記録媒体
から読取られる読取信号からディジタル信号を再生する
ディジタル信号再生装置であって、 前記読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と、 前記サンプル値系列中から互いに隣接するサンプル値同
士のレベル差が大なるサンプル値の各々を検出する検出
手段と、 前記検出手段によって検出された前記サンプル値各々の
平均値を求める平均値演算手段と、 前記平均値にて位相補正した前記サンプリングクロック
を発生するクロック発生手段とを備えることを特徴とす
るディジタル信号再生装置。 - 【請求項２】前記平均値演算手段は、前記検出手段によ
って検出された前記サンプル値各々の対称加重平均を求
めてこれを前記平均値とすることを特徴とする請求項１
記載のディジタル信号再生装置。 - 【請求項３】ディジタル信号が記録されている記録媒体
から読取られる読取信号からディジタル信号を再生する
ディジタル信号再生装置であって、 前記読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と、 前記サンプル値系列中から互いに隣接するサンプル値同
士で極性が異なるサンプル値の各々を検出する検出手段
と、 前記検出手段によって検出された前記サンプル値各々の
平均値を求める平均値演算手段と、 前記平均値にて位相補正した前記サンプリングクロック
を発生するクロック発生手段とを備え ることを特徴とす
るディジタル信号再生装置。 - 【請求項４】前記平均値演算手段は、前記検出手段によ
って検出された前記サンプル値各々の対称加重平均を求
めてこれを前記平均値とすることを特徴とする請求項３
に記載のディジタル信号再生装置。 - 【請求項５】ディジタル信号が記録されている記録媒体
から読取られる読取信号からディジタル信号を再生する
ディジタル信号再生装置であって、 前記読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と、 前記サンプル値系列中から互いに隣接するサンプル値同
士のレベル差が大なるサンプル値の各々を検出する検出
手段と、 前記検出手段によって検出された前記サンプル値各々の
加算値を求める加算値演算手段と、 前記加算値にて位相補正した前記サンプリングクロック
を発生するクロック発生手段とを備えることを特徴とす
るディジタル信号再生装置。 - 【請求項６】前記加算値演算手段は、前記検出手段によ
って検出された前記サンプル値各々の対称加重平均を求
めてこれを前記加算値とすることを特徴とする請求項５
に記載のディジタル信号再生装置。 - 【請求項７】ディジタル信号が記録されている記録媒体
から読取られる読取信号からディジタル信号を再生する
ディジタル信号再生装置であって、 前記読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得るＡ／Ｄ変換器と 、前記サンプル値系列中から互いに隣接するサンプル値同
士で極性が異なるサンプル値の各々を検出する検出手段
と、 前記検出手段によって検出された前記サンプル値各々の
加算値を求める加算値演算手段と、 前記加算値にて位相補正した前記サンプリングクロック
を発生するクロック発生手段とを備え ることを特徴とす
るディジタル信号再生装置。 - 【請求項８】前記加算値演算手段は、前記検出手段によ
って検出された前記サンプル値各々の対称加重加算を求
めこれを前記加算値とすることを特徴とする請求項７に
記載のディジタル信号再生装置。 - 【請求項９】ディジタル信号が記録されている記録媒体
から読取られる読取信号からディジタル信号を再生する
ディジタル信号再生方法であって、 前記読取信号をサンプリングクロックにて順次サンプリ
ングしてサンプル値系列を得る行程と、 前記サンプル値系列の内レベル変化の比較的大きな複数
のサンプル値を検出し、前記複数のサンプル値により位
相誤差信号を生成して前記サンプリングクロックの位相
補正を行う行程と、を備えることを特徴とするディジタ
ル信号再生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03647493A JP3380282B2 (ja) | 1992-11-06 | 1993-02-25 | ディジタル信号再生装置及び再生方法 |
| US08/148,900 US5455813A (en) | 1992-11-06 | 1993-11-05 | Digital signal reproducing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29721892 | 1992-11-06 | ||
| JP4-297218 | 1992-11-06 | ||
| JP03647493A JP3380282B2 (ja) | 1992-11-06 | 1993-02-25 | ディジタル信号再生装置及び再生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06195892A JPH06195892A (ja) | 1994-07-15 |
| JP3380282B2 true JP3380282B2 (ja) | 2003-02-24 |
Family
ID=26375539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03647493A Expired - Fee Related JP3380282B2 (ja) | 1992-11-06 | 1993-02-25 | ディジタル信号再生装置及び再生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5455813A (ja) |
| JP (1) | JP3380282B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598392A (en) * | 1993-11-09 | 1997-01-28 | Fujitsu Limited | Data reproduction system synchronized by recording data |
| JP3450922B2 (ja) * | 1994-02-01 | 2003-09-29 | パイオニア株式会社 | ディジタル信号再生装置 |
| EP0684734B1 (en) | 1994-05-25 | 2000-09-13 | Canon Kabushiki Kaisha | Detection device and method for detecting pilot signal component from digital signal as well as reproducing apparatus |
| JP3046515B2 (ja) * | 1994-12-16 | 2000-05-29 | シャープ株式会社 | 光情報記録再生装置の再生回路 |
| JPH097304A (ja) * | 1995-06-15 | 1997-01-10 | Pioneer Electron Corp | ディジタル信号再生装置 |
| JP3015832B2 (ja) * | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
| US5692010A (en) * | 1996-01-17 | 1997-11-25 | Zenith Electronics Corporation | Adaptive equalizer with impulse noise protection |
| JPH09213007A (ja) * | 1996-02-05 | 1997-08-15 | Nikon Corp | データ再生装置 |
| JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
| KR100289821B1 (ko) | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
| KR100289714B1 (ko) * | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
| JPH1196692A (ja) * | 1997-09-24 | 1999-04-09 | Pioneer Electron Corp | 記録情報再生装置におけるクロック生成装置 |
| FR2772505B1 (fr) * | 1997-12-11 | 2000-02-25 | Atg Sa | Procede et dispositif de synchronisation et de rephasage d'horloges d'un lecteur-enregistreur de disque optique et disque optique associe |
| US6529460B1 (en) * | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
| US6185174B1 (en) | 1998-01-31 | 2001-02-06 | Seagate Technology Llc | Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels |
| KR100472523B1 (ko) * | 1999-04-21 | 2005-03-08 | 시게이트 테크놀로지 엘엘씨 | 디지털 비대칭 판독 신호를 정정하는 방법 및 장치 |
| KR100708070B1 (ko) * | 2000-01-10 | 2007-04-17 | 삼성전자주식회사 | 데이터 검출기에서 사용되는 결정 레벨을 조정하여 검출성능을 높이는 데이터 재생 장치 및 방법 |
| JPWO2007010994A1 (ja) | 2005-07-20 | 2009-02-05 | パナソニック株式会社 | デジタル信号再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2523348A1 (fr) * | 1982-03-12 | 1983-09-16 | Thomson Csf | Procede et dispositif de regeneration de phase de signaux de synchronisation dans un appareil optique d'ecriture-lecture de support d'information |
-
1993
- 1993-02-25 JP JP03647493A patent/JP3380282B2/ja not_active Expired - Fee Related
- 1993-11-05 US US08/148,900 patent/US5455813A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5455813A (en) | 1995-10-03 |
| JPH06195892A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380282B2 (ja) | ディジタル信号再生装置及び再生方法 | |
| JP2952042B2 (ja) | 同期波形サンプリング用タイミング回復回路 | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| JP4237847B2 (ja) | デジタルデータ検出システム | |
| JPH06295540A (ja) | ディジタル信号検出回路 | |
| JP3720484B2 (ja) | トランスバーサル等化器および入力信号等化方法 | |
| US5742576A (en) | Digital signal reproducing apparatus | |
| JP2007179739A (ja) | サンプリングされた振幅リードチャネル | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| US8004443B2 (en) | Information readout apparatus and information reproducing method | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP3818031B2 (ja) | 記録情報再生装置 | |
| JPH09219067A (ja) | デジタル情報再生装置 | |
| JP3772602B2 (ja) | ディジタル信号再生装置 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JP4063010B2 (ja) | 再生装置 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP4541816B2 (ja) | 再生装置 | |
| CN101548326B (zh) | 相位比较器以及使用它的时钟生成电路、图像显示装置和再现信号处理装置 | |
| JPH10269701A (ja) | 波形等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |