JPH07320408A

JPH07320408A - 信号検出装置及び信号検出方法

Info

Publication number: JPH07320408A
Application number: JP6111031A
Authority: JP
Inventors: Shinichi Hatae; 真一波多江
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-05-25
Filing date: 1994-05-25
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】デジタル変調信号に重畳されているパイロッ
ト信号をデジタル的に検出し得、しかもそのデジタル回
路を極めて簡易に構成できる信号検出装置及び信号検出
方法を提供すること。【構成】デジタル変調信号から前記パイロット信号成
分を検出するにあたり、前記変調信号をＡ／Ｄ変換する
Ａ／Ｄ変換手段（１０９）と、Ａ／Ｄ変換出力を前記パ
イロット信号の周波数の（１／Ｍ）の周波数（Ｍは２以
上の整数）でサブサンプリングするデシメート手段（２
０３，２０８）と、該デシメート手段の出力を用いて前
記パイロット信号成分を検出する検出手段（２０４，２
０５，２０６，２４４，２４５，２４６）を有する構成
としたので、デジタル変調信号中に含まれるパイロット
信号成分をアナログ回路を用いることなく検出でき、し
かも、デジタル的な処理は極めて低速にて行うことがで
きるので、装置の小型化及び低消費電力化に大きく貢献
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号検出装置及び信号検
出方法に関し、特に、パイロット信号成分を含むデジタ
ル変調信号からパイロット信号成分を検出する検出装置
及び検出方法に関するものである。

【０００２】

【従来の技術】近年、デジタル磁気記録再生技術の進歩
により、デジタルＶＴＲの開発が盛んに行われている。
この種のデジタルＶＴＲにおいても従来のアナログＶＴ
Ｒと同様に再生時にはトラッキング制御を行う必要があ
り、様々なトラッキング制御の手法が提案されている。

【０００３】その中でも記録するデジタル信号データ列
をデジタル変調する際に所定のパイロット信号成分を重
畳し、再生時にこのパイロット信号を用いてトラッキン
グ制御を行う手法が注目されている。

【０００４】図７はこの種の手法を用いたデジタルＶＴ
Ｒの記録系の概略構成を示す図である。図中、ｃｈ１，
ｃｈ２は夫々回転ドラムに１８０°の位相差をもって取
り付けられ、デジタル変調信号を記録媒体である磁気テ
ープＴ上に記録する回転ヘッド、Ｔは磁気テープであ
る。

【０００５】以下、動作を説明する。

【０００６】端子１から入力されたビデオ信号は、デジ
タル記録信号処理回路２に供給され、該回路２はこのビ
デオ信号を高能率符号化し、更に誤り訂正符号化し、オ
ーデイオデータや他の補助データと共に記録データフォ
ーマットに従ってデジタルデータ列を形成する。

【０００７】このデジタルデータ列は、更にデジタル変
調・パイロット付加回路３に供給される。該回路３は、
２４−２５変換などのデータに冗長性を持たせるデジタ
ル変調を処理回路２からのデータ列に施し、更に、この
冗長性を利用してパイロット信号成分の付加を行う。

【０００８】具体的には、例えば、２４ビットのデータ
毎に先頭に”１”及び”０”の先頭ビットを付加し他２
５ビットのデータを夫々形成し、これらを夫々ビットス
トリームとして出力する。そして、これらのビットスト
リームを夫々、ＮＲＺＩ変調する。更に、ＮＲＺＩ変調
された２種類のビットストリームからＤＣ成分，ｆ１
（第１のパイロット信号の周波数）成分，ｆ２（第２の
パイロット信号の周波数）成分を夫々抽出し、これらの
各成分の総和を算出する。この総和は過去の総和の累積
値に夫々加算され、そして、各ビットストリーム毎に、
累算値を形成する。そして、これら２種類の累算値を比
較して、この累算値をより小さくする方の２５ビットの
ビットストリームを選択して出力する。この場合に出力
されるビットストリームはＤＣ，ｆ１，ｆ２成分が夫々
抑圧されたビットストリームということになる。

【０００９】ここで、抽出されたＤＣ成分に所定のパタ
ーン信号を重畳（例えば減算）すれば、上記ビットスト
リームは上記パターン信号に対する周波数成分をもつこ
とになる。そこで、この所定のパターン信号の周波数を
所望の周波数ｆ１，ｆ２とすることにより所望の周波数
のパイロット信号成分が変調されたデジタルビットスト
リームに重畳されることになる。

【００１０】例えば、ビットストリームのビットレート
をｆｂとし、第１のパイロット信号の周波数ｆ１をｆｂ
／９０，第２のパイロット信号の周波数ｆ２をｆｂ／１
２０と規定すれば、９０ビット周期もしくは１２０ビッ
ト周期で繰り返すパターン信号を検出された２種類のＤ
Ｃ成分から夫々減算することにより実現できる。

【００１１】こうして得られたデジタル変調ビットスト
リームはデジタル変調された記録信号としてスイッチン
グ回路４の供給され、各回転ヘッドｃｈ１，ｃｈ２の回
転位相に従って形成されたヘッドスイッチングパルス
（ＨＳＷ）により交互にヘッドｃｈ１，ｃｈ２に供給さ
れる。ヘッドｃｈ１，ｃｈ２は１８０°の位相差をもっ
て回転し、磁気テープＴ上を交互にトレースし、互いに
平行な多数のヘリカルトラックを順次形成しつつ上記デ
ジタル変調された記録信号を記録していく。

【００１２】図２は磁気テープＴ上の記録パターンの一
例を示す。図示の如く、形成された多数のヘリカルトラ
ックには１トラックおきにパイロット信号が重畳され、
周波数ｆ１のパイロット信号と周波数ｆ２のパイロット
信号が４トラック周期で交互に重畳されることになる。
このような記録パターンは、例えばヘッドｃｈ１が記録
を行う期間にｆ１，ｆ２の周波数成分を有するパターン
信号を交互に上記ＤＣ成分から減算し、ヘッドｃｈ２が
記録を行う期間にはパターン信号の減算を行わない様に
することにより実現できる。

【００１３】図９は図８に示す如き記録フォーマットに
て記録された磁気テープＴを再生する従来の再生系の構
成例を示すブロック図である。

【００１４】ヘッドｃｈ１，ｃｈ２にて交互に再生され
た変調信号は再生アンプ７，８を経て、ヘッドスイッチ
ング回路９に入力される。該回路９にてドラム回転検出
回路１５からのＨＳＷによって切り換えられ、連続信号
とされた再生信号はデジタル信号再生処理回路１０及び
ｆ１検出回路１２，ｆ２検出回路１３に夫々入力され
る。デジタル信号再生処理回路１０においては、デジタ
ル復調処理、誤り訂正処理、高能率符号化の復号処理等
が行われ、再現された情報データ（ビデオデータ）を出
力端子１１に出力する。

【００１５】ｆ１検出回路１２，ｆ２検出回路１３は夫
々アナログバンドパスフィルタにて構成され、これらの
回路１２，１３によって抽出されたパイロット信号成分
は夫々トラッキング制御回路１６の供給される。トラッ
キング制御回路１６は、上記検出回路１２，１３をレベ
ル検波した後、この検波出力の差分をとる。ここで、ヘ
ッドｃｈ２に自己記録トラックを再生する様にトラッキ
ング制御をするとすれば、パイロット信号の重畳されて
いないトラックをトレースさせることになるが、この時
両隣接トラックからｆ１成分，ｆ２成分が夫々得られ
る。ここで、これらの各パイロット信号成分の差分をと
ればヘッドｃｈ２のついてのトラッキングエラーを示す
信号が得られる。尚、ヘッドｃｈ１がトレース中はトラ
ッキングエラー信号は得られないので、トラッキング制
御回路１６はこの期間は直前のトラッキングエラー信号
をサンプルホールドすることになる。また、トラッキン
グエラー信号の極性は２トラック周期で反転するので、
ＨＳＷに同期して適宜前述の差分値を反転させることに
なる。

【００１６】こうして得られたトラッキング制御信号は
キャプスタン制御回路１７に供給され、磁気テープＴの
搬送を制御することにより、各ヘッドが所望のトラック
をトレースする様に制御する。

【００１７】

【発明が解決しようとしている課題】しかしながら、従
来のこの種の装置においてはアナログバンドパスフィル
タにより各パイロット信号を検出しており、殆どがデジ
タル処理回路で構成されるデジタルＶＴＲにおいて特別
に外付けのアナログ回路を用意しなければならず、大き
な部品スペースを必要としていた。また、バンドパスフ
ィルタの後段の検波回路により高調波成分が発生するこ
とになり、これを取り除くためにローパスフィルタ等も
用意しなければならず、効率の良い回路配置が困難であ
った。

【００１８】従って、本発明の目的は、上述の如きデジ
タル変調信号に重畳されているパイロット信号をデジタ
ル的に検出し得、しかもそのデジタル回路を極めて簡易
に構成できる信号検出装置及び信号検出方法を提供する
ところにある。

【００１９】

【課題を解決するための手段及び作用】１つの実施態様
において、本発明は、パイロット信号成分を含むデジタ
ル変調信号から前記パイロット信号成分を検出する装置
において、前記変調信号をＡ／Ｄ変換するＡ／Ｄ変換手
段と、該Ａ／Ｄ変換手段の出力を前記パイロット信号の
周波数の（１／Ｍ）の周波数（Ｍは２以上の整数）でサ
ブサンプリングするデシメート手段と、該デシメート手
段の出力を用いて前記パイロット信号成分を検出する検
出手段とを具える構成とした。

【００２０】上述の如き構成により、デジタル変調信号
中に含まれるパイロット信号成分をアナログ回路を用い
ることなく検出でき、しかも、デジタル的な処理は極め
て低速にて行うことができるので、装置の小型化及び低
消費電力化に大きく貢献できるものである。

【００２１】

【実施例】本発明の種々の実施例について、その一例の
みを添付の図面を参照して説明する。

【００２２】図５は本発明に係るデジタルＶＴＲの再生
系の概略構成を示す図であり、本例は図７にて説明した
記録装置によって図８に示す如く記録されて磁気テープ
Ｔからビデオ信号を再生するものとする。

【００２３】図中、図９と同一の要素には同一番号を付
した。ヘッドスイッチング回路９からの出力（デジタル
変調信号）は、積分等価器１０７に供給される。ここ
で、積分等価器１０７は記録信号が電磁変換の伝達関数
により畳み込まれることにより、位相及び振幅特性が変
化するために、位相、周波数特性をコサインロールオフ
特性にするために、積分等価する。積分等価器１０７の
出力はＡＧＣ（自動利得制御）回路１０８に供給され、
ここで再生信号の振幅が一定の振幅値に揃えられる。

【００２４】ＡＧＣ回路１０８の出力する再生変調信号
はＡ／Ｄ（アナログ／デジタル）変換器１０９に入力さ
れ、後述するＰＬＬ回路１１１によって形成されたクロ
ックにより標本・量子化される。このＡ／Ｄ変換器１０
９の出力はｍビット（ｍは２以上の整数）に量子化され
るが、後段のビタビ復号回路１１０を考慮すれば６ビッ
ト程度は必要であろう。このｍビットのデジタルデータ
はＰＬＬ回路１１１に供給され、ＰＬＬ回路１１１はこ
のｍビットのデジタルデータを用いて上記再生変調信号
に同期したクロック信号を発生する。ここで、上記ビッ
トストリームのビットレートが前述の様にｆｂであると
すると、このクロックの周波数もｆｂということにな
る。

【００２５】Ａ／Ｄ変換器１０９にて離散量子化された
ｍビットの変調信号は、ビタビ復号回路１１０にて復号
され、ビットストリームとなる。このビットストリーム
は、デジタル再生信号処理回路１１４に供給され、該回
路１１４でデジタル復調されて１ワード２４ビットのデ
ータとされ、更に誤り訂正処理及び高能率復号化処理等
が施されて元の情報データ（ビデオデータ）が復元され
る。復元された情報データは端子１１５より出力され
る。

【００２６】一方、Ａ／Ｄ変換回路１０９の出力するｍ
ビットの変調信号はＡＴＦ検波回路１３０中のｆ１検波
回路１１２及びｆ２検波回路１１３の夫々入力される。
これらの検波回路１１２，１１３は夫々後述する様に量
子化された再生変調信号からｆ１，ｆ２成分を夫々デジ
タル的に抽出・検波し、後段のマイクロプロセッシング
ユニット（ＭＰＵ）１４０にデータとして入力する。

【００２７】ここで、ＭＰＵ１４０は図１に点線にて示
す様にトラッキング制御回路、キャプスタン制御回路に
対応する機能を果たし、キャプスタンモータの回転を制
御する。キャプスタンモータ１２０の回転はキャプスタ
ンＦＧ回路１２３にてその速度が検出され、該回路１２
３からはキャプスタンの回転速度に応じた周波数のＦＧ
パルスが出力される。また回転ヘッドｃｈ１，ｃｈ２を
搭載するドラムを回転するドラムモータ１２３の回転速
度もドラムＰＧ回路１５にて検出され、該回路１４から
はドラムが特定の位相になった時、例えば１回転に２つ
づつＰＧパルスが出力される。これらＦＧ回路１２１，
ＰＧ回路１５の出力するＦＧパルス，ＰＧパルスは夫
々、ＭＰＵ１４０に入力される。

【００２８】図６は、ＭＰＵ１４０の動作を説明するた
めのフローチャートであり、以下、該フローチャートを
用いて本実施例のトラッキング制御動作を説明する。

【００２９】トラッキング制御は、前述した様にヘッド
ｃｈ２が再生状態にある時に再生されたｆ１成分とｆ２
成分とを比較することにより達成されるが、ＭＰＵ１４
０においては例えば、ヘッドｃｈ１，ｃｈ２が１回転す
る度にＡＴＦタイミングを設け、トラッキングエラー信
号を形成する。即ち、図２においてステップＳ１にてＭ
ＰＵ１４０はＰＧパルスが入力されてからの経過時間に
よってＡＴＦタイミングか否かを検知し、もしＡＴＦタ
イミングであれば、ステップＳ２，Ｓ３にてｆ１検波値
及びｆ２検波値を取り込む。

【００３０】ステップＳ４においては内部変数Ｘが０か
否かを判定する。ここで、ＸはＡＴＦタイミングが来る
毎に”１”，”０”を繰り返す変数であって、ヘッドｃ
ｈ１が主にトレースするトラッキング目標トラックに対
して、パイロット信号ｆ１，ｆ２の発生方向がドラムの
１回転毎に反転することによって、トラッキングエラー
信号の極性を反転するための変数である。Ｘが”０”の
時にはステップＳ５にてトラッキングエラーデータＴＥ
をｆ１（ｆ１検出値）−ｆ２（ｆ２検出値）より求め、
Ｘが”１”の時にはステップＳ７にてトラッキングエラ
ーデータＴＥをｆ２（ｆ２検出値）−ｆ１（ｆ１検出
値）より求める。その後ステップＳ６，Ｓ８にて変数Ｘ
を次の検出に備えて切り換えた後、ステップ１２にてキ
ャプスタンコントロールデータ（ＣＣ）を更新した後に
ステップＳ１に戻る。

【００３１】ステップＳ９はキャプスタンＦＧパルスの
到来を検出し、ＦＧパルスが到来したらＳ１０に進み、
直前のＦＧパルスからの期間（間隔）が計測される。次
にステップＳ１１において、この間隔を所定期間とする
べくキャプスタン速度制御データ（ＳＥ）を更新し、更
に、ステップＳ１２に進み、ＣＣを更新する。実際に
は、このＳＥの更新やＴＥの更新時にはアナログ回路で
いうローパスフィルタに対応する積分処理が入るものと
考えられるが、本フローチャートではこの説明は省略し
ている。ステップＳ１２においては、更新されたＳＥも
しくはＴＥを用いてこれらに所定の係数ｋ₁ ．ｋ₂ を乗
算して、更にこれらを加算することによりキャプスタン
制御データＣＣを得ており、このデータＣＣがキャプス
タンモータ１２０の制御信号として読み出されることに
なる。

【００３２】次に、本発明の実施例について、図５のｆ
１検波回路１１２，及びｆ２検波回路１１３の具体的な
構成例を例にとって説明する。図１はこれらの回路１１
２，１１３として利用できる本件発明の一実施例として
のデジタル検波回路を示す図である。

【００３３】図１において、入力端子２０１には前述し
たｍビットに量子化された再生変調信号が入力され、デ
ジタルバンドパスフィルタ（ＢＰＦ）２０２により、図
３（Ａ）に示す様にｆ１の帯域成分のみが抽出される。
このように、不要なノイズ及びデジタル変調されたビッ
トストリームデータのスペクトラムを除去された信号
は、デシメート回路２０３，２０８に夫々入力される。
ここで、デシメート回路とは、信号処理システム内でサ
ンプリングレートを低下させる回路であり、所望の周期
にてデジタル信号系列から信号を間引く処理を言う。即
ち、デジタルデータをサブサンプリングすることに相当
する。

【００３４】ここで、図１の回路をｆ１成分の検出用に
用いるとすると、例えば、デジメート時のサブサンプリ
ング周波数を（ｆ１／Ｍ）（Ｍは２以上の整数）に設定
する。そのために、ＰＬＬ回路１１１からの周波数ｆｂ
のクロックをクロック発生回路２１０から入力し、１／
Ｎ分周回路２１１にて分周することによって周波数（ｆ
１／Ｍ）のクロックを得ている。ここで、前述のように
ｆ１＝ｆｂ／９０であれば分周器２１１の分周率は１／
（９０×Ｍ）ということになる。

【００３５】一方、同様にクロック発生回路２１０から
の周波数ｆｂのクロックを遅延器２１２によりｆ１（＝
ｆｂ／９０）の１／４の周期遅延して、分周器２１３に
て同様に分周出力の周波数が（ｆ１／Ｍ）となる様に
［（１／（９０×Ｍ）］分周する。その結果、デシメー
ト回路２０３，２０８の動作位相がｆ１の１／４周期異
なることになる。

【００３６】本実施例においては、上述の如くナイキス
ト周波数が［ｆ１／（２×Ｍ）］となる様にリサンプル
（サブサンプル）することなる。ここで、周波数（ｆ１
／Ｍ）にてパイロット信号ｆ１をリサンプルすることを
考えると、例えば、サンプリングタイミングがパイロッ
ト信号のピーク値に対してｆ１の１／４周期の位相差に
なってしまた場合、リサンプル出力、即ちデシメートさ
れた出力は全く０となってしまうことがある。

【００３７】そこで、本実施例では、ｆ１についてある
位相（９０°シフトした位相）によって、入力パイロッ
ト信号をデシメートする。ここで、図３（Ｂ）に示す様
に，Ｍ＝３と仮定すると、検出されるスペクトラムは夫
々ＤＣと（ｆ１／３）の整数倍の周期に折り返されるこ
とになる。

【００３８】このように、ｆ１について位相が９０°シ
フトしているクロックによりデシメートしてベクトルの
大きさを得ることにより、入力信号の特定の周波数成分
の振幅を得ることができる。そのため、デシメートされ
た一方の信号は２乗回路２０４にて２乗され、もう一方
の信号は２乗回路２０９にて２乗される。これら２乗回
路２０４，２０９の出力は加算回路２０５にて加算さ
れ、この加算出力を平方器２０６に入力する。該平方器
２０６は加算器２０５の出力の平方根をとり、ｆ１信号
成分のベクトルの大きさを得ることができる。この平方
器２０６の出力が端子２０７を介してＭＰＵ１４０にｆ
１値データとして入力されることになる。

【００３９】このように、デシメートのために分周され
たクロックを用いてデシメート回路以降の回路を動作し
てやればよい。このため、特にローパスフィルタのよう
な回路は必要がなくなる。

【００４０】以上の説明は図３の回路をパイロット信号
ｆ１検出用に利用した場合の構成を説明したが、パイロ
ット信号ｆ２検出用として用いる場合には分周比を変化
させて周波数ｆ２のクロックを形成する様にすれば図３
の回路が同様にｆ２検出用に利用できるのは当然のこと
である。

【００４１】また、ｆ１，ｆ２と兼用する場合には、ｆ
１，ｆ２に対してともに整数分の１となる周波数でデシ
メートすれば良い。例えば、ｆ１＝ｆｂ／９０，ｆ２＝
ｆｂ／１２０と仮定すれば、デシメート（サブサンプリ
ング）周波数をｆｂ／３６０とすれば良い。ただし、こ
の場合遅延回路の遅延時間はｆ１用とｆ２用で、夫々
（２２．５／ｆｂ），（３０／ｆｂ）と異ならしめる必
要があるのは言うまでもない。この場合、Ｍはｆ１用で
は３、ｆ２用では４ということになる。

【００４２】図２は本発明の他の実施例としての図５の
ｆ１検波回路１１２及びｆ２検波回路１１３の構成例を
示す図である。図２において、図１と同様の構成には同
一番号を付した。図２において、２１１は分周器であ
り、この回路をｆ１検出用に用いる場合には１／（９０
×Ｍ）分周器となり、クロック発生回路２１０からの周
波数ｆｂのクロックを分周して周波数（ｆ１／Ｍ）のク
ロックを形成する。この分周器２１１の出力はデシメー
ト回路２０３の動作クロックとなると共に、遅延回路２
３２に供給され、周波数ｆ１の１／４周期分の期間遅延
される。この遅延回路２３２の出力はデシメート回路２
０８の動作クロックとなる。他の動作については図１の
例と同様である。

【００４３】このように図２の回路においても図３の回
路と同様に、ｆ１，ｆ２等のパイロット信号をデジタル
的に検出できる。また、図２の回路においては図１の回
路に対して分周器が１つ少なく、２種類のクロックを得
るための分周器を兼用することができている。

【００４４】図４は本発明の更に他の実施例としての図
１のｆ１検波回路１１２及びｆ２検波回路１１３の構成
例を示す図である。図４において、図１と同様の構成に
は同一番号を付した。図４において、２４４，２４９は
夫々絶対値検波回路（ＡＢＳ）であり、各デシメート回
路２０３，２０８の出力を絶対値検波し、夫々の出力を
後段の加算回路２４５に供給している。ここで、この加
算回路にて加算することによって各パイロット信号成分
がＤＣ成分として抽出される。但し、他のノイズ成分を
除去するために加算回路２４５の出力はデジタルローパ
スフィルタ２４６を介して端子２０７に供給される。こ
こで、デジタルローパスフィルタ２４６そのものはより
Ｓ／Ｎの良いＤＣ成分を得る必要がある場合を除き省略
して、低コスト化を図ることも可能である。

【００４５】上述の様に本件発明の実施例においては、
全てデジタル回路で構成でき、特に殆どの部分の処理を
ＭＰＵにより実行できるパイロット信号検出装置並びに
トラッキング制御装置が構成でき、アナログ回路を用い
ることがない。また、デジタル回路で構成する場合には
その処理周波数が遅いので小規模な回路で実現でき、更
にはこのようなデジタル処理をソフトウエアで実現する
場合においても高速の処理が必要ないので、ＭＰＵの処
理に負担をかけず、プログラムＲＯＭも小型化できる。

【００４６】尚、上述の実施例ではデジタル変調信号の
量子化ビット数、クロックの発生方法等は適宜変更可能
である。

【００４７】

【発明の効果】以上説明した様に、本発明によれば、デ
ジタル変調信号から前記パイロット信号成分を検出する
にあたり、前記変調信号をＡ／Ｄ変換して得たＡ／Ｄ変
換出力を前記パイロット信号の周波数の（１／Ｍ）の周
波数（Ｍは２以上の整数）でサブサンプリングするデシ
メート手段と、該デシメート手段の出力を用いて前記パ
イロット信号成分を検出する検出手段とを具える構成と
したので、デジタル変調信号中に含まれるパイロット信
号成分をアナログ回路を用いることなく検出でき、しか
も、デジタル的な処理は極めて低速にて行うことができ
るので、装置の小型化及び低消費電力化に大きく貢献で
きるものである。

【図面の簡単な説明】

【図１】本発明の一実施例としての検波回路の構成を示
す図である。

【図２】本発明の他の実施例としての検波回路の構成を
示す図である。

【図３】図１各部位おいて取扱われる周波数帯域を説明
するための図である。

【図４】本発明の更に他の実施例としての検波回路の構
成を示す図である。

【図５】本発明の信号検出装置を適用し得るデジタルＶ
ＴＲの再生系の全体構成を示すブロック図である。

【図６】図５におけるＭＰＵの動作を説明するためのフ
ローチャートである。

【図７】公知のデジタルＶＴＲの記録系の概略構成を示
す図である。

【図８】図７のＤＶＴＲによる磁気テープ状の記録パタ
ーンを示す図である。

【図９】図８は図７の記録パターンを再生するためのＤ
ＶＴＲの再生系の構成例を示すブロック図である。

【符号の説明】

ｃｈ１，ｃｈ２回転ヘッド１０，１１４デジタル再生信号処理回路１２ｆ１検出回路１３ｆ２検出回路１６トラッキング制御回路１０７積分等価回路１０８ＡＧＣ回路１０９Ａ／Ｄ変換器１１０ビタビ復号器１１１ＰＬＬ回路１１２ｆ１検波回路１１３ｆ２検波回路１３０ＡＴＦ検波回路１４０ＭＰＵ（マイクロプロセッシングユニット）２０１デジタルバンドパスフィルタ２０４，２０９２乗回路２０５加算回路２０６平方回路２１０クロック発生回路２１１，２１３分周器２１２，２３２遅延回路２４４，２４９絶対値検出回路２４６デジタルローパスフィルタ

Claims

【特許請求の範囲】

【請求項１】パイロット信号成分を含むデジタル変調
信号から前記パイロット信号成分を検出する装置であっ
て、前記変調信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段の出力を前記パイロット信号の周波数
の（１／Ｍ）の周波数（Ｍは２以上の整数）でサブサン
プリングするデシメート手段と、該デシメート手段の出力を用いて前記パイロット信号成
分を検出する検出手段とを具える信号検出装置。
【請求項２】前記Ａ／Ｄ変換手段は前記変調信号を各
サンプル点で複数ビットのデータに変換することを特徴
とする請求項１の信号検出装置。
【請求項３】前記検出手段は前記複数ビットのデータ
を用いて前記パイロット信号成分を検出することを特徴
とする請求項２の検出装置。
【請求項４】前記デジタル変調信号には複数種の互い
に異なる周波数のパイロット信号が含まれており、前記
サブサンプリング周波数は前記複数種のパイロット信号
の何れの周波数に対しても整数分の１の周波数となって
いることを特徴とする請求項１〜３のいずれか信号検出
装置。
【請求項５】情報データ及びパイロット信号成分を含
むデジタル変調信号をＡ／Ｄ変換し、該Ａ／Ｄ変換手段の出力を前記パイロット信号の周波数
の（１／Ｍ）の周波数（Ｍは２以上の整数）でサブサン
プリングし、該サブサンプリングされたデータを用いて前記パイロッ
ト信号成分を検出することを特徴とする信号検出方法。