KR100209762B1 - 리셋 장치 및 그를 이용한 동작 모드 설정 방법 - Google Patents
리셋 장치 및 그를 이용한 동작 모드 설정 방법 Download PDFInfo
- Publication number
- KR100209762B1 KR100209762B1 KR1019960049054A KR19960049054A KR100209762B1 KR 100209762 B1 KR100209762 B1 KR 100209762B1 KR 1019960049054 A KR1019960049054 A KR 1019960049054A KR 19960049054 A KR19960049054 A KR 19960049054A KR 100209762 B1 KR100209762 B1 KR 100209762B1
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- reset signal
- block
- operation mode
- constituent
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
Abstract
본 발명은 MCU를 갖는 장치의 모드 설정에 관한 것으로, 특히 리셋 기능을 이용하여 동작 모드를 설정할 수 있는 리셋 장치 및 그를 이용한 동작 모드 설정 방법에 관한 것이다.
이와 같은 본 발명의 리셋 장치는 MCU를 갖는 장치의 외부 또는 내부의 정보에 의해 리셋 신호가 각 구성 블록들에 선택적으로 입력되어 현재 설정값들을 그대로 유지시키거나 초기화되도록 선택적으로 리셋 기능을 수행하는 것을 특징으로 하여 다음과 같은 효과가 있다.
첫째, 메인 시스템을 구성하고 있는 각 레지스터, 포트 등의 구성 블록들의 상태 지정에 필요한 초기 프로그램이 없어도 되므로 메모리 용량을 감소시킬 수 있다. 둘째, 사용자가 특정의 동작을 수행할 경우에 초기 지정값들을 각 구성 블록들에 대해 모두 설정할 필요가 없으므로 프로그래밍이 용이하고 오류 검출 등의 작업이 용이하여 시스템을 효율적으로 사용할 수 있도록 한다.
Description
본 발명은 MCU를 갖는 장치의 모드 설정에 관한 것으로, 특히 리셋 기능을 이용하여 동작 모드를 설정할 수 있는 리셋 장치 및 그를 이용한 동작 모드 설정 방법에 관한 것이다.
일반적으로 MCU를 갖는 모든 장치는 리셋 기능을 가지고 있다. 리셋 기능은 장치의 일부 또는 시스템 전체를 미리 설정된 상태가 되도록 하는 것이다. 즉, 시스템의 일부가 열폭주, 노이즈 등에 의하여 이상 동작이 일어날때는 리셋 신호를 입력하여 시스템 상태를 처음 전원을 넣었을 때와 동일한 상태가 되도록 하는 것이다.
이하, 첨부된 도면을 참조하여 종래 기술의 리셋 기능에 대하여 설명하면 다음과 같다. 제1도는 종래 기술의 리셋 장치의 구성 블록도이고, 제2도는 종래 기술의 리셋 동작을 나타낸 플로우 차트이다.
제1도는 종래 기술의 리셋 기능의 개념을 나타낸 블록도로써, 리셋 신호 입력부(1)를 통한 리셋 신호는 가장 강력한 인터럽트 기능으로 그 신호는 정상적인 동작 또는 비정상적인 동작을 하는 레지스터부(2), 동작 모드 설정부(3), 포트 데이터 레지스터(4) 등을 포함하는 모든 구성 블록의 동작 모드값을 설정된 값으로 초기화시킨다. 즉, 리셋 동작은 제2도에서와 같이, 정상적 또는 비정상적인 동작을 각 구성 블록들이 수행하고 있는 중간 어느때라도 리셋 신호가 입력되면(S1) 각 구성 블록들이 현재 수행하고 있는 동작을 중지하고(S3), 시스템 전체 구성 블록의 동작 모드를 초기화 상태로 된다.(S4) 물론, 리셋 신호가 입력되지 않으면 각 구성 블록들은 현재 수행중인 동작을 계속 수행한다.(S2)
상기와 같은 리셋 기능은 첫째, MCU를 갖는 장치의 동작이 비정상적인 플로우로 진행되고 있을 때, 사용자의 선택에 의한 리셋 신호에 의해 어렵지 않게 비정상적인 플로우로부터 벗어나 초기 상태로 되돌아가게 한다. 둘째, 정상적인 동작을 진행하고 있을 경우에 한가지 동작을 끝낸후 그 다음의 동작을 하는 것이 아니라 다른 동작을 수행하기 위하여 초기 상태로 되돌아가게 한다.
상기와 같은 종래 기술의 리셋 기능은 리셋 동작을 하기전까지의 동작(비정상적이거나 정상적인 것에 관계없이)에 대한 평가없이 무조건 미리 설정된 값으로 초기화된다.
종래 기술의 리셋 기능은 현재 상태의 작업에 대한 평가없이 그대로 초기화되므로 비정상적인 동작에서 벗어난다는 특징은 있으나 다음과 같은 문제점이 있다. 현재까지 해온 작업중에 리셋을 하지 않아도 되는 부분도 초기화시키므로 많은 부분을 초기화 상태에서 다시 설정해야 하는 불편함이 있다.
본 발명은 상기와 같은 종래 기술의 리셋 기능의 문제점을 해결하기 위하여 안출한 것으로, 리셋 기능을 수행하기 전에 현재까지의 작업 상태에 대한 평가를 하여 그를 바탕으로 각 구성 블록의 동작 모드들을 초기화할 것인가를 판단하도록 하여 사용자가 불필요하게 다시 모든 동작 모드를 초기화 상태에서 설정하는 동작을 하지 않아도 되도록하여 시스템 운영이 효율적으로 이루어지도록 한 리셋 장치 및 그를 이용한 동작 모드 설정 방법을 제공하는데 그 목적이 있다.
제1도는 종래 기술의 리셋 장치의 구성 블록도.
제2도는 종래 기술의 리셋 동작을 나타낸 플로우 차트.
제3도는 본 발명의 리셋 장치의 구성 블록도.
제4도는 본 발명의 리셋 동작을 나타낸 플로우 차트.
제5도는 본 발명의 리셋 장치의 다른 실시예에 따른 구성 블록도.
제6도는 본 발명의 또다른 실시예에 따른 각 레지스터의 상세 구성도.
* 도면의 주요부분에 대한 부호의 설명
31 : 리셋 신호 입력부 32 : 모드 설정 신호 입력부
33 : 동작 모드 설정부 34 : 레지스터부
35 : 포트 데이터 레지스터 36 : 판단 레지스터
본 발명의 리셋 장치는 MCU를 갖는 장치의 외부 또는 내부의 정보에 의해 리셋 신호가 각 구성 블록들에 선택적으로 입력되어 현재 설정값들을 그대로 유지시키거나 초기화되도록 선택적으로 리셋 기능을 수행하는 것을 특징으로 하고, 본 발명의 리셋 장치를 이용한 동작 모드 설정 방법은 리셋 신호가 입력되면 각 구성 블록들의 현재 상태를 검지하여 해당 블록을 초기화할 것인지 아니면 현재의 동작 모드를 그대로 유지할 것인지를 판단하여 리셋 기능을 수행하는 블록을 제외한 블록들을 현재 상태의 동작 모드로 세팅하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 리셋 장치 및 그를 이용한 동작 모드 설정 방법에 관하여 상세히 설명하면 다음과 같다. 제3도는 본 발명의 리셋 장치의 구성 블록도이고, 제4도는 본 발명의 리셋 동작을 나타낸 플로우 차트이다.
본 발명은 리셋 신호가 입력되었을 때, 모든 구성 블록을 무조건 초기화하는 것이 아니라 주요 구성 블록의 현재 상태의 설정값들을 평가하여 그들의 일부를 그대로 유지시켜 재사용하는 것이다. 상기의 현재 상태 설정값들의 재사용 여부를 판단하는 정보의 입력 방식에 따라 리셋 장치를 구성할 수 있다.
먼저, 제3도는 재사용 여부를 판단하는 정보의 입력 및 처리 방식에 따른 본 발명의 제1 실시예를 나타낸 것으로, MCU를 갖는 장치의 동작이 비정상적인 상태이거나 할때 사용자의 선택에 의한 리셋 신호를 입력하는 리셋 신호 입력부(31)와, 상기 리셋 신호 입력부(31)를 통한 리셋 신호가 입력되었을 때 메인 시스템의 각 구성 블록의 현재 상태의 설정값들을 평가하여 재사용 여부를 결정하는 신호를 입력하는 모드 설정 신호 입력부(32)와, 상기 리셋 신호 입력부(31)와 모드 설정 신호 입력부(32)의 입력값에 따라 각 구성 블록들을 현재의 설정값 상태로 유지시키거나 초기화 상태로 되돌리는 동작 모드 설정부(33)와, 상기 동작 모드 설정부(33)의 출력 신호에 의해 초기화되거나 현재의 상태를 유지하는 레지스터부(34), 포트 데이터 레지스터부(35) 등의 메인 시스템 구성 블록들로 구성된다.
리셋 신호가 입력되면 상기의 모드 설정 신호 입력부(32)는 특정한 핀(Pin)의 로직 상태에 따라 해당 블록을 현재 상태로 유지하거나 초기화되도록하는 신호를 입력시키는 것이다.
상기와 같은 본 발명의 리셋 장치의 동작을 설명하면 다음과 같다. 제4도에서와 같이, 리셋 신호가 입력되면(S10) 현재 메인 시스템의 각 구성 블록들이 수행하고 있는 동작을 중지한다.(S11) 그리고 첫 번째 블록의 현재 상태의 설정값을 읽어낸다.(S12) 이어, 상기 모드 설정 신호 입력부(32)를 통한 정보에 따라 해당 블록에서 읽어낸 설정값을 재사용할 것인가를 판단한다.(S13) 해당 블록의 설정값을 재사용하지 않을 경우에는 그 블록에 설정되어 있는 설정값을 초기화한다.(S15) 그리고 해당 블록의 설정값을 재사용할 경우에는 그 블록에 설정되어 있는 설정값을 그대로 유지시킨다.(S14) 상기의 (S13)(S14)(S15)의 동작이 끝나면 해당 블록이 마지막 블록인가를 판단하여(S16) 그렇지 않다면 다음번째 블록의 현재 상태의 설정값을 읽어낸다.(S17) 마지막 블록까지 상기의 (S13)(S14)(S15)(S16)(S17)스텝을 반복하여 초기화시킬 블록은 모두 리셋시키고, 그대로 현재의 설정값을 재사용할 블록은 모두 그 설정값이 유지되도록 한다. 물론, 리셋 신호가 입력되지 않을 경우에는 현재 수행중인 동작이 계속 실행된다.(S18)
본 발명의 제1 실시예에 따른 리셋 기능을 통한 모드 설정 방법은 몇몇의 특정 블록(설정값의 재사용여부를 판단하여 재사용이 필요하다고 판단된)은 가장 강력한 인터럽트 신호인 리셋 신호가 입력되어도 그에 영향을 받지 않도록하여 그 설정값을 다시 시작하는 동작에서 그대로 사용할 수 있도록 한 것이다.
그리고 본 발명의 제2 실시예에 따른 리셋 장치 및 그를 이용한 동작 모드 설정 방법에 관하여 설명하면 다음과 같다.
제5도는 본 발명의 리셋 장치의 다른 실시예에 따른 구성 블록도이다. 본 발명의 제2 실시예에 따른 리셋 장치는 설정값의 재사용 여부를 판단하는 레지스터 블록이나 포트의 숫자가 적을 경우에 별도의 레지스터를 통해 각각의 현재 설정값의 재사용 여부를 판단하는 것이다. 이때, 별도의 레지스터에서 재사용 여부를 판단하여 재사용이 결정되면 리셋 신호가 입력되어도 해당 블록은 초기화되지 않도록 한 것이다.
본 발명의 다른 실시예에 따른 리셋 장치는 MCU를 갖는 장치의 동작이 비정상적인 상태이거나 할때 사용자의 선택에 의한 리셋 신호를 입력하는 리셋 신호 입력부(31)와, 상기 리셋 신호 입력부(31)를 통한 리셋 신호가 입력되었을 때 메인 시스템의 각 구성 블록의 현재 상태의 설정값들을 평가하여 재사용 여부를 결정하는 판단 레지스터(36)와, 상기 판단 레지스터(36)의 출력 신호에 의해 초기화되거나 현재의 상태를 유지하는 레지스터부(34), 포트 데이터 레지스터부(35) 등의 메인 시스템 구성 블록들로 구성된다.
상기와 같은 본 발명의 제2 실시예에 따른 리셋 장치를 이용한 동작 모드 설정 방법은 제4도에서와 같으나 리셋 신호 입력부(31)를 통한 리셋 신호가 메인 시스템의 각 구성 블록의 현재 상태의 설정값을 재사용할 것인가의 정보를 저장하고 있는 판단 레지스터(36)를 통하여 각 구성 블록으로 입력되는 것이 다르다.
그리고 본 발명의 제3 실시예에 따른 리셋 장치 및 그를 이용한 동작 모드 설정 방법에 관하여 설명하면 다음과 같다.
제6도는 본 발명의 또다른 실시예에 따른 각 레지스터의 상세 구성도로써, 메인 시스템의 각각의 구성 블록들의 레지스터에 판단 비트를 갖도록 하여 리셋 동작이 선택적으로 이루어지도록 한 것이다. 상기의 판단 비트는 새로 추가하거나 사용되지 않는 공간을 활용할 수 있다. 리셋 신호 입력부(31)를 통한 리셋 신호가 메인 시스템의 각 블록들에 입력되면 그 블록들의 판단 비트에 저장된 값(0 또는 1)에 따라 리셋되거나 현재의 설정된 값들이 그대로 유지되어 다시 실행되는 동작에 재사용된다. 본 발명의 제3 실시예에 따른 리셋 장치를 이용한 동작 모드 설정 방법은 제4도에서와 같으나 현재의 설정값을 다시 사용할지의 여부를 판단하는 정보를 각 구성 블록들이 갖고 있는 것이 앞의 실시예와 다르다.
상기와 같은 본 발명의 리셋 장치 및 그를 이용한 동작 모드 설정 방법은 리셋 신호가 입력되어도 모든 블록이 초기화 상태로 되는 것이 아니라 현재 설정되어 있는 설정값을 선택적으로 유지시켜 몇몇의 블록들은 특정의 동작 모드로 세팅되어 있는 상태로 다시 어떤 동작을 실행하도록 한 것이다.
본 발명의 리셋 장치 및 그를 이용한 동작 모드 설정 방법은 리셋 신호가 입력되어도 모든 블록들이 초기화되는 것이 아니라 외부에서 입력된 정보 또는 내부에 저장되어 있는 정보에 의해 선택적으로 리셋되고 리셋되지 않는 블록의 설정값들은 재사용되므로 다음과 같은 효과가 있다.
첫째, 메인 시스템을 구성하고 있는 각 레지스터, 포트 등의 구성 블록들의 상태 지정에 필요한 초기 프로그램이 없어도 되므로 메모리 용량을 감소시킬 수 있다.
둘째, 사용자가 특정의 동작을 수행할 경우에 초기 지정값들을 각 구성 블록들에 대해 모두 설정할 필요가 없으므로 프로그래밍이 용이하고 오류 검출 등의 작업이 용이하여 시스템을 효율적으로 사용할 수 있도록 한다.
Claims (5)
- 사용자의 선택에 의한 리셋 신호를 입력하는 리셋 신호 입력부와, 외부에 상기의 리셋 신호 입력부를 통한 리셋 신호가 입력되면 어떤 블록의 설정값을 초기화하고 어떤 블록의 설정값을 그대로 유지할 것인가에 대한 정보를 입력하는 모드 설정 신호 입력부와, 상기 리셋 신호가 입력되면 모드 설정 신호 입력부의 정보에 따라 각 구성 블록들에 선택적으로 리셋 신호를 입력하여 리셋 신호가 입력되지 않은 블록들은 현재의 동작 모드를 그대로 유지시키고 그 이외의 블록들은 초기화시키는 동작 모드 설정부를 포함하는 것을 특징으로 하는 리셋 장치.
- 제1항에 있어서, 각 구성 블록들은 레지스터부, 포트 데이터 레지스터 등을 포함하는 것을 특징으로 하는 리셋 장치.
- 제1항에 있어서, 리셋 신호가 입력되면 각 구성 블록들중에 어느 블록을 현재의 상태를 유지시키고 어느 블록을 초기화할 것인가에 대한 정보를 갖고 각 구성 블록들에 선택적으로 리셋 신호를 입력하는 판단 레지스터를 장치 내부에 포함하는 것을 특징으로 하는 리셋 장치.
- 제1항에 있어서, 각 구성 블록들이 리셋 신호가 입력되면 리셋 기능을 수행할 것인지 아니면 현재의 동작 모드를 그대로 유지할 것인지에 대한 정보를 저장하는 판단 비트를 갖고 구성되는 것을 특징으로 하는 리셋 장치.
- 리셋 기능의 수행 유무를 판단하는 단계는 리셋 신호가 입력되면 각 구성 블록들이 수행하고 있는 동작을 중지하는 제1스텝과, 첫번째 블록의 현재 상태의 설정값을 읽어내어 읽어낸 설정값을 재사용할 것인가를 판단하는 제2스텝과, 해당 블록의 설정값을 재사용하지 않을 경우에는 그 블록에 설정되어 있는 설정값을 초기화하고, 해당 블록의 설정값을 재사용할 경우에는 그 블록에 설정되어 있는 설정값을 그대로 유지시키는 제3스텝과, 상기의 제2,3,스텝을 마지막번째 블록까지 반복하는 제4스텝을 포함하는 것을 특징으로 하는 리셋 장치를 이용한 동작 모드 설정 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049054A KR100209762B1 (ko) | 1996-10-28 | 1996-10-28 | 리셋 장치 및 그를 이용한 동작 모드 설정 방법 |
US08/866,237 US5928359A (en) | 1996-10-28 | 1997-05-30 | Device and method for selectively resetting component blocks of a system |
JP9239384A JPH10143285A (ja) | 1996-10-28 | 1997-09-04 | リセット装置及びそれを用いた動作モードの設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049054A KR100209762B1 (ko) | 1996-10-28 | 1996-10-28 | 리셋 장치 및 그를 이용한 동작 모드 설정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980029728A KR19980029728A (ko) | 1998-07-25 |
KR100209762B1 true KR100209762B1 (ko) | 1999-07-15 |
Family
ID=19479235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960049054A KR100209762B1 (ko) | 1996-10-28 | 1996-10-28 | 리셋 장치 및 그를 이용한 동작 모드 설정 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5928359A (ko) |
JP (1) | JPH10143285A (ko) |
KR (1) | KR100209762B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476870B1 (ko) * | 1997-09-24 | 2005-07-05 | 삼성전자주식회사 | 컨트롤레지스터초기화신호발생회로 |
DE19842593C2 (de) * | 1998-09-17 | 2001-05-03 | Abb Patent Gmbh | Verfahren zum Betrieb eines Busmasters an einem Feldbus |
US6792527B1 (en) * | 2000-12-22 | 2004-09-14 | Xilinx, Inc. | Method to provide hierarchical reset capabilities for a configurable system on a chip |
JP4443067B2 (ja) * | 2001-04-26 | 2010-03-31 | 富士通マイクロエレクトロニクス株式会社 | プロセッサおよびそのリセット制御方法 |
US7627771B2 (en) * | 2005-10-04 | 2009-12-01 | International Business Machines Corporation | Clock control hierarchy for integrated microprocessors and systems-on-a-chip |
DE102007034692A1 (de) * | 2006-07-12 | 2008-02-14 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Zurücksetzen einer Speicherkarte, Speichermedium, Vorrichtung zum Steuern des Zurücksetzens einer Speicherkarte, Speicherkarte und Rücksetzsteuersystem |
KR100764743B1 (ko) | 2006-07-12 | 2007-10-08 | 삼성전자주식회사 | 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법 |
KR100866214B1 (ko) * | 2006-10-16 | 2008-10-30 | 삼성전자주식회사 | 단말기에서 초기화 신호를 생성하는 장치 및 방법 |
JP5258610B2 (ja) * | 2009-02-10 | 2013-08-07 | 三菱電機株式会社 | 電気回路及び待機系システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3886529T2 (de) * | 1988-08-27 | 1994-06-30 | Ibm | Einrichtung in einem Datenverarbeitungssystem zur System-Initialisierung und -Rückstellung. |
US5086505A (en) * | 1989-06-30 | 1992-02-04 | Motorola, Inc. | Selective individual reset apparatus and method |
CA2027799A1 (en) * | 1989-11-03 | 1991-05-04 | David A. Miller | Method and apparatus for independently resetting processors and cache controllers in multiple processor systems |
US5758185A (en) * | 1992-10-01 | 1998-05-26 | Hudson Soft Co. Ltd. | Method for resetting a system controlled by a CPU and having a semi-autonomous IC unit |
-
1996
- 1996-10-28 KR KR1019960049054A patent/KR100209762B1/ko not_active IP Right Cessation
-
1997
- 1997-05-30 US US08/866,237 patent/US5928359A/en not_active Expired - Lifetime
- 1997-09-04 JP JP9239384A patent/JPH10143285A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH10143285A (ja) | 1998-05-29 |
KR19980029728A (ko) | 1998-07-25 |
US5928359A (en) | 1999-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
KR100209762B1 (ko) | 리셋 장치 및 그를 이용한 동작 모드 설정 방법 | |
JP2000122931A (ja) | デジタル集積回路 | |
EP0686910B1 (en) | Data processing system having a saturation arithmetic operation function | |
US5958074A (en) | Data processor having data bus and instruction fetch bus provided separately from each other | |
US5093909A (en) | Single-chip microcomputer including an eprom capable of accommodating different memory capacities by address boundary discrimination | |
US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
KR100277770B1 (ko) | 시퀀스 제어회로 | |
US6816983B2 (en) | Microprocessor internally provided with test circuit | |
US20020174278A1 (en) | Information processing apparatus and method of controlling an access level | |
US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
EP0843253B1 (en) | A method for reducing the number of bits needed for the representation of constant values in a data processing device | |
JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
KR100468615B1 (ko) | 내부 프로그램 코드 보호 장치 | |
JPS6220960Y2 (ko) | ||
JPS59133654A (ja) | プログラムデバツグ装置 | |
KR100277901B1 (ko) | 원칩 마이크로 컴퓨터 | |
EP0642082A1 (en) | Microprogrammed microcomputer capable of dynamic burn-in test screening operation | |
JPH08292903A (ja) | 情報処理装置 | |
JPH08123576A (ja) | アイドル状態検出装置及びその方法 | |
JPH10149300A (ja) | マイクロコンピュータとそのテスト方法 | |
JPH09274611A (ja) | マイクロコンピュータ | |
KR19980029020A (ko) | 피엘씨(plc) 시스템 제어장치 및 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |